JPH09270495A - 容量素子およびその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】高誘電材料を用いる容量素子の電界集中を有効
に軽減させる。 【解決手段】基板５０１上に形成された下部電極５０４
を誘電体薄膜５０５により覆い尽くし、誘電体薄膜５０
１を介して下部電極５０４と対向するように上部電極５
０７を形成する。下部電極５０４の側縁部は傾斜を持っ
て基板側５０１へ向かって広がり、上記傾斜の傾き角が
上記側縁部における電界集中を有効に軽減できる大きさ
に定められる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は容量素子およびそ
の製造方法に関する。

【０００２】

【従来の技術】ＤＡＲＭの記憶素子は、通常、１つのト
ランジスタと１つの「容量素子」とにより構成される。
容量素子において下部電極と上部電極とで挾まれる「容
量膜」は、従来、上下の多結晶膜で挾まれた窒化膜系薄
膜で形成されているが、窒化膜系薄膜が薄膜化の限界に
近づいているため、誘電率の高い「高誘電材料や強誘電
材料」を容量膜に用いる容量素子の開発が活発化してい
る。

【０００３】高誘電材料や強誘電材料による成膜は「ス
パッタ法」により比較的良好に行なうことができるが
「段差被覆性」が悪いという問題がある。このため、容
量素子の容量膜を高誘電材料や強誘電材料によりスパッ
タ法で形成すると、以下の如き問題が生じる。

【０００４】図３において符号符号１００は基板を示
す。基板１００上には下部電極１０１が断面矩形状に形
成され、この下部電極１０１は容量膜１０２により覆い
尽くされている。容量膜１０２は上部電極１０３により
覆われている。

【０００５】容量膜１０２は高誘電材料あるいは強誘電
材料をスパッタ法で成膜したものであるが、上記「段差
被覆性」が悪いため下部電極１０１の上面を被覆する厚
さ：ｄに比して下部電極１０１の側端部を被覆する厚
さ：ｄ’が小さい。厚さ：ｄ’は、上記段差被覆性を最
大にまで高めて成膜を行なった場合でも、厚さ：ｄの４
０％程度が限界である。

【０００６】図３に示すような構造の容量素子において
下部電極１０１と上部電極１０３との間に電圧が印加さ
れると電極１０１，１０３間に発生する電界は、容量膜
１０２の厚さ：ｄの部分で小さく、厚さ：ｄ’の部分で
大きく、厚さ：ｄ’の部分に「電界集中」が生じる。こ
のため、電極１０１，１０３間の定格電圧を印加した場
合、電界集中の生じた部分で容量膜１０２のリーク電流
が大きくなったり、容量膜に電界が有効に作用する面積
が小さくなる「有効電極面積の縮小」の問題が生じる。

【０００７】この問題を解消する方法として、図４に示
すように、スパッタ法で形成された容量膜１０２の「膜
厚が薄くなる部分」に、２酸化シリコンによる断面楔形
状の側壁１０４を形成する方法が提案されている（Tech
nical Digest of IEEE International Electron Device
s Meeting 1991 P.174）。

【０００８】この方法は電界集中を避けるという点では
有効であるが、側壁１０４を形成するのに、２酸化シリ
コン膜の堆積とエッチバックによる加工が必要であり、
容量素子製造の工程数が増え、エッチバックによる加工
の際、容量膜１０２がイオンによる衝撃を受けて膜質を
劣化させる虞れもある。

【０００９】特開平７−１９３１３６号公報には、下部
電極の側端部に接して断面楔状の側壁部を、その上端が
下部電極の上面より上に突出するように形成し、この状
態で容量膜を形成した容量素子が開示されているが、図
４の構造の場合と同じく、容量素子製造の工程数が増え
るという問題がある。

【００１０】

【発明が解決しようとする課題】この発明は上述した事
情に鑑み、上記電界集中を有効に軽減させることができ
る新規な容量素子の実現を課題とする（請求項１〜
４）。

【００１１】この発明はまた、上記新規な容量素子の簡
易且つ確実な製造を可能ならしめる容量素子の新規な製
造方法の実現を課題とする（請求項５〜７）。

【００１２】

【課題を解決するための手段】この発明の容量素子は、
下部電極と、誘電体薄膜と、上部電極とを有する（請求
項１）。「下部電極」は、基板上に形成される。基板
は、例えば記憶素子を容量素子とともに構成するトラン
ジスタとの間の層間膜等である。「誘電体薄膜」は、高
誘電材料もしくは強誘電材料の薄膜であり、下部電極を
覆い尽くすように形成される。「覆い尽くす」とは、誘
電体薄膜が、下部電極の上面部分のみならず、下部電極
の側縁部（厚みを成す部分）をも覆うように形成される
ことを意味する。「上部電極」は、誘電体薄膜を介して
下部電極と対向するように形成される。下部電極の側縁
部は「傾斜を持って基板側へ向かって広がる」ように形
成されるが、側縁部の傾斜の傾き角は「側縁部における
電界集中が有効に軽減される大きさ」に定められる。こ
のような傾き角の大きさは２０〜８０度程度が良好であ
る。

【００１３】下部電極の側縁部が傾斜を持って基板側へ
広がるので、下部電極は、基板上に形成された「截頭錐
体状」の形態を持つ。上部電極は下部電極の上面部のみ
ならず、下部電極側縁部の傾斜した部分にも対向する。

【００１４】下部電極は、基板上に直接形成されてもよ
いが「基板上にバリア薄膜を介して形成」されることも
できる（請求項２）。

【００１５】下部電極は適宜の導電材料で形成できる
が、白金もしくは白金を主成分とする金属材料は容量素
子の製造上好適である（請求項３）。また、下部電極を
「基板側に形成された白金もしくは白金を主成分とする
金属材料の層と、この層の上に形成された金属酸化物薄
膜とで構成する」こと（請求項４）も、容量素子の製造
上好適である。

【００１６】この発明の容量素子においては、下部電極
の側縁部が傾斜を持って基板側へ向かって広がり、「側
縁部が上面に対して切り立った側端面となっていない」
ので、高誘電材料や強誘電材料による容量膜（誘電体薄
膜）をスパッタリングで作製しても側縁部の傾斜の上に
材料が堆積しやすい。従って、上記傾斜の傾き角を適当
にすることにより、側縁部の傾斜の上に「電界集中を有
効に軽減される程度の厚み」を持った容量膜を誘電体薄
膜として形成することができる。

【００１７】この発明の容量素子は従来の容量素子と同
様、トランジスタと組み合わせることにより記憶素子を
構成することができる。

【００１８】請求項５記載の「容量素子の製造方法」
は、請求項１または２記載の容量素子を製造する方法で
あって以下の如きものである。即ち、基板上に直接もし
くはバリア薄膜を介して、下部電極となる導電層を形成
し、その上にフォトレジスト等のレジストの膜を「側縁
部を含めた下部電極形状」にパターニングする。即ちパ
ターニングされた形状は、下部電極の底面部の形状にな
る。

【００１９】パターニングされたレジストの膜をマスク
として、反応性イオンエッチングにより下部電極の加工
を行なう。この加工の際、反応ガス中に酸素を導入し、
レジストの膜の端縁部を酸素で燃焼させて次第に後退さ
せることにより、下部電極の側縁部の傾斜を形成する。

【００２０】即ち、レジストの膜は当初、上記底面部に
相当する形状（パターニングされた形状）を覆っている
が、その端縁部が燃焼により次第に後退すると、下部電
極の側縁部と成るべき部分が次第に露呈する。このため
エッチング時間が、側縁部の基板に近い側から下部電極
上面部に近い側へ向かって「次第に短く」なり、上記側
縁部に傾斜が形成される。

【００２１】請求項６記載の「容量素子の製造方法」
は、請求項３記載の容量素子を製造する方法であって、
以下の如きものである。即ち、白金もしくは白金を主成
分とする金属材料の層の上に金属酸化物薄膜を形成す
る。上記金属材料の層は下部電極となるべき部分であ
る。

【００２２】金属酸化物薄膜上にリソグラフィにより、
下部電極の上面形状（基板と平行になる部分の形状で、
底面部の形状よりも一回り小さい）を加工パターンとし
てパターニングし、パターニングされたフォトレジスト
等のレジストをマスクとしてケミカルドライエッチング
により金属酸化物薄膜を加工する。

【００２３】加工された金属酸化物薄膜をマスクとし
て、「金属材料の層」を、スパッタエネルギの閾値近傍
のエネルギでアルゴンスパッタエッチングすることによ
り下部電極側縁部の傾斜を形成し、その後、上記と同様
のケミカルドライエッチングにより金属酸化物薄膜を除
去して下部電極を形成する。

【００２４】レジストの除去はアルゴンスパッタエッチ
ングの前に行なっても良いし、最後に行なわれるケミカ
ルエッチングの前に行なってもよい。

【００２５】請求項７記載の「容量素子の製造方法」
は、請求項４記載の容量素子を製造する方法であって、
以下の如き特徴を有する。白金もしくは白金を主成分と
するべき金属材料の層の上に金属酸化物薄膜を形成し、
この金属酸化物薄膜上にリソグラフィにより、下部電極
の上面形状を加工パターンとしてパターニングし、パタ
ーニングされたフォトレジスト等のレジストをマスクと
してケミカルドライエッチングにより金属酸化物薄膜を
加工する。

【００２６】パターニングされたレジストの膜をマスク
として、反応性イオンエッチングを行ないつつ、反応ガ
ス中に酸素を導入し、レジストの膜の端縁部を酸素で燃
焼させて次第に後退させることにより、金属酸化物薄膜
の側縁部に傾斜を形成する。

【００２７】金属酸化物薄膜をマスクとして、上記金属
材料の層を、スパッタエネルギの閾値近傍のエネルギで
アルゴンスパッタエッチングすることにより金属材料の
層の側縁部の傾斜を形成する。上記金属酸化物薄膜に対
する反応性イオンエッチングと、金属材料の層に対する
アルゴンスパタエッチングとはどちらを先に行なっても
良い。

【００２８】

【発明の実施の形態】図１は、請求項１記載の容量素子
の実施の１形態を示す断面図である。２酸化シリコンに
よる基板５０１には、コンタクトホール５０２が開孔さ
れ、多結晶シリコンによるプラグ５０３が充填形成され
ている。コンタクトホール５０２を塞ぐように酸化チタ
ンによるバリア薄膜５０６が形成され、その上に下部電
極５０４が形成されている。

【００２９】下部電極５０４は、断面形状が図に示すよ
うに「底辺の大きい台形」状で、両側の斜辺を成す部分
は「下部電極の側縁部」を成す部分であり、３次元的に
は基板５０１に向かって傾斜を持って広がる形状をなし
ている。

【００３０】下部電極５０４の上には、高誘電材料もし
くは強誘電材料による誘電体薄膜５０５が、下部電極を
覆い尽くすように形成され、さらにその上に上部電極５
０７が、誘電体薄膜５０５を介して下部電極５０４に
「上記側縁部を含めて対向」するように形成されてい
る。

【００３１】図２は、請求項４記載の容量素子の実施の
１形態を示す断面図である。

【００３２】２酸化シリコンによる基板６０１上に、白
金もしくは白金を主成分とする金属材料の層６０２が形
成され、さらにその上に、金属酸化物薄膜６０３が形成
されて下部電極を構成している。金属材料の層６０２と
金属酸化物薄膜６０３の積層構造を持つ下部電極は、そ
の側縁部が基板６０１の側へ向かって傾斜を持って広が
っている。

【００３３】この下部電極を覆い尽くすように、高誘電
材料もしくは強誘電材料による誘電体薄膜６０４が形成
され、その上に形成された上部電極６０５は誘電体薄膜
６０４を介して下部電極に、その側縁部を含めて対向す
る。

【００３４】容量膜として強誘電材料の誘電体薄膜を用
いる容量素子を、図１のような構成で不揮発性容量素子
として用いる場合、分極反転回数に伴い強誘電材料が疲
労して誘電体薄膜が劣化する問題があるが、図２に示す
ように下部電極と誘電体薄膜６０３との境界部を金属酸
化物薄膜６０３とすることで、上記強誘電材料の疲労を
有効に軽減することができる。

【００３５】なお、図１，２において、基板５０１，６
０１は、容量素子とともに記憶素子を構成するトランジ
スタと容量素子とを隔てる「層間膜」である。

【００３６】

【実施例】

実施例１ 実施例１は、請求項５記載の製造方法の具体的な実施例
であって、この実施例により図１に示す如き容量素子が
形成される。２酸化シリコンの基板５０１にコンタクト
ホール５０２を開孔し、この部分に多結晶シリコンのプ
ラグ５０３を充填し、窒化チタンによるバリア薄膜５０
６を薄く成膜し、その上に下部電極を構成するための層
として、酸化ルテニウム膜を堆積した。この酸化ルテニ
ウム膜上にフォトレジストを塗布し、これに写真製版し
て「側縁部を含めた下部電極形状」にパターニングし、
パターニングされたフォトレジストの膜をエッチング用
マスクとして、上記酸化ルテニウム膜をＥＣＲプラズマ
エッチング（反応性イオンエッチングの１種）でエッチ
ングした。エッチングガスは塩素ガスである。

【００３７】エッチングにより下部電極の加工を行ない
つつ反応ガス中に酸素を導入した。導入された酸素の分
圧（Ｏ₂/｛Ｃｌ₂＋Ｏ₂｝％）を２０％としたとき、酸化
ルテニウム膜は７０ｎｍ／ｍｉｎの速度でエッチングさ
れ、下地である２酸化シリコン（基板）との選択比：２
が得られた。

【００３８】導入された酸素によりフォトレジストの端
縁部が燃焼してフォトレジストの層は次第に縮小化し、
次第に剥き出しになる酸化ルテニウム膜が傾斜を持って
エッチングされ、図１に示すように側縁部が傾斜した下
部電極５０４が形成された。側縁部の傾斜角（基板に立
てた法線と側縁部とが成す角）は２５〜４５度を実現で
きた。なお、下部電極の径は側縁部を含めて０．６μ
ｍ、厚さは３００ｎｍである。

【００３９】このように形成された下部電極５０４を覆
い尽くすように、高誘電材料による誘電体薄膜５０５
を、下部電極５０４の上面上での膜厚：３０ｎｍとなる
ようにスパッタ法で形成した。その結果、図１に示す誘
電体薄膜５０５の厚さ：ｔ（下部電極上面上の厚さ＝３
０ｎｍ）を１００％として、側縁部の傾斜部に形成され
た誘電体薄膜の厚さ：ｔ’を、従来の４０％程度から７
８％（傾き角：２５度に対応）〜８２％（傾き角：４５
度に対応）に厚くすることができた。誘電体薄膜５０５
上に、誘電体薄膜を介して下部電極と対向するように、
上部電極５０７をアルミニウム／窒化チタンの膜で形成
した。

【００４０】上記構造において、下部電極の側縁部に傾
斜を形成しない場合（図３の場合）には、電極間に定格
電圧を印加した場合、電界集中の発生する「下部電極側
端面部」でリーク電流による誘電体薄膜の破壊を防ぐた
めには、下部電極の上面上で誘電体薄膜の厚さを５０ｎ
ｍ以上に設定しなければならなかったが、実施例１で
は、側縁部の傾斜上の誘電体薄膜の厚さが２３ｎｍ〜２
４ｎｍ確保できるので、下部電極上面上の厚さが上記の
ように３０ｎｍでも、電界集中に起因するリーク電流は
小さく、誘電体薄膜の破壊も生じることがなく、１Ｇｂ
ｉｔメモリセル相当の特性を持つ容量素子を歩留まり良
く得ることができた。

【００４１】実施例２ 実施例２は、請求項６記載の製造方法の具体的な実施例
であって、この実施例により図１に示す如き容量素子が
形成される。２酸化シリコンの基板上５０１上に実施例
１と同様、窒化チタンによるバリア薄膜５０６を薄く成
膜し、その上に下部電極を構成するための層として白金
層を厚さ：３００ｎｍに堆積し、その上にハードマスク
用の金属酸化物薄膜として酸化タンタル膜を厚さ：３０
ｎｍに堆積し、酸化タンタル膜にレジストを塗布し、電
子線リソグラフィにより、加工パターン（下部電極の上
面形状）をパターニングした。

【００４２】パターニングされたレジストをマスクとし
て「４フッ化炭素によるケミカルドライエッチング」に
より酸化タンタル膜を加工したのちレジストを除去し
た。加工された酸化タンタル膜をマスクとして、白金層
を、スパッタエネルギの閾値近傍のエネルギでアルゴン
スパッタエッチングした。即ち、通常のマグネトロンス
パッタ装置を用い、被加工物（上記白金層）を接地した
基板側にＲＦ電源を投入し、チャンバおよび対向電極を
接地し、対向側にマグネットによる磁界が存在する状態
で、上記の如く「スパッタエネルギの閾値近傍のエネル
ギ」でアルゴンスパッタエッチングした。

【００４３】白金（あるいは白金を主成分とする金属材
料の層）はスパッタ収率が高く、スパッタエネルギの閾
値近傍のエネルギでアルゴンスパッタエッチングする
と、スパッタ粒子の入射角にエッチングの異方性がある
ため側縁部に傾斜を形成することができる。傾斜は酸化
タンタル膜の形状と整合性を持って形成され、傾斜の上
端部は酸化タンタル膜の周縁部に合致する。

【００４４】エッチング圧力：０．００１Torr、プラズ
マパワー密度：０．２８W/cm²、基板温度：室温として
エッチングを行なった結果、エッチング速度は４nm/min
で、側縁部に傾斜角：３０度を再現性よく実現できた。

【００４５】その後、前記ケミカルエッチングにより酸
化タンタル膜を除去して白金層による下部電極を得、実
施例１におけると同様の誘電体薄膜と上部電極とを形成
し、実施例１におけると同様の機能を持つ良好な容量素
子を歩留まりよく得ることができた。

【００４６】実施例３ 実施例３は請求項７記載の製造方法の具体的な実施例で
あって、この実施例により図２に示す如き容量素子が形
成される。ＤＡＲＭの記憶素子において、トランジスタ
と容量素子との間を隔てる「層間膜」である２酸化シリ
コンによる基板６０１上に金属材料の層として白金層６
０２を厚さ：３００ｎｍに堆積し、その上に金属酸化物
薄膜として（(LaSr)CoO₃）の薄膜６０３を厚さ：３０ｎ
ｍに堆積し、薄膜６０３にレジストを塗布し、電子線リ
ソグラフィにより、加工パターン（下部電極の上面形
状）をパターニングした。

【００４７】パターニングされたレジストをマスクとし
て「４フッ化炭素によるケミカルドライエッチング」に
より薄膜６０３を加工した。加工された薄膜６０３をマ
スクとして、白金層６０２を、実施例２におけると同様
にスパッタエネルギの閾値近傍のエネルギでアルゴンス
パッタエッチングした。その結果、上端が薄膜６０２の
周辺部に合致した傾斜が白金層６０２の側縁部に形成さ
れた。傾斜部の傾き角は７０度である。

【００４８】アルゴンスパッタエッチングの条件は、エ
ッチング圧力：０．００１Torr、プラズマパワー密度：
０．２８W/cm²、基板温度：室温である。

【００４９】その後、実施例１におけると同じく、薄膜
６０３をＥＣＲプラズマエッチングでエッチングした。
エッチングガスは塩素ガスである。エッチング中、反応
ガス中に酸素を導入してレジストの端縁部を燃焼させて
レジストの層を次第に縮小化し、薄膜６０３の側縁部に
傾斜を形成した。

【００５０】このように形成された下部電極上に、ジル
コン酸チタン酸鉛薄（ＰＺＴ）の膜を、下部電極を覆い
尽くすように形成して誘電体薄膜６０４とし、その上に
白金膜により上部電極６０５を形成した。

【００５１】その結果、性能良好な容量素子を歩留まり
よく得ることができ、分極反転回数に伴う誘電体薄膜６
０４の劣化が有効に軽減された。

【００５２】上には、１個の容量素子を例に取って説明
したが、勿論この発明の容量素子は、多数個を上記方法
で同時に製造できることは言うまでもない。

【００５３】

【発明の効果】以上に説明したように、この発明によれ
ば新規な容量素子を実現できる。この発明の容量素子
は、下部電極の側縁部が傾斜を持ち、スパッタ法で堆積
される高誘電材料あるいは強誘電材料の誘電体薄膜が傾
斜部で十分な厚さを有するため、電界集中によるリーク
電流の増大ややリーク電流による誘電体薄膜の破損を有
効に防止できる。また、請求項４記載の容量素子は、分
極反転回数に伴う誘電体薄膜の劣化を有効に軽減でき
る。

【００５４】この発明の容量素子は、請求項５〜７記載
の発明の製造方法により確実に製造することができる。

【図面の簡単な説明】

【図１】請求項１記載の容量素子を説明するための図で
ある。

【図２】請求項４記載の容量素子を説明するための図で
ある。

【図３】発明が解決しようとする課題を説明するための
図である。

【図４】従来技術を説明するための図である。

【符号の説明】

５０１ 基板 ５０４ 下部電極 ５０５ 誘電体薄膜 ５０７ 上部電極

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/822

Claims (7)

【特許請求の範囲】
1. 【請求項１】基板上に形成される下部電極と、 この下部電極を覆い尽くすように形成される高誘電材料
   もしくは強誘電材料による誘電体薄膜と、 この誘電体薄膜を介して下部電極と対向するように形成
   される上部電極とを有する容量素子であって、 上記下部電極の側縁部が傾斜を持って基板側へ向かって
   広がり、上記傾斜の傾き角が、上記側縁部における電界
   集中が有効に軽減される大きさに定められたことを特徴
   とする容量素子。
2. 【請求項２】請求項１記載の容量素子において、 下部電極が基板上にバリア薄膜を介して形成されること
   を特徴とする容量素子。
3. 【請求項３】請求項１または２記載の容量素子におい
   て、 下部電極が、白金もしくは白金を主成分とする金属材料
   で形成されることを特徴とする容量素子。
4. 【請求項４】請求項１または２記載の容量素子におい
   て、 下部電極が、基板側に形成された白金もしくは白金を主
   成分とする金属材料の層と、この層の上に形成された金
   属酸化物薄膜とで構成されることを特徴とする容量素
   子。
5. 【請求項５】請求項１または２記載の容量素子を製造す
   る方法であって、 基板上に直接もしくはバリア薄膜を介して、下部電極と
   なる導電層を形成し、上記導電層上にレジストの膜を、
   側縁部を含めた下部電極形状にパターニングし、 パターニングされたレジストの膜をマスクとして、反応
   性イオンエッチングにより下部電極の加工を行ない、 この加工の際、反応ガス中に酸素を導入し、レジストの
   膜の端縁部を酸素で燃焼させて次第に後退させることに
   より、下部電極の側縁部の傾斜を形成することを特徴と
   する容量素子の製造方法。
6. 【請求項６】請求項３記載の容量素子を製造する方法で
   あって、 白金もしくは白金を主成分とするべき金属材料の層の上
   に金属酸化物薄膜を形成し、この金属酸化物薄膜上にリ
   ソグラフィにより、下部電極の上面形状を加工パターン
   としてパターニングし、 パターニングされたレジストをマスクとしてケミカルド
   ライエッチングにより上記金属酸化物薄膜を加工し、 加工された金属酸化物薄膜をマスクとして、上記白金も
   しくは白金を主成分とする金属材料の層を、スパッタエ
   ネルギの閾値近傍のエネルギでアルゴンスパッタエッチ
   ングすることにより下部電極側縁部の傾斜を形成し、 その後、上記と同様のケミカルドライエッチングにより
   上記金属酸化物薄膜を除去して下部電極を形成すること
   を特徴とする容量素子の製造方法。
7. 【請求項７】請求項４記載の容量素子を製造する方法で
   あって、 白金もしくは白金を主成分とするべき金属材料の層の上
   に金属酸化物薄膜を形成し、この金属酸化物薄膜上にリ
   ソグラフィにより、下部電極の上面形状を加工パターン
   としてパターニングし、 パターニングされたレジストをマスクとしてケミカルド
   ライエッチングにより上記金属酸化物薄膜を加工し、 パターニングされたレジストの膜をマスクとして、反応
   性イオンエッチングを行ないつつ反応ガス中に酸素を導
   入し、レジストの膜の端縁部を酸素で燃焼させて次第に
   後退させることにより金属酸化物薄膜の側縁部に傾斜を
   形成し、 上記金属酸化物薄膜をマスクとして、上記白金もしくは
   白金を主成分とする金属材料の層を、スパッタエネルギ
   の閾値近傍のエネルギでアルゴンスパッタエッチングす
   ることにより上記金属材料の層の側縁部の傾斜を形成す
   ることを特徴とする容量素子の製造方法。