JPH09311731A - Dropper power supply - Google Patents
Dropper power supplyInfo
- Publication number
- JPH09311731A JPH09311731A JP12971896A JP12971896A JPH09311731A JP H09311731 A JPH09311731 A JP H09311731A JP 12971896 A JP12971896 A JP 12971896A JP 12971896 A JP12971896 A JP 12971896A JP H09311731 A JPH09311731 A JP H09311731A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- power supply
- fet
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
(57)【要約】
【課題】負荷と直列の半導体装置を使用する直流電源装
置に関し、半導体装置として電界効果トランジスタ(F
ET)を使用した、ドロッパ電源を提供する。
【解決手段】入力電源2を負荷3の両端に接続して、負
電位側の帰路にFET1を挿入するとともに、負荷3に
対する出力電圧Vo と基準電圧Vref とを比較して電圧
差に応じて変化する電流If を発生する出力電圧検出手
段4と、一次側に出力電流If が流れたとき、電流If
に基づく光出力を介して二次側に一次電流If に比例し
た二次電流Ic を発生する光結合部5と、二次電流Ic
に応じて減少するゲート−ソース間電圧VgsをFET1
に与えるFET制御手段6とを備えて、ゲート−ソース
間電圧Vgsの変化に対応するFET1のドレイン−ソー
ス間電圧Vdsの変化に基づいて、負荷3における出力電
圧Vo を一定に保つことによってドロッパ電源を構成す
る。
Kind Code: A1 Abstract: A DC power supply device using a semiconductor device in series with a load.
ET) is used to provide a dropper power supply. An input power supply 2 is connected to both ends of a load 3, a FET 1 is inserted in a return path on the negative potential side, and an output voltage Vo for a load 3 and a reference voltage Vref are compared and changed according to a voltage difference. Output voltage detecting means 4 for generating a current If and a current If if the output current If flows to the primary side.
And the secondary current Ic that generates a secondary current Ic proportional to the primary current If on the secondary side via the optical output based on
The gate-source voltage Vgs that decreases according to the
And the FET control means 6 for controlling the output voltage Vo at the load 3 based on the change in the drain-source voltage Vds of the FET 1 corresponding to the change in the gate-source voltage Vgs. Make up.
Description
【0001】[0001]
【発明の属する技術分野】本発明は、最終調整装置とし
て負荷と直列の半導体装置を使用する直流電源装置に関
し、特に半導体装置として電界効果トランジスタ(FE
T)を使用した、ドロッパ電源に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a DC power supply device using a semiconductor device in series with a load as a final adjustment device, and more particularly to a field effect transistor (FE) as a semiconductor device.
T) is used for the dropper power supply.
【0002】ドロッパ電源は、入力側電圧をメイントラ
ンジスタでロスすることによってステップダウンさせ
て、所望の出力電圧を得るものであって、簡易に安定な
出力電圧を得られる電源装置として、広く用いられてい
る。A dropper power supply is a device for stepping down an input side voltage by a loss in a main transistor to obtain a desired output voltage, and is widely used as a power supply device capable of easily obtaining a stable output voltage. ing.
【0003】ドロッパ電源においては、電源入力電圧と
出力電圧との電圧差を、極力小さくすることが要求され
ている。In the dropper power supply, it is required to minimize the voltage difference between the power supply input voltage and the output voltage.
【0004】[0004]
【従来の技術】図11は、従来のドロッパ電源の一例を
示す回路図であって、Tr1はメイントランジスタ、Tr2
はメイントランジスタTr1に対してダーリントン接続さ
れた補助トランジスタ、Tr3は補助トランジスタTr2を
制御する制御用トランジスタ、Dz は定電圧Vz を発生
する定電圧素子である。2. Description of the Related Art FIG. 11 is a circuit diagram showing an example of a conventional dropper power source, where Tr1 is a main transistor and Tr2 is a main transistor.
Is an auxiliary transistor Darlington connected to the main transistor Tr1, Tr3 is a control transistor for controlling the auxiliary transistor Tr2, and Dz is a constant voltage element for generating a constant voltage Vz.
【0005】図11に示された回路においては、入力電
圧Viを、メイントランジスタTr1で電圧降下させて、
出力電圧Vo を得る。このときの出力電圧Vo は、次式
で表され、安定した電圧を負荷に供給することができ
る。 Vo =(Vz +Vbe)(1+R1 /R2 ) …(1) In the circuit shown in FIG. 11, the input voltage Vi is dropped by the main transistor Tr1.
Obtain the output voltage Vo. The output voltage Vo at this time is expressed by the following equation, and a stable voltage can be supplied to the load. Vo = (Vz + Vbe) (1 + R1 / R2) (1)
【0006】[0006]
【発明が解決しようとする課題】従来のドロッパ電源で
は、メイントランジスタにバイポーラ素子を使用してい
るため、素子の特性上、Vce(sat )が0.6V程度発
生する。さらに、大電流を出力するために、トランジス
タをダーリントン接続する場合には、これが1.2V程
度になる。In the conventional dropper power supply, since the bipolar element is used as the main transistor, Vce (sat) of about 0.6 V is generated due to the characteristics of the element. Further, when the transistor is connected in Darlington in order to output a large current, this becomes about 1.2V.
【0007】このように従来のドロッパ電源では、大電
流出力を得ようとすると、入力電源Vi と出力電源Vo
との電圧差として、最低でも1.2V程度必要になると
いう問題があった。 Vi −Vo >1.2V …(2) As described above, in the conventional dropper power supply, when trying to obtain a large current output, the input power supply Vi and the output power supply Vo
There is a problem in that the voltage difference between and is required to be at least about 1.2V. Vi-Vo> 1.2V (2)
【0008】本発明は、このような従来技術の課題を解
決しようとするものであって、電源入力電圧と出力電圧
との電圧差を小さくすることが可能な、ドロッパ電源を
提供することを目的としている。SUMMARY OF THE INVENTION The present invention is intended to solve such a problem of the prior art, and an object thereof is to provide a dropper power supply capable of reducing a voltage difference between a power supply input voltage and an output voltage. I am trying.
【0009】[0009]
【課題を解決するための手段】図1は、本発明の原理的
構成を示したものであって、1はFET、2は入力電
源、3は負荷、4は出力電圧検出手段、5は光結合部、
6はFET制御手段である。FIG. 1 shows a principle structure of the present invention, in which 1 is an FET, 2 is an input power source, 3 is a load, 4 is output voltage detecting means, and 5 is an optical source. Joint,
6 is a FET control means.
【0010】本発明のドロッパ電源は、図1に示される
ように、メイントランジスタとしてFET1を使用して
いる。FETの入出力電圧差Vdsは、出力電流Io に対
して次式で表される。 Vds=Rds×Io …(3) The dropper power supply of the present invention uses FET1 as a main transistor as shown in FIG. The FET input / output voltage difference Vds is expressed by the following equation with respect to the output current Io. Vds = Rds × Io (3)
【0011】一方、FETの最小抵抗値であるRds(o
n)は、大電流用では0.2Ω程度である。従って出力
電流を1Aとした場合、入出力電圧差Vdsは次のように
なる。 Vds=Rds(on)×Io =0.2Ω×1A=0.2V …(4) On the other hand, the minimum resistance value of the FET is Rds (o
n) is about 0.2Ω for a large current. Therefore, when the output current is 1 A, the input / output voltage difference Vds is as follows. Vds = Rds (on) × Io = 0.2Ω × 1A = 0.2V (4)
【0012】このように、出力電流=1Aとして、入出
力電圧差Vds=0.2Vとなるので、バイポーラトラン
ジスタを使用した場合と比較して、入出力電圧差が著し
く小さくなり、電源装置の性能上、非常に有利である。Thus, since the output current = 1A and the input / output voltage difference Vds = 0.2V, the input / output voltage difference becomes significantly smaller than that in the case where a bipolar transistor is used, and the performance of the power supply device is reduced. Moreover, it is very advantageous.
【0013】FETを駆動するためには、Vgs(th)
(FETのスレシュホールド電圧)が2〜4Vという制
約があるため、FETのS(ソース)電位より4V以上
高い電源がないと、駆動できない。そこで、本発明にお
いては、FET1を入力電源2のマイナス電位側に配置
して、FET制御手段6によって、Vgs(th)を確保す
るようにしている。To drive the FET, Vgs (th)
Since there is a constraint that (the threshold voltage of the FET) is 2 to 4V, it cannot be driven unless there is a power source higher than the S (source) potential of the FET by 4V or more. Therefore, in the present invention, the FET 1 is arranged on the negative potential side of the input power source 2, and the FET control means 6 secures Vgs (th).
【0014】これによって、入力電圧が最低4Vあれ
ば、入出力電圧差には無関係に、FETを駆動可能とな
る。また、FETをマイナス電位側に配置したことによ
って、出力電圧検出手段4とFETのS(ソース)電位
が同電位でなくなって、制御が不安定になるため、この
対策として、光結合部5を設けて、出力電圧検出手段4
とFET制御手段6との間を光結合することによって、
基準電位を無関係にして、動作を安定化している。As a result, if the input voltage is at least 4 V, the FET can be driven regardless of the input / output voltage difference. Further, by arranging the FET on the negative potential side, the S (source) potential of the output voltage detecting means 4 and the FET are not the same potential, and the control becomes unstable. The output voltage detecting means 4 is provided.
And the FET control means 6 are optically coupled,
The operation is stabilized by making the reference potential irrelevant.
【0015】以下、本発明の課題を解決するための具体
的手段を掲げる。Specific means for solving the problems of the present invention will be given below.
【0016】(1) 本発明のドロッパ電源は、入力電源2
を負荷3の両端に接続して、負電位側の帰路に電界効果
トランジスタ(FET)1を挿入するとともに、負荷3
に対する出力電圧Vo と基準電圧Vref とを比較して電
圧差に応じて変化する電流If を発生する出力電圧検出
手段4と、一次側に出力電流If が流れたとき、電流I
f に基づく光出力を介して二次側に一次電流If に比例
した二次電流Ic を発生する光結合部5と、二次電流I
c に応じて減少するゲート−ソース間電圧VgsをFET
1に与えるFET制御手段6とを備え、ゲート−ソース
間電圧Vgsの変化に対応するFET1のドレイン−ソー
ス間電圧Vdsの変化に基づいて、負荷3における出力電
圧Vo を一定に保つものである。(1) The dropper power supply of the present invention is an input power supply 2
Is connected to both ends of the load 3, the field effect transistor (FET) 1 is inserted in the return path on the negative potential side, and the load 3
Output voltage Vo and reference voltage Vref are compared with each other to generate an output current If which changes according to the voltage difference, and an output current If flows to the primary side.
An optical coupling section 5 for generating a secondary current Ic proportional to the primary current If on the secondary side via an optical output based on f, and a secondary current I
Gate-source voltage Vgs that decreases according to c
1 is provided for controlling the output voltage Vo of the load 3 to be constant based on the change of the drain-source voltage Vds of the FET 1 corresponding to the change of the gate-source voltage Vgs.
【0017】(2) (1) の場合に、出力電圧検出手段4
が、一方の入力に出力電圧Vo を分圧した電圧を加えら
れ他方の入力に基準電圧Vref を加えられたアンプ21
からなり、光結合部5が、一次側に発光ダイオード23
を有し二次側にフォトトランジスタ24を有するフォト
カプラ22からなり、FET制御手段6が、入力電源2
の正電位側から抵抗R5とフォトトランジスタ24を経
て入力電源2の負電位側に接続するとともに、抵抗R5
とフォトトランジスタ24との接続点をFET1のゲー
トに接続して構成されている。(2) In the case of (1), the output voltage detecting means 4
Is an amplifier 21 having a voltage obtained by dividing the output voltage Vo at one input and a reference voltage Vref at the other input.
The optical coupling section 5 comprises a light emitting diode 23 on the primary side.
And a photocoupler 22 having a phototransistor 24 on the secondary side.
Is connected to the negative potential side of the input power source 2 through the resistor R5 and the phototransistor 24, and the resistor R5
And the phototransistor 24 are connected to the gate of the FET1.
【0018】(3) (1) または(2) の場合に、出力電圧検
出手段4が、入出力間の位相の遅れ進みを制御する位相
補償回路7を有する。(3) In the case of (1) or (2), the output voltage detecting means 4 has a phase compensating circuit 7 for controlling the delay of the phase between the input and the output.
【0019】(4) (3) の場合に、位相補償回路7が、ア
ンプ21の入出力間に接続された抵抗Rx とコンデンサ
Cx の直列回路と、抵抗R3との並列回路から構成され
ている。(4) In the case of (3), the phase compensation circuit 7 is composed of a series circuit of a resistor Rx and a capacitor Cx connected between the input and output of the amplifier 21, and a parallel circuit of a resistor R3. .
【0020】(5) (1) または(2) の場合に、出力電流I
o が過電流状態になったとき、光結合部5の一次側の電
流を増大させることによって出力電圧を垂下させる過電
流制御手段8を備える。(5) In the case of (1) or (2), the output current I
When o becomes an overcurrent state, it is provided with an overcurrent control means 8 for causing the output voltage to drop by increasing the current on the primary side of the optical coupling section 5.
【0021】(6) (5) の場合に、過電流制御手段8が、
負電位側の帰路に挿入された抵抗Rs における電圧降下
Rs ・Io が基準電圧Vrefaより大きくなったとき出力
を発生するアンプ25と、アンプ25の出力発生時オン
になって発光ダイオード23の電流If を増大させるト
ランジスタTrcとを備えて構成されている。(6) In the case of (5), the overcurrent control means 8 is
An amplifier 25 that generates an output when the voltage drop Rs.multidot.Io in the resistor Rs inserted in the return path on the negative potential side exceeds the reference voltage Vrefa, and a current If of the light emitting diode 23 that is turned on when the output of the amplifier 25 occurs. And a transistor Trc for increasing
【0022】(7) (1) または(2) の場合に、入力電源投
入時、FET1のゲート−ソース間を短絡し、その後所
定の時定数に従って徐々に開放することによって、出力
電圧Vo のオーバーシュートを防止するソフトスタート
手段9を備える。(7) In the case of (1) or (2), when the input power supply is turned on, the gate-source of the FET1 is short-circuited, and then gradually opened according to a predetermined time constant, so that the output voltage Vo is exceeded. A soft start means 9 for preventing a chute is provided.
【0023】(8) (7) の場合に、ソフトスタート手段9
が、入力電源投入時直ちに立ち上がりその後所定の時定
数に従って徐々に低下する出力電圧を発生する回路と、
FET1のゲート−ソース間に接続され、この出力電圧
に応じて最初大きな電流を流しその後徐々に電流を減少
させるトランジスタTrsとを備えて構成されている。(8) In the case of (7), the soft start means 9
Is a circuit that generates an output voltage that immediately rises when the input power is turned on and then gradually decreases according to a predetermined time constant,
The transistor Trs, which is connected between the gate and the source of the FET 1 and which initially causes a large current to flow in accordance with the output voltage and then gradually decreases the current, is configured.
【0024】(9) (1) または(2) の場合に、出力電圧V
o が所定値より高くなったとき、FET1のゲート−ソ
ース間を短絡することによって出力電圧Vo を遮断する
過電圧保護手段10を備える。(9) In the case of (1) or (2), the output voltage V
When o becomes higher than a predetermined value, the overvoltage protection means 10 is provided to cut off the output voltage Vo by short-circuiting the gate and source of the FET1.
【0025】(10) (9) の場合に、過電圧保護手段10
が、出力電圧Vo を分圧した電圧が基準電圧Vrefbより
高くなったとき出力を発生するアンプ27と、この出力
に応じてオンになるトランジスタTroと、トランジスタ
Troのオンによって発光する発光ダイオード28とFE
T1のゲート−ソース間に接続されこの光出力を介して
オンになるフォトサイリスタ29とからなるソリッドス
テートリレーSSR1とを備えて構成されている。(10) In the case of (9), the overvoltage protection means 10
However, an amplifier 27 that generates an output when the voltage obtained by dividing the output voltage Vo becomes higher than the reference voltage Vrefb, a transistor Tro that is turned on according to this output, and a light emitting diode 28 that emits light when the transistor Tro is turned on. FE
A solid state relay SSR1 including a photothyristor 29 connected between the gate and source of T1 and turned on via this light output is provided.
【0026】(11) (1) または(2) の場合に、出力電圧
Vo が所定値より低くなったとき、FET1のゲート−
ソース間を短絡することによって出力電圧Vo を遮断す
る低電圧保護手段11を備える。(11) In the case of (1) or (2), when the output voltage Vo becomes lower than a predetermined value, the gate of the FET 1
There is provided a low voltage protection means 11 for shutting off the output voltage Vo by short-circuiting the sources.
【0027】(12) (11)の場合に、低電圧保護手段11
が、出力電圧Vo を分圧した電圧が基準電圧Vrefcより
低くなったとき出力を発生するアンプ30と、この出力
に応じて発光する発光ダイオード31とFET1のゲー
ト−ソース間に接続されこの光出力を介してオンになる
フォトサイリスタ32とからなるソリッドステートリレ
ーSSR2とを備えて構成されている。(12) In the case of (11), the low voltage protection means 11
Is connected between the amplifier 30 that generates an output when the voltage obtained by dividing the output voltage Vo becomes lower than the reference voltage Vrefc, the light emitting diode 31 that emits light according to this output, and the gate-source of the FET 1 And a solid state relay SSR2 including a photothyristor 32 that is turned on via the.
【0028】(13) (1) または(2) の場合に、入力電圧
Vi が所定値より高くなったときFET1のゲート−ソ
ース間を開放し、入力電圧Vi が所定値より低くなった
ときFET1のゲート−ソース間を短絡する動作をヒス
テリシスを持って行う起動・停止手段12を備える。(13) In the case of (1) or (2), when the input voltage Vi is higher than a predetermined value, the gate-source of the FET1 is opened, and when the input voltage Vi is lower than the predetermined value, the FET1 is opened. The starting / stopping means 12 for performing the operation of short-circuiting between the gate and the source with a hysteresis is provided.
【0029】(14) (13)の場合に、起動・停止手段12
が、入力電圧Vi を分圧した電圧と基準電圧Vrefdとを
比較してこの分圧値が基準電圧Vrefdより高くなったと
き出力を発生し、分圧値が基準電圧より低い所定電圧よ
り低くなったとき出力を遮断するヒステリシスコンパレ
ータを構成するアンプ33と、アンプ33の出力の有無
に応じてFET1のゲート−ソース間を開放しまたは短
絡するトランジスタ34とを備えて構成されている。(14) In the case of (13), the starting / stopping means 12
Compares the voltage obtained by dividing the input voltage Vi with the reference voltage Vrefd and generates an output when the divided voltage becomes higher than the reference voltage Vrefd, and the divided voltage becomes lower than a predetermined voltage lower than the reference voltage. An amplifier 33 that constitutes a hysteresis comparator that cuts off the output when it is turned on and a transistor 34 that opens or shorts the gate and the source of the FET 1 according to the presence or absence of the output of the amplifier 33 are provided.
【0030】[0030]
【発明の実施の形態】図2は、本発明の実施形態(1) を
示したものであって、図1の場合と同じものを同じ番号
で示している。図示のように、アンプ21を用いた誤差
増幅回路によって出力電圧検出手段4を構成するととも
に、光結合部5にはフォトカプラ22を使用し、FET
制御手段6には、ブリーダ抵抗R5 を介してフォトカプ
ラ22の二次側で、FET1のゲートをソースに落とす
構成をとっている。DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 2 shows an embodiment (1) of the present invention, in which the same components as those in FIG. 1 are designated by the same reference numerals. As shown in the figure, the output voltage detecting means 4 is composed of an error amplifying circuit using an amplifier 21, and a photocoupler 22 is used for the optical coupling section 5, and an FET is used.
The control means 6 has a structure in which the gate of the FET 1 is dropped to the source on the secondary side of the photocoupler 22 via the bleeder resistor R5.
【0031】また、21はアンプ(演算増幅器)、22
はフォトカプラ、23はフォトカプラ22の一次側を構
成する発光ダイオード、24はフォトカプラ22の二次
側を構成するフォトトランジスタ、R1 〜R5 は抵抗、
Vref は基準電圧である。Reference numeral 21 denotes an amplifier (operational amplifier), 22
Is a photocoupler, 23 is a light emitting diode which constitutes the primary side of the photocoupler 22, 24 is a phototransistor which constitutes the secondary side of the photocoupler 22, R1 to R5 are resistors,
Vref is a reference voltage.
【0032】出力電圧Vo が上昇したとき、アンプ21
は、出力電圧Vo を抵抗R1 およびR2 からなる分圧器
で分圧した電圧が、基準電圧Vref より高くなったこと
を検出して、フォトカプラ22の一次側の発光ダイオー
ド23を経て電流If を流して発光させる。これによっ
て、フォトカプラ22の二次側のフォトトランジスタ2
4に、電流Ic =hfe・If を生じる。ここでhfeは、
フォトカプラ22のCTR(電流増幅率)である。フォ
トカプラ22の二次側に電流Ic が流れることによっ
て、FET1のゲート−ソース間電圧Vgsを低下させ、
従ってFET1のドレイン−ソース間電圧Vdsを増加さ
せて、出力電圧Vo を低下させるように動作する。When the output voltage Vo rises, the amplifier 21
Detects that the voltage obtained by dividing the output voltage Vo by the voltage divider composed of the resistors R1 and R2 is higher than the reference voltage Vref, and causes the current If to flow through the light emitting diode 23 on the primary side of the photocoupler 22. Light up. As a result, the phototransistor 2 on the secondary side of the photocoupler 22
At 4, a current Ic = hfe.If is produced. Where hfe is
This is the CTR (current amplification factor) of the photocoupler 22. When the current Ic flows to the secondary side of the photocoupler 22, the gate-source voltage Vgs of the FET 1 is lowered,
Therefore, the drain-source voltage Vds of the FET 1 is increased and the output voltage Vo is decreased.
【0033】出力電圧Vo が低下したときは、逆に、F
ET1のゲート−ソース間電圧Vgsを増大させ、ドレイ
ン−ソース間電圧Vdsを減少させることによって、出力
電圧Vo を上昇させるように動作する。このようにし
て、出力電圧Vo を安定化することができる。この際、
FET1のドレイン−ソース間電圧Vdsが小さいので、
入出力電位差の小さいドロッパ電源を実現することがで
きる。When the output voltage Vo drops, conversely, F
By increasing the gate-source voltage Vgs of the ET1 and decreasing the drain-source voltage Vds, the ET1 operates to increase the output voltage Vo. In this way, the output voltage Vo can be stabilized. On this occasion,
Since the drain-source voltage Vds of FET1 is small,
A dropper power supply with a small input / output potential difference can be realized.
【0034】図2の回路において、フォトカプラ22の
一次側に流れる電流If は、フォトカプラ22の一次側
の電圧をVf とすると、次式のようになる。 If =1/R4 〔Vo −R3 {(Vref /R1 )−(Vo −Vref )/R2 } −Vref −Vf 〕 …(5) In the circuit of FIG. 2, the current If flowing in the primary side of the photocoupler 22 is given by the following equation, where the voltage on the primary side of the photocoupler 22 is Vf. If = 1 / R4 [Vo-R3 {(Vref / R1)-(Vo-Vref) / R2} -Vref-Vf] (5)
【0035】一方、FET1のゲート−ソース間電圧V
gsは、次のようになる。 Vgs=Vi −hfe・If ・R5 …(6) これから、出力電流Io と、入力電圧Vi ,出力電圧V
o の関係は、次のようになる。On the other hand, the gate-source voltage V of the FET1
gs looks like this: Vgs = Vi-hfe.If.R5 (6) From this, the output current Io, the input voltage Vi, the output voltage V
The relationship of o is as follows.
【0036】 Io =Gm ・Vgs =Gm [Vi −hfe・R5 /R4 〔Vo −R3 {(Vref /R1 ) −(Vo −Vref )/R2 }−Vref −Vf 〕] …(7) ここで、Gm :FET1のコンダクタンスIo = Gm.Vgs = Gm [Vi-hfe.R5 / R4 [Vo-R3 {(Vref / R1)-(Vo-Vref) / R2} -Vref-Vf]] (7) Here, Gm: Conductance of FET1
【0037】図3は、本発明の実施形態(2) を示したも
のであって、図2の場合と同じものを同じ番号で示して
いる。この実施形態においては、誤差増幅回路に位相補
償回路7を備えている。位相補償回路7において、Rx
は抵抗、Cx はコンデンサである。FIG. 3 shows an embodiment (2) of the present invention, in which the same elements as those in FIG. 2 are indicated by the same numbers. In this embodiment, the error amplification circuit is provided with the phase compensation circuit 7. In the phase compensation circuit 7, Rx
Is a resistor and Cx is a capacitor.
【0038】抵抗Rx ,コンデンサCx は、位相遅れ進
み制御の目的で設けられたものであって、これによっ
て、このドロッパ電源が発振等の不安定な動作を行うこ
とが防止される。The resistor Rx and the capacitor Cx are provided for the purpose of controlling the phase delay advance, and this prevents the dropper power supply from performing an unstable operation such as oscillation.
【0039】遅れ進み制御による位相補償は、次式に従
って行われる。 遅れの周波数 f=1/{2πCx (Rx +R3 )} …(8) 進みの周波数 f=1/{2πCx Rx } …(9) The phase compensation by the delay / lead control is performed according to the following equation. Delay frequency f = 1 / {2πCx (Rx + R3)} (8) Lead frequency f = 1 / {2πCx Rx} (9)
【0040】なお、実施形態(2) は位相補償の一例を示
し、位相補償回路の構成は、この回路に限られるもので
はない。The embodiment (2) shows an example of phase compensation, and the configuration of the phase compensation circuit is not limited to this circuit.
【0041】図4は、本発明の実施形態(3) を示したも
のであって、図2の場合と同じものを同じ番号で示して
いる。この実施形態においては、FETの出力側に過電
流制御手段8を備えているが、過電流制御手段をFET
の入力側に設けることもできる。過電流制御手段8にお
いて、25はアンプ(演算増幅器)、26は逆電流防止
用ダイオード、Trcはトランジスタ、Rs は電流検出用
抵抗、Vrefaは基準電圧である。FIG. 4 shows an embodiment (3) of the present invention, in which the same components as those in FIG. 2 are designated by the same reference numerals. In this embodiment, the overcurrent control means 8 is provided on the output side of the FET.
It can also be provided on the input side of. In the overcurrent control means 8, 25 is an amplifier (operational amplifier), 26 is a reverse current prevention diode, Trc is a transistor, Rs is a current detection resistor, and Vrefa is a reference voltage.
【0042】出力電流Io が増大して、Vrefa=Rs ・
Io になると、トランジスタTrcがオンして、フォトカ
プラ22の一次側の発光ダイオード23の電流If が増
大するので、フォトカプラ22の二次側のフォトトラン
ジスタ24の電流Ic が増大し、結果的にFET1のゲ
ート−ソース間電圧Vgsを低下させて、FET1のドレ
イン−ソース間電圧Vdsを増大させるため、出力電圧V
o が低下して、ドロッパ電源の過電流保護が行われる。The output current Io increases and Vrefa = Rs.multidot.
At Io, the transistor Trc is turned on, and the current If of the light emitting diode 23 on the primary side of the photocoupler 22 increases, so that the current Ic of the phototransistor 24 on the secondary side of the photocoupler 22 increases, and as a result, In order to decrease the gate-source voltage Vgs of the FET1 and increase the drain-source voltage Vds of the FET1, the output voltage V
o drops and the dropper power supply is protected against overcurrent.
【0043】図5は、本発明の実施形態(4) を示したも
のであって、図3の場合と同じものを同じ番号で示して
いる。この実施形態においては、ドロッパ電源起動時
に、出力電圧Vo のオーバーシュートを防止する、ソフ
トスタート手段9を備えている。ソフトスタート手段9
において、Trsはトランジスタ、R6,R7 は抵抗、Cy
はコンデンサである。また、SW1 は電源スイッチであ
る。FIG. 5 shows an embodiment (4) of the present invention, in which the same components as those in FIG. 3 are designated by the same reference numerals. In this embodiment, the soft start means 9 is provided for preventing the overshoot of the output voltage Vo when the dropper power supply is activated. Soft start means 9
, Trs is a transistor, R6 and R7 are resistors, Cy
Is a capacitor. SW1 is a power switch.
【0044】電源スイッチングSW1 が閉じて、電源入
力電圧Vi がドロッパ電源に印加されると、ドロッパ電
源回路を構成する帰還ループの応答速度が遅い場合、追
随できずに、過渡応答によって出力電圧Vo にオーバー
シュートが発生する。When the power supply switching SW1 is closed and the power supply input voltage Vi is applied to the dropper power supply, if the response speed of the feedback loop that constitutes the dropper power supply circuit is slow, it cannot follow up and the transient response causes the output voltage Vo to rise to the output voltage Vo. Overshoot occurs.
【0045】ソフトスタート手段9において、トランジ
スタTrsは、起動時、コンデンサCy の充電に基づいて
抵抗R6 に発生するベース電位の上昇によってオン状態
となって、FET1のゲート−ソース間を短絡し、コン
デンサCy ,抵抗R7 の時定数に従うベース電位の降下
に従ってオフになることによって、FET1のゲート−
ソース間を徐々に開放するので、起動時における過渡応
答に基づく、出力電圧Vo におけるオーバーシュートの
発生を防止することができる。In the soft start means 9, the transistor Trs is turned on by the increase of the base potential generated in the resistor R6 based on the charging of the capacitor Cy at the time of startup, short-circuiting between the gate and source of the FET1, and the capacitor By turning off in accordance with the drop of the base potential according to the time constants of Cy and the resistor R7, the gate of the FET1
Since the sources are gradually opened, it is possible to prevent the occurrence of overshoot in the output voltage Vo based on the transient response at the time of startup.
【0046】図6は、実施形態(4) の場合の出力特性を
例示するものであって、電源投入時における、負荷3の
出力電圧Vo の時間tに対する変化を説明している。図
中、Aはソフトスタート手段9を有しない場合を示し、
aに示すようにオーバーシュートが発生したことが示さ
れている。またBはソフトスタート手段9を有する場合
を示し、コンデンサCy ,抵抗R7 の時定数に従う滑ら
かな立ち上がり特性となることが示されている。FIG. 6 exemplifies the output characteristic in the case of the embodiment (4), and illustrates the change of the output voltage Vo of the load 3 with respect to time t when the power is turned on. In the figure, A indicates a case where the soft start means 9 is not provided,
It is shown that overshoot has occurred as shown in a. Further, B shows the case where the soft start means 9 is provided, and it is shown that a smooth rising characteristic follows the time constant of the capacitor Cy and the resistor R7.
【0047】図7は、本発明の実施形態(5) を示したも
のであって、図2の場合と同じものを同じ番号で示して
いる。この実施形態においては、電源故障時等におい
て、出力電圧が異常に上昇した場合にこれを検出して電
源出力を遮断するための、過電圧保護手段10を備えて
いる。過電圧保護手段10において、27はアンプ(演
算増幅器)、Troはトランジスタ、SSR1 はソリッド
ステートリレー、R8,R9 は抵抗、Vrefbは基準電圧で
ある。また、ソリッドステートリレーSSR1 におい
て、28は一次側の発光ダイオード、29は二次側のフ
ォトサイリスタである。FIG. 7 shows an embodiment (5) of the present invention, in which the same components as those in FIG. 2 are designated by the same reference numerals. In this embodiment, the overvoltage protection means 10 is provided for detecting the abnormal rise of the output voltage and shutting off the power output when the power fails. In the overvoltage protection means 10, 27 is an amplifier (operational amplifier), Tro is a transistor, SSR1 is a solid state relay, R8 and R9 are resistors, and Vrefb is a reference voltage. In the solid-state relay SSR1, 28 is a light emitting diode on the primary side and 29 is a photothyristor on the secondary side.
【0048】出力電圧Vo が上昇して、Vo >(1+R
9 /R8 )Vrefbになると、アンプ27の出力に基づい
てトランジスタTroがオンになって、ソリッドステート
リレーSSR1 の一次側の発光ダイオード28に電流が
流れて発光する。これによって、ソリッドステートリレ
ーSSR1 の二次側のフォトサイリスタ29がオンにな
って、FET1のゲート−ソース間電圧Vgsを短絡し
て、FET1をオフにすることによって、ドロッパ電源
の出力を遮断する。フォトサイリスタ29は一旦オフに
なると、出力電圧Vo の低下によって、トランジスタT
roがオフになっても、オンになることはなく、ドロッパ
電源の出力は遮断されたままとなる。The output voltage Vo rises, and Vo> (1 + R
When 9 / R8) Vrefb is reached, the transistor Tro is turned on based on the output of the amplifier 27, and a current flows through the light emitting diode 28 on the primary side of the solid state relay SSR1 to emit light. As a result, the photothyristor 29 on the secondary side of the solid state relay SSR1 is turned on, the gate-source voltage Vgs of the FET1 is short-circuited, and the FET1 is turned off, thereby cutting off the output of the dropper power supply. Once the photothyristor 29 is turned off, the output voltage Vo drops and the transistor T
Even if ro is turned off, it will not be turned on, and the output of the dropper power supply remains cut off.
【0049】図8は、本発明の実施形態(6) を示したも
のであって、図2の場合と同じものを同じ番号で示して
いる。この実施形態においては、電源故障時等におい
て、出力電圧が異常に低下した場合にこれを検出して電
源出力を遮断するための、低電圧保護手段11を備えて
いる。低電圧保護手段11において、30はアンプ(演
算増幅器)、SSR2 はソリッドステートリレー、R1
0, R11は抵抗、Cz はコンデンサ、Vrefcは基準電圧
である。また、ソリッドステートリレーSSR2 におい
て、31は一次側の発光ダイオード、32は二次側のフ
ォトサイリスタである。FIG. 8 shows an embodiment (6) of the present invention, in which the same components as those in FIG. 2 are designated by the same reference numerals. In this embodiment, the low voltage protection means 11 is provided to detect the abnormal decrease in the output voltage when the power fails and to shut off the power output. In the low voltage protection means 11, 30 is an amplifier (operational amplifier), SSR2 is a solid state relay, R1
0 and R11 are resistors, Cz is a capacitor, and Vrefc is a reference voltage. In the solid state relay SSR2, 31 is a light emitting diode on the primary side and 32 is a photothyristor on the secondary side.
【0050】出力電圧Vo が低下して、Vo <(1+R
11/R10)Vrefcになると、アンプ30の出力に基づい
てソリッドステートリレーSSR2 の一次側の発光ダイ
オード31に電流が流れて発光する。これによって、ソ
リッドステートリレーSSR2 の二次側のフォトサイリ
スタ32がオンになって、FET1のゲート−ソース間
電圧Vgsを短絡して、FET1をオフにすることによっ
て、ドロッパ電源の出力を遮断する。フォトサイリスタ
29は一旦オフになると、出力電圧Vo の低下によっ
て、トランジスタTroがオフになっても、オンになるこ
とはなく、ドロッパ電源の出力は遮断されたままとな
る。The output voltage Vo decreases and Vo <(1 + R
11 / R10) When Vrefc is reached, a current flows through the light emitting diode 31 on the primary side of the solid state relay SSR2 based on the output of the amplifier 30 to emit light. As a result, the photothyristor 32 on the secondary side of the solid state relay SSR2 is turned on, the gate-source voltage Vgs of the FET1 is short-circuited, and the FET1 is turned off, thereby cutting off the output of the dropper power supply. Once the photothyristor 29 is turned off, even if the transistor Tro is turned off due to the decrease in the output voltage Vo, it is not turned on, and the output of the dropper power supply remains cut off.
【0051】ドロッパ電源は、起動時には、出力電圧が
必ず低電圧状態となるが、この状態では、コンデンサC
z の充電電流によって、抵抗R10の電圧が速やかに上昇
するので、アンプ30は出力を発生せず、従ってソリッ
ドステートリレーSSR2 はオンしないので、ドロッパ
電源の出力は遮断されない。このように、低電圧保護手
段11は、起動時の動作をマスクされるように構成され
ている。The output voltage of the dropper power supply is always in a low voltage state at startup, but in this state, the capacitor C
Since the voltage of the resistor R10 rapidly rises due to the charging current of z, the amplifier 30 does not generate an output and therefore the solid state relay SSR2 does not turn on, so the output of the dropper power supply is not cut off. In this way, the low voltage protection means 11 is configured so that the operation at the time of startup is masked.
【0052】図9は、本発明の実施形態(7) を示したも
のであって、図2の場合と同じものを同じ番号で示して
いる。この実施形態においては、ドロッパ電源を、入力
電源電圧が十分な電圧になったときに起動し、また、電
源動作に支障をきたすような低電圧になったときに停止
するための、起動・停止手段12を備えている。起動・
停止手段12において、33はアンプ(演算増幅器)、
34はトランジスタ、R12〜R15は抵抗、Vrefdは基準
電圧である。FIG. 9 shows an embodiment (7) of the present invention, in which the same components as those in FIG. 2 are designated by the same reference numerals. In this embodiment, the dropper power supply is started / stopped to start when the input power supply voltage becomes a sufficient voltage and to stop when the input power supply voltage becomes a low voltage that interferes with the power supply operation. Means 12 are provided. Start-up·
In the stopping means 12, 33 is an amplifier (operational amplifier),
34 is a transistor, R12 to R15 are resistors, and Vrefd is a reference voltage.
【0053】起動・停止手段12において、アンプ33
は、入力電源電圧Vi を抵抗R12,R13で分割した電圧
と基準電圧Vrefdを比較して、比較結果に応じて出力を
発生してトランジスタ34をオンまたはオフにして、F
ET1をオフまたはオンにすることによって、所要の起
動・停止動作を行う。この際、アンプ33はヒステリシ
スコンパレータとして動作し、あるヒステリシスを持っ
た動作特性を呈することによって、動作電圧付近での誤
動作(ポンピング)を防止するようになっている。In the start / stop means 12, the amplifier 33
Compares the voltage obtained by dividing the input power supply voltage Vi by the resistors R12 and R13 with the reference voltage Vrefd, generates an output according to the comparison result, turns on or off the transistor 34, and outputs F
By turning ET1 off or on, the required start / stop operation is performed. At this time, the amplifier 33 operates as a hysteresis comparator, and exhibits an operation characteristic having a certain hysteresis to prevent malfunction (pumping) near the operating voltage.
【0054】起動・停止手段12における、起動電圧と
停止電圧は次のようにして定められる。 起動電圧 Vth(H) =(1+R13/R12)(1+R14/R15)Vrefd …(10) 停止電圧 Vth(L) =(1+R13/R12){(1+R14/R15)Vrefd −(R14/R15)VH } …(11) ここで、VH はアンプ33の出力“H”時の電圧であ
る。The starting voltage and the stopping voltage in the starting / stopping means 12 are determined as follows. Start voltage Vth (H) = (1 + R13 / R12) (1 + R14 / R15) Vrefd ... (10) Stop voltage Vth (L) = (1 + R13 / R12) {(1 + R14 / R15) Vrefd- (R14 / R15) VH} ... (11) Here, VH is the voltage when the output of the amplifier 33 is "H".
【0055】図10は、本発明を適用したドロッパ電源
の構成例を示したものであって、前掲各図におけると同
じものを同じ番号で示している。図10の構成は、図1
に示された基本的構成(図3に示された位相補償回路を
含む)に対して、図4〜図9の実施形態に示された、過
電流制御手段8,ソフトスタート手段9,過電圧保護手
段10,低電圧保護手段11,起動・停止手段12を組
み合わせたものであって、付加されたそれぞれの手段の
機能は、それぞれの実施形態の場合と同様である。FIG. 10 shows an example of the configuration of a dropper power supply to which the present invention is applied, and the same components as those in the above figures are indicated by the same numbers. The configuration of FIG. 10 is similar to that of FIG.
For the basic configuration shown in FIG. 4 (including the phase compensation circuit shown in FIG. 3), the overcurrent control means 8, the soft start means 9, and the overvoltage protection shown in the embodiments of FIGS. It is a combination of the means 10, the low voltage protection means 11, and the starting / stopping means 12, and the function of each added means is the same as that of each embodiment.
【0056】[0056]
【発明の効果】以上説明したように本発明によれば、ド
ロッパ電源において、電圧降下用のメイントランジスタ
としてFETを使用し、出力電圧値を検出するための出
力電圧検出手段と、FETのオン,オフを制御するため
のFET制御手段とを、光結合することによって、入出
力間電圧を低くするとともに、安定な動作を行わせるこ
とができる。As described above, according to the present invention, in the dropper power supply, the FET is used as the main transistor for the voltage drop, the output voltage detecting means for detecting the output voltage value, and the ON / OFF of the FET. By optically coupling with the FET control means for controlling the OFF, the input-output voltage can be lowered and stable operation can be performed.
【0057】また図10に示されたように、出力電圧検
出手段,光結合部,FET制御手段を備えたドロッパ電
源に対して、過電流制御手段,ソフトスタート手段,過
電圧保護手段,低電圧保護手段,起動・停止手段を付加
することによって、より信頼性の高いドロッパ電源装置
を提供することが可能となる。Further, as shown in FIG. 10, an overcurrent control means, a soft start means, an overvoltage protection means, and a low voltage protection are applied to a dropper power source having an output voltage detection means, an optical coupling section, and an FET control means. By adding the means and the start / stop means, it becomes possible to provide a more reliable dropper power supply device.
【図1】本発明の原理的構成を示す図である。FIG. 1 is a diagram showing a principle configuration of the present invention.
【図2】本発明の実施形態(1) を示す図である。FIG. 2 is a diagram showing an embodiment (1) of the present invention.
【図3】本発明の実施形態(2) を示す図である。FIG. 3 is a diagram showing an embodiment (2) of the present invention.
【図4】本発明の実施形態(3) を示す図である。FIG. 4 is a diagram showing an embodiment (3) of the present invention.
【図5】本発明の実施形態(4) を示す図である。FIG. 5 is a view showing an embodiment (4) of the present invention.
【図6】実施形態(4) の場合の出力特性を例示する図で
ある。FIG. 6 is a diagram illustrating an output characteristic in the case of the embodiment (4).
【図7】本発明の実施形態(5) を示す図である。FIG. 7 is a view showing an embodiment (5) of the present invention.
【図8】本発明の実施形態(6) を示す図である。FIG. 8 is a diagram showing an embodiment (6) of the present invention.
【図9】本発明の実施形態(7) を示す図である。FIG. 9 is a diagram showing an embodiment (7) of the present invention.
【図10】本発明を適用したドロッパ電源の構成例を示
す図である。FIG. 10 is a diagram showing a configuration example of a dropper power supply to which the present invention is applied.
【図11】従来のドロッパ電源の一例を示す回路図であ
る。FIG. 11 is a circuit diagram showing an example of a conventional dropper power supply.
1 FET 2 入力電源 3 負荷 4 出力電圧検出手段 5 光結合部 6 FET制御手段 7 位相補償回路 8 過電流制御手段 9 ソフトスタート手段 10 過電圧保護手段 11 低電圧保護手段 12 起動・停止手段 1 FET 2 Input Power Supply 3 Load 4 Output Voltage Detection Means 5 Optical Coupling Unit 6 FET Control Means 7 Phase Compensation Circuit 8 Overcurrent Control Means 9 Soft Start Means 10 Overvoltage Protection Means 11 Low Voltage Protection Means 12 Start / Stop Means
Claims (14)
位側の帰路に電界効果トランジスタ(FET)を挿入す
るとともに、 前記負荷に対する出力電圧と基準電圧とを比較して電圧
差に応じて変化する電流を発生する出力電圧検出手段
と、 一次側に該出力電流が流れたとき、該一次電流に基づく
光出力を介して二次側に一次電流に比例した二次電流を
発生する光結合部と、 前記二次電流に応じて減少するゲート−ソース間電圧を
FETに与えるFET制御手段とを備え、 該ゲート−ソース間電圧の変化に対応するFETのドレ
イン−ソース間電圧の変化に基づいて、負荷における出
力電圧を一定に保つことを特徴とするドロッパ電源。1. An input power supply is connected to both ends of a load, a field effect transistor (FET) is inserted in a return path on the negative potential side, and an output voltage for the load and a reference voltage are compared to determine a voltage difference. Output voltage detecting means for generating a current that changes according to the present invention, and a light for generating a secondary current proportional to the primary current on the secondary side through an optical output based on the primary current when the output current flows on the primary side. A FET is provided with a coupling part and a gate-source voltage that decreases in accordance with the secondary current to the FET, and changes in the drain-source voltage of the FET corresponding to the change in the gate-source voltage. Based on this, the dropper power supply is characterized in that the output voltage at the load is kept constant.
前記出力電圧を分圧した電圧を加えられ他方の入力に基
準電圧を加えられたアンプからなり、前記光結合部が、
一次側に発光ダイオードを有し二次側にフォトトランジ
スタを有するフォトカプラからなり、前記FET制御手
段が、入力電源の正電位側から抵抗と前記フォトトラン
ジスタを経て入力電源の負電位側に接続するとともに、
該抵抗とフォトトランジスタとの接続点をFETのゲー
トに接続してなることを特徴とする請求項1に記載のド
ロッパ電源。2. The output voltage detecting means comprises an amplifier in which a voltage obtained by dividing the output voltage is applied to one input and a reference voltage is applied to the other input, and the optical coupling section is
It is composed of a photocoupler having a light emitting diode on the primary side and a phototransistor on the secondary side, and the FET control means connects from the positive potential side of the input power source to the negative potential side of the input power source through the resistor and the phototransistor. With
The dropper power supply according to claim 1, wherein a connection point between the resistor and the phototransistor is connected to a gate of the FET.
相の遅れ進みを制御する位相補償回路を有することを特
徴とする請求項1または2に記載のドロッパ電源。3. The dropper power supply according to claim 1, wherein the output voltage detecting means has a phase compensating circuit for controlling the delay of the phase between the input and the output.
力間に接続された抵抗とコンデンサの直列回路と抵抗と
の並列回路からなることを特徴とする請求項3に記載の
ドロッパ電源。4. The dropper power supply according to claim 3, wherein the phase compensation circuit comprises a parallel circuit of a series circuit of a resistor and a capacitor connected between the input and output of the amplifier and a resistor.
において、出力電流が過電流状態になったとき、前記光
結合部の一次側の電流を増大させることによって出力電
圧を垂下させる過電流制御手段を備えたことを特徴とす
るドロッパ電源。5. The dropper power supply according to claim 1, wherein, when the output current is in an overcurrent state, the output current is drooped by increasing the primary side current of the optical coupling section. A dropper power supply characterized by having means.
に挿入された抵抗における電圧降下が基準電圧より大き
くなったとき出力を発生するアンプと、該アンプの出力
発生時オンになって前記発光ダイオードの電流を増大さ
せるトランジスタとを備えてなることを特徴とする請求
項5に記載のドロッパ電源。6. The amplifier for generating an output when the overcurrent control means generates an output when a voltage drop in a resistor inserted in a return path on the negative potential side becomes larger than a reference voltage, and is turned on when an output of the amplifier is generated. The dropper power supply according to claim 5, further comprising a transistor for increasing a current of the light emitting diode.
において、入力電源投入時、前記FETのゲート−ソー
ス間を短絡し、その後所定の時定数に従って徐々に開放
することによって、出力電圧のオーバーシュートを防止
するソフトスタート手段を備えたことを特徴とするドロ
ッパ電源。7. The dropper power supply according to claim 1, wherein when the input power supply is turned on, the gate-source of the FET is short-circuited and then gradually opened according to a predetermined time constant, so that the output voltage is exceeded. Dropper power supply characterized by having a soft start means for preventing a chute.
入時直ちに立ち上がりその後所定の時定数に従って徐々
に低下する出力電圧を発生する回路と、前記FETのゲ
ート−ソース間に接続され前記出力電圧に応じて最初大
きな電流を流しその後徐々に電流を減少させるトランジ
スタとを備えてなることを特徴とする請求項7に記載の
ドロッパ電源。8. The soft start means is connected between a circuit for generating an output voltage which rises immediately when the input power is turned on and then gradually decreases according to a predetermined time constant, and is connected between the gate and the source of the FET and responds to the output voltage according to the output voltage. 8. The dropper power supply according to claim 7, further comprising a transistor that initially supplies a large current and then gradually decreases the current.
おいて、出力電圧が所定値より高くなったとき、前記F
ETのゲート−ソース間を短絡することによって出力電
圧を遮断する過電圧保護手段を備えたことを特徴とする
ドロッパ電源。9. The dropper power supply according to claim 1, wherein when the output voltage becomes higher than a predetermined value, the F
A dropper power supply comprising an overvoltage protection means for cutting off an output voltage by short-circuiting a gate and a source of ET.
圧した電圧が基準電圧より高くなったとき出力を発生す
るアンプと、該出力に応じてオンになるトランジスタ
と、該トランジスタのオンによって発光する発光ダイオ
ードと前記FETのゲート−ソース間に接続され該光出
力を介してオンになるフォトサイリスタとからなるソリ
ッドステートリレーとを備えてなることを特徴とする請
求項9に記載のドロッパ電源。10. The overvoltage protection means generates an output when a voltage obtained by dividing the output voltage becomes higher than a reference voltage, a transistor which is turned on in response to the output, and light emission when the transistor is turned on. 10. The dropper power supply according to claim 9, further comprising a solid-state relay including a light-emitting diode and a photothyristor connected between the gate and the source of the FET and turned on through the light output.
源において、出力電圧が所定値より低くなったとき、前
記FETのゲート−ソース間を短絡することによって出
力電圧を遮断する低電圧保護手段を備えたことを特徴と
するドロッパ電源。11. The dropper power supply according to claim 1, further comprising a low voltage protection means for shutting off the output voltage by short-circuiting the gate and source of the FET when the output voltage becomes lower than a predetermined value. Dropper power supply characterized by having.
圧した電圧が基準電圧より低くなったとき出力を発生す
るアンプと、該出力に応じて発光する発光ダイオードと
前記FETのゲート−ソース間に接続され該光出力を介
してオンになるフォトサイリスタとからなるソリッドス
テートリレーとを備えてなることを特徴とする請求項1
1に記載のドロッパ電源。12. An amplifier which generates an output when the voltage obtained by dividing the output voltage becomes lower than a reference voltage, the light emitting diode which emits light according to the output, and the gate-source of the FET. 2. A solid state relay comprising a photothyristor connected between the photothyristors and being turned on through the light output.
The dropper power supply described in 1.
源において、入力電圧が所定値より高くなったとき前記
FETのゲート−ソース間を開放し、入力電圧が該所定
値より低くなったとき前記FETのゲート−ソース間を
短絡する動作をヒステリシスを持って行う起動・停止手
段を備えたことを特徴とするドロッパ電源。13. The dropper power supply according to claim 1, wherein the gate-source of the FET is opened when the input voltage becomes higher than a predetermined value, and the input voltage becomes lower than the predetermined value. A dropper power supply comprising start / stop means for performing a short-circuit operation between a gate and a source of an FET with hysteresis.
圧した電圧と基準電圧とを比較して該分圧値が該基準電
圧より高くなったとき出力を発生し、該分圧値が基準電
圧より低い所定電圧より低くなったとき出力を遮断する
ヒステリシスコンパレータを構成するアンプと、該アン
プの出力の有無に応じて前記FETのゲート−ソース間
を開放しまたは短絡するトランジスタとを備えてなるこ
とを特徴とする請求項13に記載のドロッパ電源。14. The starting / stopping means compares an input voltage-divided voltage with a reference voltage and generates an output when the divided voltage becomes higher than the reference voltage. An amplifier that forms a hysteresis comparator that shuts off the output when the voltage becomes lower than a predetermined voltage lower than the reference voltage, and a transistor that opens or shorts the gate-source of the FET according to the presence or absence of the output of the amplifier. The dropper power supply according to claim 13, wherein:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12971896A JPH09311731A (en) | 1996-05-24 | 1996-05-24 | Dropper power supply |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12971896A JPH09311731A (en) | 1996-05-24 | 1996-05-24 | Dropper power supply |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09311731A true JPH09311731A (en) | 1997-12-02 |
Family
ID=15016494
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12971896A Withdrawn JPH09311731A (en) | 1996-05-24 | 1996-05-24 | Dropper power supply |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09311731A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113641203A (en) * | 2021-08-04 | 2021-11-12 | 艾伏新能源科技(上海)股份有限公司 | Low-cost method for quickly supplying power to electronic system |
| CN115136479A (en) * | 2020-03-06 | 2022-09-30 | 欧姆龙株式会社 | Power supply circuit |
-
1996
- 1996-05-24 JP JP12971896A patent/JPH09311731A/en not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115136479A (en) * | 2020-03-06 | 2022-09-30 | 欧姆龙株式会社 | Power supply circuit |
| CN113641203A (en) * | 2021-08-04 | 2021-11-12 | 艾伏新能源科技(上海)股份有限公司 | Low-cost method for quickly supplying power to electronic system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3639189B2 (en) | Load drive circuit | |
| US7102860B2 (en) | Power limiting time delay circuit | |
| US6246555B1 (en) | Transient current and voltage protection of a voltage regulator | |
| US7218496B2 (en) | Overcurrent protection circuit | |
| US5666044A (en) | Start up circuit and current-foldback protection for voltage regulators | |
| US6559623B1 (en) | In-rush current control for a low drop-out voltage regulator | |
| US7276888B2 (en) | Precharge circuit for DC/DC boost converter startup | |
| US7450354B2 (en) | Linear voltage regulator with improved responses to source transients | |
| US4887181A (en) | Circuit for temperature protection with hysteresis | |
| US6459321B1 (en) | Gate protection clamping circuits and techniques with controlled output discharge current | |
| US20080030177A1 (en) | Soft-start circuit of linear voltage regulator and method thereof | |
| US20070222485A1 (en) | Circuit for driving a semiconductor element | |
| US6870351B2 (en) | Voltage regulator circuit and integrated circuit device including the same | |
| US5748422A (en) | Power latch circuit with overvoltage protection | |
| JP2005269829A (en) | Power supply device | |
| JPH0225590B2 (en) | ||
| US7430131B2 (en) | Start-up circuit for providing a start-up voltage to an application circuit | |
| EP1887333A1 (en) | Microelectronic device equipped with a thermal protection circuit and thermal protection method for a microelectronic device | |
| US7092226B2 (en) | Constant-voltage power supply circuit | |
| JPH09311731A (en) | Dropper power supply | |
| US7474085B2 (en) | Power supply switch circuit with current leakage protection | |
| JPH0569964U (en) | Inrush current prevention circuit for laser diode light emitting device | |
| KR101098772B1 (en) | Stabilization circuit for output voltage of boost converter | |
| US6924990B2 (en) | Power supply arrangements | |
| JPH0591727A (en) | Power supply |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20030805 |