[go: up one dir, main page]

JPH09330994A - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JPH09330994A
JPH09330994A JP17308396A JP17308396A JPH09330994A JP H09330994 A JPH09330994 A JP H09330994A JP 17308396 A JP17308396 A JP 17308396A JP 17308396 A JP17308396 A JP 17308396A JP H09330994 A JPH09330994 A JP H09330994A
Authority
JP
Japan
Prior art keywords
integrated circuit
circuit chip
insulating substrate
flexible insulating
reinforcing plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP17308396A
Other languages
Japanese (ja)
Inventor
Kazuaki Ano
一章 阿野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Japan Ltd
Original Assignee
Texas Instruments Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Japan Ltd filed Critical Texas Instruments Japan Ltd
Priority to JP17308396A priority Critical patent/JPH09330994A/en
Publication of JPH09330994A publication Critical patent/JPH09330994A/en
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824Connecting between the body and an opposite side of the item with respect to the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】ワイヤボンディング方式で集積回路チップを実
装するテープBGAパッケージにおいてその薄型化を実
現する。 【解決手段】本発明は、一面側に複数の半田バンプを形
成した可撓性絶縁基板上に集積回路チップを搭載したテ
ープBGAパッケージに関する。半導体装置1は、開口
3aを形成した可撓性絶縁基板3上に補強板9を有して
いる。集積回路チップ2は、その電極パッド2aを備え
た面を補強板側にしてこの上に搭載される。補強板9の
電極パッドに対応する位置には、開口9aが形成され
る。電極パッド2aとインナーリード4aとは、この開
口を介して導体ワイヤ6により電気的に接続される。少
なくともこの導体ワイヤを覆って樹脂が封止される。導
体ワイヤ6はチップの上方に延びることが無いので、そ
の分パッケージを薄くすることができる。集積回路チッ
プを搭載する補強板は、その放熱性を良くするためにも
機能する。
(57) Abstract: A tape BGA package for mounting an integrated circuit chip by a wire bonding method is realized to be thin. The present invention relates to a tape BGA package in which an integrated circuit chip is mounted on a flexible insulating substrate having a plurality of solder bumps formed on one surface side. The semiconductor device 1 has a reinforcing plate 9 on a flexible insulating substrate 3 having an opening 3a. The integrated circuit chip 2 is mounted on the integrated circuit chip 2 with the surface provided with the electrode pad 2a facing the reinforcing plate. An opening 9a is formed at a position of the reinforcing plate 9 corresponding to the electrode pad. The electrode pad 2a and the inner lead 4a are electrically connected by the conductor wire 6 through this opening. A resin is sealed so as to cover at least this conductor wire. Since the conductor wire 6 does not extend above the chip, the package can be thinned accordingly. The reinforcing plate on which the integrated circuit chip is mounted also functions to improve its heat dissipation.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は半導体装置に関し、
特にパッケージの薄型化に適すると共に、搭載される半
導体集積回路チップの放熱性に優れたテープBGAパッ
ケージに関する。
The present invention relates to a semiconductor device,
In particular, the present invention relates to a tape BGA package which is suitable for thinning the package and has excellent heat dissipation of a semiconductor integrated circuit chip to be mounted.

【0002】[0002]

【従来の技術】半導体集積回路パッケージの小型化、多
ピン化の要求に伴い、従来のQFP(Quad Flat Packag
e)やTCP(Tape Carrier Package)に変わるものとして
BGAパッケージが注目を集めている。BGA(Ball Gr
id Array)は、集積回路チップを実装した基板の底面側
に、接続端子である半田バンプを2次元的に配列した表
面実装型のパッケージである。接続端子を2次元的に配
列したため、多ピン化を図っても端子ピッチを1mm以
上とすることができ、従来の一括リフロー実装技術を使
用し簡易に実装し得る点もBGAの利点の一つである。
2. Description of the Related Art With the demand for miniaturization of semiconductor integrated circuit packages and increase in the number of pins, a conventional QFP (Quad Flat Packag) has been developed.
BGA packages are attracting attention as alternatives to e) and TCP (Tape Carrier Package). BGA (Ball Gr
The id array) is a surface-mount type package in which solder bumps, which are connection terminals, are two-dimensionally arranged on the bottom surface side of a substrate on which an integrated circuit chip is mounted. Since the connection terminals are arranged two-dimensionally, the terminal pitch can be 1 mm or more even if the number of pins is increased, and one of the advantages of BGA is that it can be easily mounted using the conventional batch reflow mounting technology. Is.

【0003】BGAパッケージの一種に、テープBGA
パッケージがある。これは、集積回路チップを搭載する
基板をTCPのように、ポリイミドの可撓性テープで構
成したものである。テープ上のチップは、樹脂により覆
われ封止される。テープBGAは、量産性、加工性の点
においてセラミック基板を用いたBGAパッケージより
も優れている。
Tape BGA is a type of BGA package.
There is a package. In this structure, a substrate on which an integrated circuit chip is mounted is composed of a polyimide flexible tape like TCP. The chips on the tape are covered and sealed with resin. The tape BGA is superior to the BGA package using a ceramic substrate in terms of mass productivity and workability.

【0004】テープBGAパッケージへの集積回路チッ
プの実装には、従来フリップチップ又はワイヤボンディ
ングによる方法が用いられている。フリップチップ方式
は、集積回路チップの主面の電極パッド上に半田、金等
の導体バンプを形成し、チップの主面、すなわち回路を
形成した面を基板側に向け、電極パッドを導体バンプを
介して基板上のインナーリードに直接接合する方式であ
る。ワイヤボンディング方式は、集積回路チップをその
主面を上に向けて基板上に実装し、電極パッドと基板上
のインナーリードとを金線等の導体ワイヤで接続する方
式である。
Conventionally, flip-chip or wire bonding methods have been used to mount the integrated circuit chip on the tape BGA package. In the flip-chip method, conductor bumps such as solder and gold are formed on the electrode pads on the main surface of the integrated circuit chip, the main surface of the chip, that is, the surface on which the circuit is formed faces the substrate side, and the electrode pads are connected to the conductor bumps. This is a method of directly bonding to the inner leads on the substrate via The wire bonding method is a method in which an integrated circuit chip is mounted on a substrate with its main surface facing upward, and electrode pads and inner leads on the substrate are connected by a conductor wire such as a gold wire.

【0005】フリップチップ方式は、パッケージを薄型
にするという点において優れているが、インナーリード
と電極パッドとの相対的な位置を正確にしなければなら
ず、これらの設計、及び集積回路チップの実装の位置精
度がシビアになる。更に、電極パッド上の導体バンプ形
成のための工程が必要になる。これに対しワイヤボンデ
ィング方式は、インナーリードと電極パッドを導体ワイ
ヤを介して接続するため、フリップチップ方式に比べそ
の位置精度が緩やかであると共に、バンプ形成工程が不
要であるという利点がある。しかし、ワイヤボンディン
グ方式は、パッケージの薄型化の点においてフリップチ
ップ方式よりも不利である。すなわち、導体ワイヤは、
チップとの接触を避ける為に電極パッド面から一旦上方
に延び、そこから湾曲してインナーリードに至る。パッ
ケージの厚さを決定する樹脂の層は、この導体ワイヤを
完全に覆うように設けなければならず、その結果、パッ
ケージの厚さを、ある範囲以上に薄くすることは困難で
あった。
The flip chip method is excellent in that the package is thin, but the relative positions of the inner lead and the electrode pad must be accurate, and these designs and mounting of the integrated circuit chip are required. The position accuracy of is severe. Furthermore, a process for forming a conductor bump on the electrode pad is required. On the other hand, the wire bonding method has advantages that the inner leads and the electrode pads are connected via the conductor wires, so that the positional accuracy thereof is gentler than that of the flip chip method and the bump forming step is not necessary. However, the wire bonding method is more disadvantageous than the flip chip method in terms of thinning the package. That is, the conductor wire is
In order to avoid contact with the chip, it extends upward from the electrode pad surface and then curves from there to the inner lead. The resin layer that determines the thickness of the package must be provided so as to completely cover the conductor wire, and as a result, it has been difficult to reduce the thickness of the package beyond a certain range.

【0006】更に、テープBGAパッケージにおいて
は、他の高集積化されたチップを搭載するパッケージと
同様に、解決されなければならない問題がある。それ
は、搭載した集積回路チップの放熱性の問題である。チ
ップの高集積化に伴って一層パッケージの放熱性の問題
が重要になってきている。テープBGAにおいて集積回
路チップは、1つの面を絶縁性のポリイミドテープに、
他の面を絶縁性の樹脂によって覆われている。よってチ
ップから発生した熱はこれらを介して外気中に放散され
なければならない。これら絶縁性の素材は、チップを外
部の汚染された環境から守るという面においては優れた
性能を発揮するが、チップの熱を外部に放出するという
面においては良好には機能しない。
Further, in the tape BGA package, there is a problem that needs to be solved, like the package in which other highly integrated chips are mounted. It is a problem of heat dissipation of the integrated circuit chip mounted. With the high integration of chips, the problem of heat dissipation of the package becomes more important. In the tape BGA, the integrated circuit chip has one side of insulating polyimide tape,
The other surface is covered with an insulating resin. Therefore, the heat generated from the chips must be dissipated into the outside air via these. Although these insulating materials have excellent performance in terms of protecting the chip from the outside polluted environment, they do not function well in terms of radiating the heat of the chip to the outside.

【0007】[0007]

【発明が解決しようとする課題】本発明の目的は、ワイ
ヤボンディング方式で集積回路チップを実装するテープ
BGAパッケージにおいてその薄型化を実現することで
ある。
SUMMARY OF THE INVENTION An object of the present invention is to realize a tape BGA package which mounts an integrated circuit chip by a wire bonding method and realizes its thinning.

【0008】本発明の別の目的は、集積回路チップで発
生した熱を外部に効率良く放散する熱抵抗の低いテープ
BGAパッケージを提供することである。
Another object of the present invention is to provide a tape BGA package having a low thermal resistance which efficiently dissipates heat generated in an integrated circuit chip to the outside.

【0009】[0009]

【課題を解決するための手段】本発明は、一面側に複数
の半田バンプを形成した可撓性絶縁基板上に集積回路チ
ップを搭載した半導体装置に関するものである。本発明
の半導体装置は、集積回路チップを搭載する位置の少な
くとも一部に開口を形成した可撓性絶縁基板上に補強板
を有している。補強板は基本的には、パッケージとして
の十分な強度を持たない可撓性絶縁基板を補強するため
のものである。集積回路チップは、その電極パッドを備
えた面を補強板側にしてこの補強板上に搭載される。補
強板の電極パッドに対応する位置には、開口が形成され
る。この開口を通して可撓性絶縁基板の開口側から電極
パッドが臨め、電極パッドと可撓性絶縁基板上の導体パ
ターンにおけるインナーリードが空間的に連通される。
電極パッドとインナーリードとは、この開口を介して導
体ワイヤにより電気的に接続される。少なくともこの導
体ワイヤを覆って樹脂が封止される。
SUMMARY OF THE INVENTION The present invention relates to a semiconductor device having an integrated circuit chip mounted on a flexible insulating substrate having a plurality of solder bumps formed on one surface side. The semiconductor device of the present invention has a reinforcing plate on a flexible insulating substrate having an opening formed in at least a part of a position where an integrated circuit chip is mounted. The reinforcing plate is basically for reinforcing a flexible insulating substrate that does not have sufficient strength as a package. The integrated circuit chip is mounted on the reinforcing plate with the surface provided with the electrode pad facing the reinforcing plate. An opening is formed in the reinforcing plate at a position corresponding to the electrode pad. The electrode pad faces the opening side of the flexible insulating substrate through this opening, and the electrode pad and the inner lead in the conductor pattern on the flexible insulating substrate are spatially connected to each other.
The electrode pad and the inner lead are electrically connected by a conductor wire through this opening. A resin is sealed so as to cover at least this conductor wire.

【0010】上記集積回路チップの電極パッドは補強板
側に向けられ、電極パッドから延びる導体ワイヤは補強
板の開口から反対側の可撓性絶縁基板へ至り、インナー
リードに接続される。このため導体ワイヤは集積回路チ
ップよりも上方に飛び出ることがなく、従って集積回路
チップ実装側の樹脂の層を薄くすることができる。
The electrode pad of the integrated circuit chip is directed to the reinforcing plate side, and the conductor wire extending from the electrode pad reaches the flexible insulating substrate on the opposite side from the opening of the reinforcing plate and is connected to the inner lead. Therefore, the conductor wire does not protrude above the integrated circuit chip, so that the resin layer on the integrated circuit chip mounting side can be thinned.

【0011】可撓性絶縁基板に形成される導体パターン
は、半田バンプを形成する面に形成しても、またそれと
は反対側の面に形成しても良い。半田バンプの面と反対
側の面に導体パターンを形成する場合には、半田バンプ
と導体パターンのアウターリードとを可撓性絶縁基板に
形成したビアホールを介して電気的に接続する。さらに
インナーリードが可撓性絶縁基板の上に設けた補強板に
よって覆われないように、補強板の開口内にインナーリ
ードを延出させるか、又は可撓性絶縁基板の開口縁を延
出させるかする必要がある。
The conductor pattern formed on the flexible insulating substrate may be formed on the surface on which the solder bumps are formed, or on the surface opposite to the surface. When the conductor pattern is formed on the surface opposite to the surface of the solder bump, the solder bump and the outer lead of the conductor pattern are electrically connected to each other through a via hole formed in the flexible insulating substrate. Further, the inner lead is extended into the opening of the reinforcing plate or the opening edge of the flexible insulating substrate is extended so that the inner lead is not covered by the reinforcing plate provided on the flexible insulating substrate. You need to do it.

【0012】導体パターンを可撓性絶縁基板の半田バン
プを形成する面に形成した場合には、導体ワイヤが基板
面より半田バンプ側に幾らか飛び出る。導体ワイヤを覆
う樹脂の層は、更に半田バンプ側に膨らむ。半田バンプ
のピッチを小さくしてパッケージの実装ピン数を上げる
ために、半田バンプの径を小さくする必要がある。樹脂
層の半田バンプ側の膨らみはこの妨げとなる。
When the conductor pattern is formed on the surface of the flexible insulating substrate on which the solder bumps are to be formed, the conductor wires are somewhat protruded from the substrate surface toward the solder bumps. The resin layer covering the conductor wires further bulges toward the solder bumps. In order to reduce the solder bump pitch and increase the number of package mounting pins, it is necessary to reduce the solder bump diameter. The bulge on the solder bump side of the resin layer prevents this.

【0013】このため本発明は、補強板の集積回路チッ
プを搭載した領域及びその周囲を、可撓性絶縁基板の側
と反対側に窪ませ、可撓性絶縁基板をこの窪みに沿わせ
て配置することによって、インナーリードの位置を可撓
性絶縁基板の面よりも補強板側へ位置させるよう構成す
ることができる。
Therefore, according to the present invention, the region of the reinforcing plate on which the integrated circuit chip is mounted and its periphery are recessed on the side opposite to the side of the flexible insulating substrate, and the flexible insulating substrate is arranged along this recess. By arranging them, the position of the inner lead can be arranged closer to the reinforcing plate than the surface of the flexible insulating substrate.

【0014】本発明の構成では、補強板に形成した開口
によって、集積回路チップ下の補強板の領域は、他の補
強板の領域と幾つかのブリッジを介して連続している。
集積回路チップの熱は、それが接している補強板の領域
から上記ブリッジを通って、周囲の補強板の領域に至り
発散される。補強板は一定の強度を得るため及び集積回
路チップの熱を効率良く外部へ放出するために熱伝導率
の高い金属、例えば銅とすることが好ましい。放熱効率
をよくするために、補強板及び集積回路チップの上にさ
らにヒートシンクを設けることが可能である。
In the structure of the present invention, the area of the reinforcing plate under the integrated circuit chip is continuous with the area of the other reinforcing plate through some bridges due to the opening formed in the reinforcing plate.
The heat of the integrated circuit chip is dissipated from the area of the reinforcing plate to which it is in contact, through the bridge, to the area of the surrounding reinforcing plate. The reinforcing plate is preferably made of a metal having a high thermal conductivity, such as copper, in order to obtain a certain strength and to efficiently radiate the heat of the integrated circuit chip to the outside. It is possible to further provide a heat sink on the reinforcing plate and the integrated circuit chip in order to improve heat dissipation efficiency.

【0015】本発明はまた、可撓性絶縁基板に形成され
る半田バンプのうちのいくつかを、上記補強板に対し熱
的に接続した放熱構造を採ることができる。上記補強板
に集積回路チップから伝わってきた熱は、この半田バン
プを通して本パッケージが実装される基板上の導体パタ
ーンに放散される。放熱用に選択される半田バンプは、
集積回路チップの電源用に用いられるもの、すなわち電
源電位又は接地電位の供給用とすることができる。この
場合、補強板は電源又は接地電位と同電位に保たれ、イ
ンピーダンス整合が図られる。
The present invention can also adopt a heat dissipation structure in which some of the solder bumps formed on the flexible insulating substrate are thermally connected to the reinforcing plate. The heat transmitted from the integrated circuit chip to the reinforcing plate is dissipated through the solder bumps to the conductor pattern on the substrate on which the package is mounted. The solder bumps selected for heat dissipation are
It can be used for the power supply of the integrated circuit chip, that is, for supplying the power supply potential or the ground potential. In this case, the reinforcing plate is kept at the same potential as the power source or the ground potential to achieve impedance matching.

【0016】本発明はまた、上記補強板に代えてヒート
シンクを上記可撓性絶縁基板上に設けた構成とすること
ができる。ヒートシンクの可撓性絶縁基板に向けられる
側の面には、凹部が形成される。この凹部内に、集積回
路チップを収容すると共に、可撓性絶縁基板のインナー
リードを形成した領域を位置させる。この場合に上記ヒ
ートシンクを金属薄板で構成することができる。
The present invention can also be configured such that a heat sink is provided on the flexible insulating substrate instead of the reinforcing plate. A recess is formed on the surface of the heat sink facing the flexible insulating substrate. In the recess, the integrated circuit chip is housed and the region of the flexible insulating substrate where the inner leads are formed is located. In this case, the heat sink can be made of a thin metal plate.

【0017】さらに本発明においては、集積回路チップ
を可撓性絶縁基板に形成した開口側から補強板面に固定
する構成を採ることが可能である。集積回路チップは、
補強板に対し可撓性絶縁基板を設けた側と同じ側に位置
する。従って導体ワイヤによって電気的に接続される集
積回路チップの電極パッドと導体パターンのインナーリ
ードとは、補強板に対して同じ側に位置する。そのため
導体ワイヤは、補強板の開口の一方側から他方側に抜け
るのではなく、電極パッドから延び開口内で湾曲させら
れて元の方向に戻り、インナーリードに接続される。こ
の場合に、集積回路チップを本パッケージが実装される
基板の導体パターンに対し熱的に接続する構成を採るこ
とができる。集積回路チップの熱は、直接実装基板側へ
放熱され、パッケージの放熱性が極めて良好になる。
Further, in the present invention, it is possible to adopt a structure in which the integrated circuit chip is fixed to the reinforcing plate surface from the opening side formed in the flexible insulating substrate. Integrated circuit chips
It is located on the same side as the side on which the flexible insulating substrate is provided with respect to the reinforcing plate. Therefore, the electrode pad of the integrated circuit chip and the inner lead of the conductor pattern, which are electrically connected by the conductor wire, are located on the same side with respect to the reinforcing plate. Therefore, the conductor wire does not come out from one side to the other side of the opening of the reinforcing plate, but extends from the electrode pad, is curved in the opening and returns to the original direction, and is connected to the inner lead. In this case, the integrated circuit chip can be thermally connected to the conductor pattern of the substrate on which the package is mounted. The heat of the integrated circuit chip is directly radiated to the mounting substrate side, and the heat radiation of the package becomes extremely good.

【0018】[0018]

【発明の実施の形態】以下、本発明の実施形態を図面を
参照しつつ説明する。図1〜図4に本発明を適用した2
56ピン対応のテープBGAパッケージを示す。半導体
装置1は、方形のパッケージの中央に半導体集積回路チ
ップ2を搭載する。図1はこのパッケージの一部を切欠
いて示す実装面側から見た斜視図、図2はその断面図で
ある。本半導体装置1は、ポリイミドからなる可撓性絶
縁基板3の層を有する。可撓性絶縁基板3は、その中央
に集積回路チップ2の外形よりも一回り大きいサイズの
開口3aを有している。また可撓性絶縁基板3の下面側
には、導体パターン4が印刷されている。この様子は装
置を下側から見た分解斜視図である図4に、簡略化され
た状態で最も良く表されている。多くの導体パターン4
の一端は、中央の開口3aに向かって延びている。導体
パターンのこの内側の端部をインナーリード4aと呼
ぶ。各インナーリード4aは、搭載される集積回路チッ
プ2の各電極パッド2aと導体ワイヤ6を介して電気的
に接続される。導体パターン4の他端は、可撓性絶縁基
板3の下面に形成される半田バンプ5の位置に延びてい
る。導体パターンのこの外側の端部をアウターリード4
bと呼ぶ。アウターリード4bには、製造段階の最後の
工程で半田バンプ5が接合される。可撓性絶縁基板3の
下面には、インナーリード4aとアウターリード4bを
露出して、半田レジストの層7が形成され、導体パター
ン4が覆われる。
BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below with reference to the drawings. 1 to 4 in which the present invention is applied
The tape BGA package corresponding to 56 pins is shown. The semiconductor device 1 has a semiconductor integrated circuit chip 2 mounted in the center of a rectangular package. FIG. 1 is a perspective view seen from the mounting surface side showing a part of the package in a cutaway state, and FIG. 2 is a sectional view thereof. The semiconductor device 1 has a layer of a flexible insulating substrate 3 made of polyimide. The flexible insulating substrate 3 has an opening 3a at the center thereof which is slightly larger than the outer shape of the integrated circuit chip 2. A conductor pattern 4 is printed on the lower surface side of the flexible insulating substrate 3. This situation is best represented in a simplified state in FIG. 4, which is an exploded perspective view of the device seen from below. Many conductor patterns 4
Has one end extending toward the central opening 3a. This inner end of the conductor pattern is called an inner lead 4a. Each inner lead 4a is electrically connected to each electrode pad 2a of the integrated circuit chip 2 to be mounted via a conductor wire 6. The other end of the conductor pattern 4 extends to the position of the solder bump 5 formed on the lower surface of the flexible insulating substrate 3. Connect the outer end of the conductor pattern to the outer lead 4
Called b. The solder bumps 5 are joined to the outer leads 4b in the final step of the manufacturing stage. On the lower surface of the flexible insulating substrate 3, the inner lead 4a and the outer lead 4b are exposed, a layer 7 of solder resist is formed, and the conductor pattern 4 is covered.

【0019】可撓性絶縁基板3の上面には、接着剤の層
8を介して補強板9が接着される。一つの実施例では、
厚さ約0.1mmのポリイミドのフィルム上に、補強板とし
ての厚さ約0.125mmの銅板を約0.05mmの接着剤層を介し
て重ねた。補強板9には、4つの開口9aが形成され、
これら開口9aによって補強板9の中央には、島が形成
される。以下、この島の部分をダイパッド9bと呼ぶ。
集積回路チップ2はダイパッド9bに、その主面を下向
きにして搭載される。集積回路チップ2は銀ペースト又
は伝熱性接着剤10を介してダイパッド9b上に固定さ
れる。ここで、ダイパッド9bは、集積回路チップ2の
外形よりも一回り小さい寸法を有する。すなわち、集積
回路チップ2をダイパッド9bに搭載した状態で、ダイ
パッド9bの外縁は、集積回路チップ2の主面の周辺部
に形成した電極パッド2aの内側に位置する。そのた
め、集積回路チップ2を搭載した補強板9を下側から見
ると、開口9aより電極パッド2aが臨める。
A reinforcing plate 9 is adhered to the upper surface of the flexible insulating substrate 3 via an adhesive layer 8. In one embodiment,
On a polyimide film having a thickness of about 0.1 mm, a copper plate having a thickness of about 0.125 mm as a reinforcing plate was laminated with an adhesive layer of about 0.05 mm interposed therebetween. The reinforcing plate 9 is formed with four openings 9a,
An island is formed in the center of the reinforcing plate 9 by these openings 9a. Hereinafter, this island portion is referred to as a die pad 9b.
The integrated circuit chip 2 is mounted on the die pad 9b with its main surface facing downward. The integrated circuit chip 2 is fixed on the die pad 9b via a silver paste or a heat conductive adhesive 10. Here, the die pad 9b has a size slightly smaller than the outer shape of the integrated circuit chip 2. That is, with the integrated circuit chip 2 mounted on the die pad 9b, the outer edge of the die pad 9b is located inside the electrode pad 2a formed on the peripheral portion of the main surface of the integrated circuit chip 2. Therefore, when the reinforcing plate 9 on which the integrated circuit chip 2 is mounted is viewed from below, the electrode pad 2a can be seen from the opening 9a.

【0020】このダイパッド9bの部分と周囲の補強板
9dの部分とは、4本のブリッジ9cによって繋がって
いる。ブリッジ9cは、パッケージングの製造におけ
る、集積回路チップの固定及び支持という役割とともに
次の2つの働きを持つという意味で重要である。第一
に、ブリッジ9cは、周囲の補強板9dに対しダイパッ
ド9bを支持する構造的な機能を果たす。ブリッジ9c
によって周囲の補強板9dとダイパッド9bが一体的に
されていなければ、ダイパッド9b上に搭載された集積
回路チップ2は樹脂層11に支持されるだけの不安定な
状態になり、導体ワイヤ6の断線やパッケージにひび割
れが生じるおそれがある。第二に、ブリッジ9cは、集
積回路チップ2から発生した熱を周囲の補強板9d上に
逃がす機能を果たす。集積回路チップ2の熱は、ダイパ
ッド9bに伝わり、4本のブリッジ9cから補強板9d
に至る。ダイパッド9bと周囲の補強板9dとの間の熱
抵抗は、ブリッジ9cの長さ及び断面積に比例する。熱
抵抗を低くするためには、できるだけブリッジ9cの長
さを短くし、断面積を広くするのが良い。しかしブリッ
ジの寸法は、開口9aの大きさによって必然的に決定さ
れる。開口9aの大きさは、導体ワイヤ6のボンディン
グに支障のない広さが必要であり一定の制限がある。一
つの実施例では、各ブリッジを、長さ約3mm、厚さ約0.2
5mm、太いところの幅約0.7mm、細いところの幅約0.2mm
で成型した。
The portion of the die pad 9b and the surrounding portion of the reinforcing plate 9d are connected by four bridges 9c. The bridge 9c is important in the sense of having the following two functions in addition to the role of fixing and supporting the integrated circuit chip in the manufacturing of packaging. First, the bridge 9c has a structural function of supporting the die pad 9b with respect to the surrounding reinforcing plate 9d. Bridge 9c
If the surrounding reinforcing plate 9d and the die pad 9b are not integrated with each other, the integrated circuit chip 2 mounted on the die pad 9b is in an unstable state of being supported by the resin layer 11, and the conductor wire 6 There is a risk of disconnection and cracking of the package. Secondly, the bridge 9c has a function of releasing heat generated from the integrated circuit chip 2 onto the surrounding reinforcing plate 9d. The heat of the integrated circuit chip 2 is transmitted to the die pad 9b and the four bridges 9c to the reinforcing plate 9d.
Leading to. The thermal resistance between the die pad 9b and the surrounding reinforcing plate 9d is proportional to the length and cross-sectional area of the bridge 9c. In order to reduce the thermal resistance, it is preferable to make the length of the bridge 9c as short as possible and widen the cross-sectional area. However, the size of the bridge is necessarily determined by the size of the opening 9a. The size of the opening 9a needs to be wide enough not to hinder the bonding of the conductor wire 6 and has a certain limitation. In one embodiment, each bridge is approximately 3 mm long and approximately 0.2 mm thick.
5mm, width 0.7mm in thick area, width 0.2mm in narrow area
Molded in.

【0021】可撓性絶縁基板3と補強板9を接着し、集
積回路チップ2をダイパッド9bに搭載した状態で、集
積回路チップの電極パッド2aと可撓性絶縁基板3のイ
ンナーリード4aとは、導体ワイヤ6を介して電気的に
接続される。ワイヤボンディングは、半導体装置1の裏
側を上向きにして行われる。本発明において導体ワイヤ
6の電極パッド2aからの引き出し角は、従来の半導体
装置における引き出し角に比べて緩やかである。本実施
例では、集積回路チップ2が、可撓性絶縁基板3及び補
強板9を挟んでインナーリードが形成されている面と反
対側に位置することによって、インナーリードが形成さ
れる面を電極パッドから上方に十分に離して形成するこ
とができる。導体ワイヤの引き出し角が急であるとその
一部がチップの角に接触する恐れがある。このような問
題は導体ワイヤの断線や半導体装置の動作不良を引き起
こす。本発明においては導体ワイヤのこのような問題を
引き起こす可能性が殆ど無い。本実施形態において導体
ワイヤ6は、図3に示すように、電極パッド2aからほ
ぼ垂直に引き出され、その上方で湾曲されてインナーリ
ード4aに至る。一つの実施例では、可撓性絶縁基板3
の下面からの導体ワイヤ6の突出量を約0.1mmに抑えら
れた。
In a state where the flexible insulating substrate 3 and the reinforcing plate 9 are adhered and the integrated circuit chip 2 is mounted on the die pad 9b, the electrode pad 2a of the integrated circuit chip and the inner lead 4a of the flexible insulating substrate 3 are , And are electrically connected via the conductor wire 6. The wire bonding is performed with the back side of the semiconductor device 1 facing upward. In the present invention, the lead angle of the conductor wire 6 from the electrode pad 2a is gentler than the lead angle of a conventional semiconductor device. In this embodiment, the integrated circuit chip 2 is located on the side opposite to the surface on which the inner leads are formed with the flexible insulating substrate 3 and the reinforcing plate 9 interposed therebetween, and thus the surface on which the inner leads are formed is formed into an electrode. It can be formed sufficiently away from the pad. If the lead-out angle of the conductor wire is steep, a part of it may come into contact with the corner of the chip. Such a problem causes disconnection of the conductor wire and malfunction of the semiconductor device. The present invention is unlikely to cause such problems with conductor wires. In the present embodiment, as shown in FIG. 3, the conductor wire 6 is pulled out substantially vertically from the electrode pad 2a and is curved above it to reach the inner lead 4a. In one embodiment, the flexible insulating substrate 3
The protruding amount of the conductor wire 6 from the lower surface of the was suppressed to about 0.1 mm.

【0022】集積回路チップ2から引き出された導体ワ
イヤ6は、樹脂11をその上からポッティングすること
により封止される。樹脂11は、半導体装置1の裏側か
ら可撓性絶縁基板3の開口3aに向けてポッティングさ
れる。樹脂11によって、電極パッド2a、導体ワイヤ
6及びインナーリード4aは封止され、外部の汚染され
た環境から保護される。汚染に対する保護の目的では、
必ずしもダイパッド9bの裏面側を樹脂で覆う必要はな
いが、樹脂封止の工程を容易にし、またパッケージの強
度を高めるためには好適な方法である。しかし、製造上
及び強度上の問題が深刻でないならば、ダイパッド9b
の裏面側を露出するようにポッティングを行えば、集積
回路チップ2の放熱性が更に向上する。一つの実施例で
は、可撓性絶縁基板3の裏面からの樹脂11の突出量
は、約0.3mmに抑えられた。このため0.6〜0.7mm径程度
の半田バンプを用いても、外部基板12と樹脂11の面
との間に十分なクリアランスが得られた。0.7mm径の半
田バンプを含んだ半導体装置1の高さは、約0.335mmに
押さえることができた。なお、樹脂は量産性の点からは
トランスファーモールド法により封止されることが好ま
しく、本発明においてもこの方法で樹脂封止を行うこと
に技術上の問題はない。
The conductor wire 6 drawn out from the integrated circuit chip 2 is sealed by potting the resin 11 from above. The resin 11 is potted from the back side of the semiconductor device 1 toward the opening 3 a of the flexible insulating substrate 3. The resin 11 seals the electrode pads 2a, the conductor wires 6, and the inner leads 4a, and protects them from the externally contaminated environment. For the purpose of protection against pollution,
Although it is not always necessary to cover the back surface side of the die pad 9b with a resin, this is a suitable method for facilitating the resin sealing process and increasing the strength of the package. However, if the manufacturing and strength problems are not serious, the die pad 9b
If the potting is performed so as to expose the back surface side of the integrated circuit chip 2, the heat dissipation of the integrated circuit chip 2 is further improved. In one example, the protrusion amount of the resin 11 from the back surface of the flexible insulating substrate 3 was suppressed to about 0.3 mm. Therefore, even if solder bumps having a diameter of about 0.6 to 0.7 mm were used, sufficient clearance was obtained between the external substrate 12 and the surface of the resin 11. The height of the semiconductor device 1 including the solder bumps having a diameter of 0.7 mm could be suppressed to about 0.335 mm. It should be noted that the resin is preferably sealed by a transfer molding method from the viewpoint of mass productivity, and in the present invention, there is no technical problem in sealing the resin by this method.

【0023】一方、集積回路チップ2の裏面側、すなわ
ちパッケージの表側は樹脂で封止されることなく、露出
している。集積回路チップ2を補強板9側に向けて実装
する本発明の構造においては、集積回路チップ2の主面
に形成される回路は、補強板9のダイパッド9bによっ
て覆われ保護されている。集積回路チップ2の裏面側
は、フリップチップ方式の場合と同様に、それ自体絶縁
層として集積回路チップ2の主面側に形成された回路を
保護すると共に、一定の外力に対する物理的な保護層と
しても働く。従って、集積回路チップ2の裏面側を樹脂
で封止する必要が必ずしも無い。むしろ集積回路チップ
2の放熱性を良くする上では、集積回路チップの一面を
露出させることができる本発明の構成は、極めて好適で
ある。
On the other hand, the back surface side of the integrated circuit chip 2, that is, the front side of the package is exposed without being sealed with resin. In the structure of the present invention in which the integrated circuit chip 2 is mounted toward the reinforcing plate 9, the circuit formed on the main surface of the integrated circuit chip 2 is covered and protected by the die pad 9b of the reinforcing plate 9. The back surface side of the integrated circuit chip 2 protects the circuit formed on the main surface side of the integrated circuit chip 2 as an insulating layer by itself and a physical protection layer against a constant external force, as in the case of the flip chip method. Also works as. Therefore, it is not always necessary to seal the back surface side of the integrated circuit chip 2 with resin. On the contrary, in order to improve the heat dissipation of the integrated circuit chip 2, the structure of the present invention in which one surface of the integrated circuit chip can be exposed is extremely suitable.

【0024】集積回路チップ2から発生する熱の一部
は、その露出された裏面側から空気中に放熱される。他
の熱は、集積回路チップ2を搭載したダイパッド9bか
らブリッジ9cを通って周囲の補強板9dに放熱され
る。本発明のこのような構造によって、集積回路チップ
及び周囲の接続回路を外部の汚染された環境から保護し
つつも、効率的なチップの放熱が実現される。
Part of the heat generated from the integrated circuit chip 2 is radiated into the air from the exposed back surface side. Other heat is radiated from the die pad 9b on which the integrated circuit chip 2 is mounted to the surrounding reinforcing plate 9d through the bridge 9c. With such a structure of the present invention, efficient heat dissipation of the chip is realized while protecting the integrated circuit chip and the surrounding connection circuits from the external polluted environment.

【0025】次に本発明のもう一つの放熱構造について
説明する。可撓性絶縁基板3の下面に形成される半田バ
ンプ5は、本来集積回路チップ2内の回路を外部基板に
電気的に接続し、チップへの電力の供給及び信号の受け
渡しをするためのものである。本発明において一部の半
田バンプは、集積回路チップ2の熱を外部基板上に放散
するために機能する。先の実施形態において、半導体装
置1の四隅の幾つかの半田バンプ5aは、放熱用のもの
である。図1においてこれらの半田バンプ5aに斜線を
付して電気接続用のものと区別した。
Next, another heat dissipation structure of the present invention will be described. The solder bumps 5 formed on the lower surface of the flexible insulating substrate 3 originally serve to electrically connect the circuits in the integrated circuit chip 2 to an external substrate, and to supply power and signals to the chip. Is. In the present invention, some solder bumps function to dissipate the heat of the integrated circuit chip 2 onto the external substrate. In the above embodiment, some of the solder bumps 5a at the four corners of the semiconductor device 1 are for heat dissipation. In FIG. 1, these solder bumps 5a are shaded to distinguish them from those for electrical connection.

【0026】放熱用の半田バンプ5aは、図2及び図3
で明らかなように、その基部が補強板9の裏面に直接接
している。すなわち、電気接続用の半田バンプ5の場合
と異なり、製造段階で半田バンプ5aの位置の可撓性絶
縁基板3の面にはビア3bが形成され、このビア3bの
位置のアウターリード4bと接着層7は除去される。こ
こに、半田バンプ5aを形成する。実施例では、接地電
位供給用の半田バンプを放熱用として補強板9に接触さ
せた。放熱用の半田バンプ5aは、半導体装置1が実装
される外部基板12上の回路パターンのランド13に、
他の半田バンプ5と同様にはんだ付けされる。集積回路
チップ2からブリッジ9cを伝わって補強板9の周囲部
分9dに至った熱は、その一部がその表面から空気中に
放散されると共に、他の一部はこの放熱用の半田バンプ
5aから外部基板11の回路パターンに放散される。
The solder bumps 5a for heat dissipation are shown in FIGS.
As is clear from the above, the base portion directly contacts the back surface of the reinforcing plate 9. That is, unlike the case of the solder bump 5 for electrical connection, the via 3b is formed on the surface of the flexible insulating substrate 3 at the position of the solder bump 5a at the manufacturing stage, and is bonded to the outer lead 4b at the position of this via 3b. Layer 7 is removed. The solder bumps 5a are formed here. In the example, the solder bumps for supplying the ground potential were brought into contact with the reinforcing plate 9 for heat dissipation. The solder bumps 5a for heat dissipation are provided on the land 13 of the circuit pattern on the external substrate 12 on which the semiconductor device 1 is mounted.
It is soldered like other solder bumps 5. The heat that has reached the peripheral portion 9d of the reinforcing plate 9 from the integrated circuit chip 2 through the bridge 9c is partially dissipated from the surface into the air, and the other portion is the heat-dissipating solder bumps 5a. To the circuit pattern of the external substrate 11.

【0027】実施例では、半導体装置1の四隅に位置す
る半田バンプを放熱用のものとした。この実施例に示さ
れた形状の半導体装置においては、四隅付近の半田バン
プは、半田リフロー時や環境変化によるパッケージの反
りや歪みによって、外部基板側との接続が良好に行われ
なくなる確率が最も高い。従って、この部分に信号接続
用の半田バンプを配置することはできるだけ避けた方が
好ましい。放熱用の半田バンプは、仮にその幾つかが外
部基板側と良好に接続されなくても、半導体装置の機能
に重大な影響を与えることはない。従って実施例のよう
な放熱用半田バンプ5aの配列は、一つの好適な態様で
ある。しかしながら、放熱用の半田バンプを他の位置に
配置することに技術的な問題はない。
In the embodiment, the solder bumps located at the four corners of the semiconductor device 1 are used for heat dissipation. In the semiconductor device having the shape shown in this embodiment, the solder bumps near the four corners have the highest probability that the connection with the external substrate side cannot be satisfactorily performed due to the warp or distortion of the package due to the solder reflow or the environmental change. high. Therefore, it is preferable to avoid placing solder bumps for signal connection in this portion as much as possible. Even if some of the heat-dissipating solder bumps are not well connected to the external substrate side, they do not seriously affect the function of the semiconductor device. Therefore, the arrangement of the heat-dissipating solder bumps 5a as in the embodiment is one preferable mode. However, there is no technical problem in disposing the solder bumps for heat dissipation in other positions.

【0028】次に上記半導体装置の製造工程について述
べる。可撓性絶縁基板はTABテープの形で与えられ
る。可撓性絶縁基板の中央に開口が形成され、放熱用の
半田バンプが形成される位置に対応して四隅に各6個の
ビアが開けられる。開口及びビアの形成は、金型による
打ち抜きが好適である。穴開け加工された可撓性絶縁基
板の一面には成膜、写真製版の工程によって導体パター
ンが形成される。ビアの上のパターンは、初めから形成
しないか、又はエッチングで後から除去する。そして可
撓性絶縁基板の導体パターンを形成した面に、インナー
リードの領域を露出して、半田レジストが塗布される。
アウターリードの上の半田レジストは、エッチングによ
り除去される。別の工程で銅板に穴開けを行い補強板を
形成する。可撓性絶縁基板の導体パターンを形成した面
とは反対の面に接着剤を塗布し、この上に補強板を接着
する。このときに補強板の開口外縁と、可撓性絶縁基板
の開口の外縁が一致するように両者は重ね合わされる。
Next, the manufacturing process of the semiconductor device will be described. The flexible insulating substrate is provided in the form of TAB tape. An opening is formed in the center of the flexible insulating substrate, and six vias are formed in each of the four corners corresponding to the positions where the solder bumps for heat dissipation are formed. Punching with a die is suitable for forming the opening and the via. A conductor pattern is formed on one surface of the perforated flexible insulating substrate by film formation and photolithography. The pattern above the via is either not initially formed or is etched away later. Then, a solder resist is applied to the surface of the flexible insulating substrate on which the conductor pattern is formed, exposing the regions of the inner leads.
The solder resist on the outer leads is removed by etching. The copper plate is perforated in another step to form a reinforcing plate. An adhesive is applied to the surface of the flexible insulating substrate opposite to the surface on which the conductor pattern is formed, and the reinforcing plate is adhered onto this. At this time, the reinforcing plate and the flexible insulating substrate are overlapped so that the outer edge of the opening and the outer edge of the opening of the flexible insulating substrate coincide with each other.

【0029】可撓性絶縁基板の四隅のビアから覗く接着
剤の層をエッチングにより除去する。これによってこれ
らのビア内に補強板の裏面が露出する。もっとも、除去
される接着剤の層の部分を初めから形成しない、すなわ
ちこの部分を避けて接着剤層を形成する方法を採ること
もできる。この場合は上記除去のための工程が省略され
る。集積回路チップを、それよりも一回り小さい補強板
のダイパッドの上に、その主面が下向きになるように実
装する。集積回路チップは、銀ペースト又は伝熱性接着
剤によりダイパッドに固着される。半導体装置を反転
し、電極パッドとインナーリードが上方から見下ろせる
ようにして、両者のワイヤボンディングを行う。そし
て、電極パッド、導体ワイヤ、インナーリードが完全に
覆われるように、可撓性絶縁基板の開口に樹脂をポッテ
ィングする。
The layer of adhesive seen through the vias at the four corners of the flexible insulating substrate is removed by etching. This exposes the back surface of the reinforcing plate in these vias. However, it is also possible to adopt a method in which the part of the adhesive layer to be removed is not formed from the beginning, that is, this part is avoided to form the adhesive layer. In this case, the removal process is omitted. The integrated circuit chip is mounted on the die pad of the reinforcing plate, which is slightly smaller than the integrated circuit chip, with its main surface facing downward. The integrated circuit chip is fixed to the die pad by silver paste or heat conductive adhesive. The semiconductor device is turned over so that the electrode pad and the inner lead can be looked down from above, and wire bonding of both is performed. Then, resin is potted in the opening of the flexible insulating substrate so that the electrode pad, the conductor wire, and the inner lead are completely covered.

【0030】上記可撓性絶縁基板の各アウターリード及
び各ビアの位置に、半田バンプを形成する。半田バンプ
の形成は、予め作っておいた半田ボールを移載し溶融す
る方法、クリーム半田を印刷、リフローしバンプにする
方法などを用いることができる。外部基板上のランドに
半田バンプを載置し、一括リフローにより接合する一般
的な方法で、半導体装置を外部基板上に実装する。
Solder bumps are formed at the positions of the outer leads and the vias of the flexible insulating substrate. The solder bumps can be formed by a method of transferring and melting a solder ball that has been prepared in advance, a method of printing cream solder, and a method of reflowing to form bumps. A semiconductor device is mounted on an external substrate by a general method of placing solder bumps on lands on the external substrate and joining them by collective reflow.

【0031】図5は、上記半導体装置上にヒートシンク
を設けた本発明の第2の実施形態を示している。図にお
いて半導体装置1の構成は、先の実施形態で示した半導
体装置と全く同じである。本実施形態においては、集積
回路チップの放熱をより効率的に行うために、半導体装
置1上にヒートシンク14を備えている。ヒートシンク
14は、その中央で集積回路チップ2の裏面に、熱伝導
性の接着剤を介して接着されると共に、補強板9に対し
ては中間部材15を介して熱的に接続される。中間部材
15は、半導体装置1の周囲の高さを集積回路チップ2
の高さ位置と合わせて、平坦な底面を有するヒートシン
ク14を半導体装置上に実装できるようにするためのも
のである。中間部材15は、補強板9及びヒートシンク
14に対し熱伝導性の接着剤で接着される。中間部材1
5として厚さ0.1〜0.3mm程度のポリイミドを用いること
ができる。
FIG. 5 shows a second embodiment of the present invention in which a heat sink is provided on the above semiconductor device. In the figure, the configuration of the semiconductor device 1 is exactly the same as the semiconductor device shown in the previous embodiment. In this embodiment, a heat sink 14 is provided on the semiconductor device 1 in order to more efficiently dissipate heat from the integrated circuit chip. The heat sink 14 is bonded at its center to the back surface of the integrated circuit chip 2 via a heat conductive adhesive, and is also thermally connected to the reinforcing plate 9 via an intermediate member 15. The intermediate member 15 has a height around the semiconductor device 1 which is equal to that of the integrated circuit chip 2.
This is to allow the heat sink 14 having a flat bottom surface to be mounted on the semiconductor device in accordance with the height position. The intermediate member 15 is bonded to the reinforcing plate 9 and the heat sink 14 with a heat conductive adhesive. Intermediate member 1
As polyimide 5, polyimide having a thickness of about 0.1 to 0.3 mm can be used.

【0032】図6〜図8は本発明の第3の実施形態を示
している。本発明が先の2つの実施例から大きく異なる
点は、集積回路チップ2をダイパッド9bに対し、下側
から、すなわち可撓性絶縁基板の開口3a側から、実装
している点である。従って、集積回路チップ2の主面は
上向きになり、補強板9の開口9aからは電極パッド2
aが見下ろせる。更に、先の実施例と異なり、導体パタ
ーン4は可撓性絶縁基板3の上面側に形成されている。
そして導体パターンのインナーリード4aが補強板9で
覆われないように、補強板の開口9aを先の実施例より
も大きく形成している。これによりインナーリード4a
は開口9aから臨めるようになり、電極パッド2aとの
接続が可能となる。本実施形態においては、上述のよう
に電極パッド2a及びインナーリード4aは上向きであ
り、パッケージの上面側からワイヤボンディングが実施
される。先の実施形態では導体ワイヤ6は、電極パッド
2aから補強板の開口9aの反対側にあるインナーリー
ド4aに接続される構成であった。本実施形態において
導体ワイヤ6は、電極パッド2aから延び開口9a内で
湾曲させられて元の方向に戻り、インナーリード4aに
接続される。この例で、電極パッド2aとインナーリー
ド4aは同じ高さ位置にある。従って電極パッド2aか
らの導体ワイヤ6の引き出し角は十分確保でき、チップ
への接触はない。なお、半田バンプ5とアウターリード
4bとは、可撓性絶縁基板3に形成したビアを介して接
続される。集積回路チップ2を補強板に対し、可撓性絶
縁基板3を設けた側と同じ側に設けた本実施例の構造
は、パッケージの薄型化を図る上で極めて有効な構造で
ある。
6 to 8 show a third embodiment of the present invention. The major difference of the present invention from the previous two embodiments is that the integrated circuit chip 2 is mounted on the die pad 9b from below, that is, from the opening 3a side of the flexible insulating substrate. Therefore, the main surface of the integrated circuit chip 2 faces upward, and the electrode pad 2 passes through the opening 9a of the reinforcing plate 9.
a can look down. Further, unlike the previous embodiment, the conductor pattern 4 is formed on the upper surface side of the flexible insulating substrate 3.
The opening 9a of the reinforcing plate is formed larger than that in the previous embodiment so that the inner lead 4a of the conductor pattern is not covered with the reinforcing plate 9. As a result, the inner lead 4a
Can be exposed through the opening 9a and can be connected to the electrode pad 2a. In the present embodiment, the electrode pads 2a and the inner leads 4a face upward as described above, and wire bonding is performed from the upper surface side of the package. In the previous embodiment, the conductor wire 6 was connected from the electrode pad 2a to the inner lead 4a on the opposite side of the opening 9a of the reinforcing plate. In the present embodiment, the conductor wire 6 extends from the electrode pad 2a, is curved in the opening 9a, returns to the original direction, and is connected to the inner lead 4a. In this example, the electrode pad 2a and the inner lead 4a are at the same height position. Therefore, a sufficient pull-out angle of the conductor wire 6 from the electrode pad 2a can be secured, and there is no contact with the chip. The solder bumps 5 and the outer leads 4b are connected via vias formed in the flexible insulating substrate 3. The structure of this embodiment in which the integrated circuit chip 2 is provided on the same side as the side on which the flexible insulating substrate 3 is provided with respect to the reinforcing plate is an extremely effective structure for making the package thin.

【0033】本実施形態においては、樹脂11はパッケ
ージの上方からポッティングされ、補強板の開口9aを
通してインナーリード4a、導体ワイヤ6及び電極パッ
ド2aを封止する。よって集積回路チップ2の裏面側
は、パッケージの下面側に露出されたままである。本パ
ッケージを実装する外部基板12の表面には、半田バン
プ5を載置するためのランド13の他に、集積回路チッ
プ2を載置する導体パターンのランド16が形成され
る。本半導体装置の集積回路チップ2は、熱伝導性の接
着剤17を介してこのランド16に熱的に接続される。
集積回路チップ2を直接外部基板側に熱的に接続するこ
の方法は、半導体装置の熱抵抗を下げる上で、極めて効
果的である。
In this embodiment, the resin 11 is potted from above the package to seal the inner lead 4a, the conductor wire 6 and the electrode pad 2a through the opening 9a of the reinforcing plate. Therefore, the back surface side of the integrated circuit chip 2 remains exposed on the bottom surface side of the package. On the surface of the external substrate 12 on which this package is mounted, in addition to the lands 13 for mounting the solder bumps 5, lands 16 of a conductor pattern for mounting the integrated circuit chip 2 are formed. The integrated circuit chip 2 of the present semiconductor device is thermally connected to the land 16 via a heat conductive adhesive 17.
This method of thermally connecting the integrated circuit chip 2 directly to the external substrate side is extremely effective in reducing the thermal resistance of the semiconductor device.

【0034】図9及び図10は本発明の第4の実施形態
を示している。この実施形態と図1に示した第1の実施
形態との相違点は、補強板9の中央部分を集積回路チッ
プ2の実装面側に窪ませた点である。より正確には、重
ね合わせた可撓性絶縁基板3のインナーリード4aの外
側に対応する位置で、補強板9を張り出し加工してい
る。可撓性絶縁基板3のインナーリード4aを有する領
域3cは、後に説明する図11に示した可撓性絶縁基板
3と同様に、コーナーの切り込みによって補強板9の窪
みの内側に曲げることができる。可撓性絶縁基板3のこ
の領域3cは、補強板9の窪みに沿って接着され、イン
ナーリード4aは、可撓性絶縁基板3の面から十分に後
退したところに位置する。インナーリード4aを後退さ
せたことによって、電極パッド2aとインナーリード4
aを結ぶ導体ワイヤ6は、図1の実施形態の場合と異な
り、可撓性絶縁基板3の面、すなわちパッケージの底面
から突出しない。さらに、導体ワイヤ6を覆う樹脂11
の表面も、可撓性絶縁基板3の面より上方に位置させる
ことができる。このような本実施例の構造は、半田バン
プ5間のピッチを狭め、実装ピン数を多くする上で重要
である。樹脂11の表面が可撓性絶縁基板3の表面から
突出しないか、又はその突出量が小さい場合には、半田
バンプの径を小さくしてもパッケージが外部基板12に
接触しない。半田バンプを小さくすることによって、半
田バンプ間のピッチを狭くすることができる。
9 and 10 show a fourth embodiment of the present invention. The difference between this embodiment and the first embodiment shown in FIG. 1 is that the central portion of the reinforcing plate 9 is recessed on the mounting surface side of the integrated circuit chip 2. To be more precise, the reinforcing plate 9 is bulged at a position corresponding to the outer side of the inner lead 4a of the flexible insulating substrates 3 that are stacked. The region 3c having the inner leads 4a of the flexible insulating substrate 3 can be bent to the inside of the recess of the reinforcing plate 9 by the notch of the corner, similarly to the flexible insulating substrate 3 shown in FIG. 11 described later. . This region 3c of the flexible insulating substrate 3 is bonded along the recess of the reinforcing plate 9, and the inner lead 4a is located at a position sufficiently retracted from the surface of the flexible insulating substrate 3. By retracting the inner lead 4a, the electrode pad 2a and the inner lead 4
Unlike the case of the embodiment of FIG. 1, the conductor wire 6 connecting a does not protrude from the surface of the flexible insulating substrate 3, that is, the bottom surface of the package. Further, the resin 11 covering the conductor wire 6
The surface of can also be located above the surface of the flexible insulating substrate 3. The structure of this embodiment is important for narrowing the pitch between the solder bumps 5 and increasing the number of mounting pins. If the surface of the resin 11 does not protrude from the surface of the flexible insulating substrate 3 or if the amount of protrusion is small, the package does not contact the external substrate 12 even if the diameter of the solder bump is reduced. By making the solder bumps small, the pitch between the solder bumps can be narrowed.

【0035】図11及び図12は本発明の第5の実施形
態を示している。本実施形態は、先の実施形態における
補強板に代えて、ヒートシンク18を用いている。この
実施形態は第4の実施形態と同様、樹脂11を可撓性絶
縁基板3側に突出させないようにして、半田バンプ間の
ピッチを狭くする構成を有している。ヒートシンク18
は、その裏面側に、第1の凹部18aと、第1の凹部1
8aの中央に更に形成される第2の凹部18bを備え
る。第1の凹部18aには、可撓性絶縁基板3のインナ
ーリード4aを形成した領域3cが配置される。すなわ
ち、可撓性絶縁基板3の領域3cは、第1の凹部18a
の傾斜面に沿わせて配置され、ここに接着される。第2
の凹部18bには、集積回路チップ2が収容され、その
底部に熱伝導性の接着剤19によって接着される。集積
回路チップ2の電極パッド2aとインナーリード4aと
は、第1の凹部18a内に延びる導体ワイヤ6で電気的
に接続される。樹脂11は、凹部18a及び18bに充
填され、導体ワイヤ6及びその接続部分を覆う。
11 and 12 show a fifth embodiment of the present invention. In this embodiment, a heat sink 18 is used instead of the reinforcing plate in the previous embodiment. Similar to the fourth embodiment, this embodiment has a structure in which the pitch between the solder bumps is narrowed by preventing the resin 11 from projecting to the flexible insulating substrate 3 side. Heat sink 18
On the back surface side of the first recess 18a and the first recess 1
A second recess 18b is further formed in the center of 8a. The region 3c in which the inner lead 4a of the flexible insulating substrate 3 is formed is arranged in the first recess 18a. That is, the region 3c of the flexible insulating substrate 3 has the first recess 18a.
It is arranged along the inclined surface of and is adhered here. Second
The integrated circuit chip 2 is accommodated in the concave portion 18b of and is adhered to the bottom of the concave portion 18b by a heat conductive adhesive 19. The electrode pad 2a of the integrated circuit chip 2 and the inner lead 4a are electrically connected by the conductor wire 6 extending in the first recess 18a. The resin 11 is filled in the recesses 18a and 18b, and covers the conductor wire 6 and its connecting portion.

【0036】図13及び図14は本発明の第6の実施形
態を示している。この実施形態は、第5の実施形態にお
けるヒートシンク18を、金属薄板により構成したもの
である。他の構成は第5の実施形態と同様である。集積
回路チップの放熱効率を良くするためには、本実施形態
よりもむしろ第5の実施形態の方が好適であるが、パッ
ケージの薄型化、軽量化の面では本実施形態の方が有利
である。
13 and 14 show a sixth embodiment of the present invention. In this embodiment, the heat sink 18 in the fifth embodiment is made of a thin metal plate. Other configurations are the same as in the fifth embodiment. In order to improve the heat dissipation efficiency of the integrated circuit chip, the fifth embodiment is more preferable than the present embodiment, but the present embodiment is more advantageous in terms of thinning and weight reduction of the package. is there.

【0037】[0037]

【発明の効果】以上の如く本発明は、主面を補強板側に
して集積回路チップを搭載したため、導体ワイヤがチッ
プの上方側に張り出すことがなくなる。その結果、ワイ
ヤボンディング方式で集積回路チップを実装するテープ
BGAパッケージにおいてその薄型化を実現することが
できる。
As described above, according to the present invention, since the integrated circuit chip is mounted with the main surface facing the reinforcing plate, the conductor wire is prevented from protruding above the chip. As a result, the tape BGA package mounting the integrated circuit chip by the wire bonding method can be thinned.

【0038】また、集積回路チップから発生する熱は、
補強板を伝わり、空気中に放散されるので、パッケージ
の熱抵抗を下げることができる。熱抵抗の低いパッケー
ジは、半導体装置の信頼性を向上させる。
The heat generated from the integrated circuit chip is
The heat resistance of the package can be reduced because it is transmitted through the reinforcing plate and diffused into the air. The low thermal resistance package improves the reliability of the semiconductor device.

【0039】さらに従来、ワイヤボンディングによって
搭載される集積回路チップは、その主面が上方に来るこ
とから、樹脂で覆う必要があった。本発明のパッケージ
では、チップの裏面が上方に来るので、これを露出させ
ることができる。従って、本発明はワイヤボンディング
方式のパッケージにおいて一層、放熱効果を高めること
ができる。
Further, conventionally, an integrated circuit chip mounted by wire bonding needs to be covered with resin because its main surface is located above. In the package of the present invention, since the back surface of the chip is located above, it can be exposed. Therefore, the present invention can further enhance the heat dissipation effect in the wire bonding type package.

【0040】本発明はまた、上記補強板と半田バンプの
いくつかを熱的に接続することによって、集積回路チッ
プから補強板に伝わってきた熱を更に外部基板側へ放熱
することができ、一層の熱抵抗の低下が実現される。
Further, according to the present invention, the heat transmitted from the integrated circuit chip to the reinforcing plate can be further radiated to the external substrate side by thermally connecting the reinforcing plate and some of the solder bumps, and The reduction of the thermal resistance of is realized.

【0041】可撓性絶縁基板のインナーリードの領域を
該基板面から後退させた本発明の構成によって、導体ワ
イヤ及びそれを覆う樹脂の基板面からの突出が抑えられ
る。これにより、半田バンプ間のピッチを狭めることが
でき、実装ピン密度を高めることができる。
With the structure of the present invention in which the region of the inner lead of the flexible insulating substrate is set back from the substrate surface, the protrusion of the conductor wire and the resin covering it from the substrate surface can be suppressed. As a result, the pitch between the solder bumps can be narrowed and the mounting pin density can be increased.

【0042】集積回路チップを可撓性絶縁基板の開口側
から補強板面に固定させた本発明の構成によって、集積
回路チップは、補強板に対し可撓性絶縁基板と同じ側に
配置される。これにより、パッケージの薄型化が一層進
められる。更にこの構成において、集積回路チップを外
部基板に直接熱的に接続することが可能であり、チップ
の放熱をより効率的に行うことができる。
With the structure of the present invention in which the integrated circuit chip is fixed to the reinforcing plate surface from the opening side of the flexible insulating substrate, the integrated circuit chip is arranged on the same side as the flexible insulating substrate with respect to the reinforcing plate. . As a result, the package can be made thinner. Further, in this structure, the integrated circuit chip can be directly thermally connected to the external substrate, and the heat dissipation of the chip can be performed more efficiently.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明を256ピン対応のテープBGAパッケ
ージに適用した一実施形態を一部を破断して底面側から
見た斜視図である。
FIG. 1 is a perspective view of an embodiment in which the present invention is applied to a tape BGA package compatible with 256 pins, which is partially cut away and viewed from a bottom surface side.

【図2】図1の半導体装置を外部基板に実装した状態で
示す断面図である。
FIG. 2 is a cross-sectional view showing the semiconductor device of FIG. 1 mounted on an external substrate.

【図3】図3の要部を拡大して示す断面図である。FIG. 3 is an enlarged cross-sectional view showing a main part of FIG.

【図4】図1の半導体装置の要部を取出して示す分解斜
視図である。
FIG. 4 is an exploded perspective view showing a main part of the semiconductor device of FIG.

【図5】ヒートシンクを備えた本発明の第2の実施形態
を示す断面図である。
FIG. 5 is a sectional view showing a second embodiment of the present invention including a heat sink.

【図6】集積回路チップを可撓性絶縁基板側から搭載し
た本発明の第3の実施形態を一部を破断して示す斜視図
である。
FIG. 6 is a partially cutaway perspective view showing a third embodiment of the present invention in which an integrated circuit chip is mounted from the flexible insulating substrate side.

【図7】図6の半導体装置を底面側から見た斜視図であ
る。
FIG. 7 is a perspective view of the semiconductor device of FIG. 6 viewed from the bottom side.

【図8】図6の半導体装置を外部基板に実装した状態で
示す断面図である。
FIG. 8 is a cross-sectional view showing the semiconductor device of FIG. 6 mounted on an external substrate.

【図9】補強板の中央の領域を窪ませた本発明の第4の
実施形態を一部を破断して底面側から見た斜視図であ
る。
FIG. 9 is a perspective view of a fourth embodiment of the present invention, in which the central region of the reinforcing plate is recessed, seen from the bottom side with a part thereof cut away.

【図10】図9の半導体装置を外部基板に実装した状態
で示す断面図である。
FIG. 10 is a cross-sectional view showing the semiconductor device of FIG. 9 mounted on an external substrate.

【図11】補強板に代えてヒートシンクを用いた本発明
の第5の実施形態を示す底面側から見た分解斜視図であ
る。
FIG. 11 is an exploded perspective view of a fifth embodiment of the present invention in which a heat sink is used instead of the reinforcing plate, as seen from the bottom surface side.

【図12】図11の半導体装置を外部基板に実装した状
態で示す断面図である。
FIG. 12 is a cross-sectional view showing the semiconductor device of FIG. 11 mounted on an external substrate.

【図13】ヒートシンクを金属薄板とした本発明の第6
の実施形態を示す断面図である。
FIG. 13 is a sixth embodiment of the present invention in which the heat sink is a thin metal plate.
It is sectional drawing which shows the embodiment.

【図14】図13の半導体装置の一部を破断して底面側
から見た斜視図である。
14 is a perspective view of a part of the semiconductor device of FIG. 13 cut away and viewed from the bottom side.

【符号の説明】[Explanation of symbols]

1 半導体装置 2 集積回路チップ 2a 電極パッド 3 可撓性絶縁基板 3a 開口 3b ビア 4 導体パターン 4a インナーリード 4b アウターリード 5 半田バンプ 5a 放熱用半田バンプ 6 導体ワイヤ 7 半田レジスト層 8 接着剤層 9 補強板 9a 開口 9b ダイパッド 9c ブリッジ 9d 補強板周辺部 10 銀ペースト又は伝熱性接着剤 11 樹脂層 12 外部基板 13 回路パターン 14 ヒートシンク 15 中間部材 16 ランド 17 接着剤層 18 ヒートシンク 18a 第1の凹部 18b 第2の凹部 19 接着剤層 DESCRIPTION OF SYMBOLS 1 Semiconductor device 2 Integrated circuit chip 2a Electrode pad 3 Flexible insulating substrate 3a Opening 3b Via 4 Conductor pattern 4a Inner lead 4b Outer lead 5 Solder bump 5a Heat dissipation solder bump 6 Conductor wire 7 Solder resist layer 8 Adhesive layer 9 Reinforcement Plate 9a Opening 9b Die pad 9c Bridge 9d Reinforcing plate peripheral part 10 Silver paste or heat conductive adhesive 11 Resin layer 12 External substrate 13 Circuit pattern 14 Heat sink 15 Intermediate member 16 Land 17 Adhesive layer 18 Heat sink 18a First recess 18b Second Recesses 19 Adhesive layer

Claims (10)

【特許請求の範囲】[Claims] 【請求項1】 表面に導体パターンを形成し集積回路チ
ップの搭載位置の少なくとも一部を開口した可撓性絶縁
基板と、 上記可撓性絶縁基板の一面側に設けられ上記導体パター
ンと電気的に接続される複数の半田バンプと、 上記可撓性絶縁基板の上記半田バンプを設けた面と反対
側の面に設けられる補強板と、 電極パッドを備えた面を上記補強板側にして該補強板面
に搭載される集積回路チップと、 上記補強板の上記電極パッドに対応する位置に形成され
上記電極パッドと上記導体パターンのインナーリードと
を空間的に連通させる開口と、 上記開口を介して上記電極パッドと上記導体パターンの
インナーリードを電気的に接続する導体ワイヤと、 少なくとも上記導体ワイヤを封止する樹脂と、を備えた
半導体装置。
1. A flexible insulating substrate having a conductor pattern formed on a surface thereof and opening at least a part of a mounting position of an integrated circuit chip; and a conductive pattern electrically connected to the conductor pattern provided on one surface side of the flexible insulating substrate. A plurality of solder bumps to be connected to, a reinforcing plate provided on the surface of the flexible insulating substrate opposite to the surface on which the solder bumps are provided, and a surface provided with an electrode pad on the reinforcing plate side. An integrated circuit chip mounted on the surface of the reinforcing plate, an opening formed at a position corresponding to the electrode pad of the reinforcing plate for spatially communicating the electrode pad and the inner lead of the conductor pattern, and the opening And a conductor wire for electrically connecting the electrode pad and the inner lead of the conductor pattern, and a resin for sealing at least the conductor wire.
【請求項2】 上記補強板の上記集積回路チップを搭載
した領域及びその周囲を上記可撓性絶縁基板の側と反対
側に窪ませ、上記可撓性絶縁基板の上記インナーリード
を形成した領域を上記可撓性絶縁基板の面よりも上記補
強板側へ位置させた請求項1記載の半導体装置。
2. A region of the reinforcing plate on which the integrated circuit chip is mounted and its periphery are recessed to the side opposite to the side of the flexible insulating substrate, and a region where the inner lead of the flexible insulating substrate is formed. 2. The semiconductor device according to claim 1, wherein is positioned closer to the reinforcing plate than the surface of the flexible insulating substrate.
【請求項3】 上記集積回路チップ及び上記補強板上に
ヒートシンクを設けた請求項1又は2記載の半導体装
置。
3. The semiconductor device according to claim 1, further comprising a heat sink provided on the integrated circuit chip and the reinforcing plate.
【請求項4】 上記集積回路チップを上記可撓性絶縁基
板に形成した開口側から上記補強板面に固定させた請求
項1の半導体装置。
4. The semiconductor device according to claim 1, wherein the integrated circuit chip is fixed to the reinforcing plate surface from an opening side formed in the flexible insulating substrate.
【請求項5】 上記集積回路チップを半導体装置が実装
される基板に形成された導体パターンに対し熱的に接続
する請求項4記載の半導体装置。
5. The semiconductor device according to claim 4, wherein the integrated circuit chip is thermally connected to a conductor pattern formed on a substrate on which the semiconductor device is mounted.
【請求項6】 上記補強板と上記複数の半田バンプのう
ちの一部を熱的に接続した請求項1、2、3、4又は5
記載の半導体装置。
6. The reinforcing plate and a part of the plurality of solder bumps are thermally connected to each other.
13. The semiconductor device according to claim 1.
【請求項7】 表面に導体パターンを形成し集積回路チ
ップの搭載位置の少なくとも一部を開口した可撓性絶縁
基板と、 上記可撓性絶縁基板の一面側に設けられ上記導体パター
ンと電気的に接続される複数の半田バンプと、 上記可撓性絶縁基板の上記半田バンプを設けた面と反対
側の面に設けられるヒートシンクと、 上記集積回路チップを収容すると共に、上記可撓性絶縁
基板の導体パターンにおけるインナーリードを形成した
領域を上記可撓性絶縁基板の面よりも上記ヒートシンク
側に位置させる上記ヒートシンクに形成される凹部と、 電極パッドを備えた面を上記可撓性絶縁基板側にして上
記凹部内に搭載される集積回路チップと、 上記電極パッドと上記導体パターンのインナーリードを
電気的に接続する導体ワイヤと、 上記凹部に充填され上記集積回路チップ及び上記導体ワ
イヤを封止する樹脂と、を備えた半導体装置。
7. A flexible insulating substrate having a conductor pattern formed on a surface thereof and opening at least a part of a mounting position of an integrated circuit chip, and the conductor pattern provided on one surface side of the flexible insulating substrate and electrically connected to the conductor pattern. A plurality of solder bumps connected to the flexible insulating substrate, a heat sink provided on the surface of the flexible insulating substrate opposite to the surface on which the solder bumps are provided, the integrated circuit chip, and the flexible insulating substrate. The region where the inner lead is formed in the conductor pattern is located closer to the heat sink than the surface of the flexible insulating substrate, and the surface provided with the electrode pad is the recess formed in the heat sink. An integrated circuit chip mounted in the recess, a conductor wire for electrically connecting the electrode pad and the inner lead of the conductor pattern, and the recess. A semiconductor device comprising: a resin that is filled in and encapsulates the integrated circuit chip and the conductor wire.
【請求項8】 上記凹部は、上記可撓性絶縁基板の上記
インナーリードを形成した領域を配置させる第1の凹部
と、該第1の凹部の中央に形成され上記集積回路チップ
を収容する第2の凹部とを備えた請求項7記載の半導体
装置。
8. The first recess is formed in the center of the first recess for accommodating the region where the inner lead is formed of the flexible insulating substrate, and the first recess is for accommodating the integrated circuit chip. The semiconductor device according to claim 7, further comprising two recesses.
【請求項9】 上記ヒートシンクが金属薄板である請求
項7又は8記載の半導体装置。
9. The semiconductor device according to claim 7, wherein the heat sink is a thin metal plate.
【請求項10】 上記ヒートシンクと上記複数の半田バ
ンプのうちの一部を熱的に接続した請求項7、8又は9
記載の半導体装置。
10. The heat sink and a part of the plurality of solder bumps are thermally connected to each other.
13. The semiconductor device according to claim 1.
JP17308396A 1996-06-12 1996-06-12 Semiconductor device Withdrawn JPH09330994A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17308396A JPH09330994A (en) 1996-06-12 1996-06-12 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17308396A JPH09330994A (en) 1996-06-12 1996-06-12 Semiconductor device

Publications (1)

Publication Number Publication Date
JPH09330994A true JPH09330994A (en) 1997-12-22

Family

ID=15953900

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17308396A Withdrawn JPH09330994A (en) 1996-06-12 1996-06-12 Semiconductor device

Country Status (1)

Country Link
JP (1) JPH09330994A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6177724B1 (en) 1999-05-13 2001-01-23 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
US6380620B1 (en) 1998-08-31 2002-04-30 Sharp Kabushiki Kaisha Tape ball grid array semiconductor
KR100325450B1 (en) * 1998-06-03 2002-08-22 주식회사 하이닉스반도체 Ball Grid Array Package
US6707151B2 (en) 2000-05-24 2004-03-16 Oki Electric Industry Co., Ltd. Semiconductor device
KR100464563B1 (en) * 2000-07-12 2004-12-31 앰코 테크놀로지 코리아 주식회사 Semiconductor package and manufacturing method the same
CN111276467A (en) * 2018-12-04 2020-06-12 爱思开海力士有限公司 Package-on-Package Related to Bridge Die

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100325450B1 (en) * 1998-06-03 2002-08-22 주식회사 하이닉스반도체 Ball Grid Array Package
US6380620B1 (en) 1998-08-31 2002-04-30 Sharp Kabushiki Kaisha Tape ball grid array semiconductor
US6177724B1 (en) 1999-05-13 2001-01-23 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
US6707151B2 (en) 2000-05-24 2004-03-16 Oki Electric Industry Co., Ltd. Semiconductor device
KR100464563B1 (en) * 2000-07-12 2004-12-31 앰코 테크놀로지 코리아 주식회사 Semiconductor package and manufacturing method the same
CN111276467A (en) * 2018-12-04 2020-06-12 爱思开海力士有限公司 Package-on-Package Related to Bridge Die
CN111276467B (en) * 2018-12-04 2023-10-24 爱思开海力士有限公司 Bridge die related package on package

Similar Documents

Publication Publication Date Title
EP1374305B1 (en) Enhanced die-down ball grid array and method for making the same
US6995448B2 (en) Semiconductor package including passive elements and method of manufacture
KR100339044B1 (en) ball grid array semiconductor package and method for making the same
US5583377A (en) Pad array semiconductor device having a heat sink with die receiving cavity
KR900003828B1 (en) Semiconductor device and manufacturing method thereof
US6921980B2 (en) Integrated semiconductor circuit including electronic component connected between different component connection portions
KR100716871B1 (en) Carrier frame for semiconductor package, semiconductor package using same and manufacturing method thereof
KR100698526B1 (en) A wiring board having a heat dissipation layer and a semiconductor package using the same
JPH0964099A (en) Semiconductor device and its mounting structure
CN100562999C (en) Circuit module
US6501160B1 (en) Semiconductor device and a method of manufacturing the same and a mount structure
US7173341B2 (en) High performance thermally enhanced package and method of fabricating the same
EP0563264A1 (en) Leadless pad array chip carrier
JP3312611B2 (en) Film carrier type semiconductor device
JPH09326450A (en) Semiconductor device and manufacturing method thereof
JPH09330994A (en) Semiconductor device
KR100474193B1 (en) BG Package and Manufacturing Method
JP3634048B2 (en) Semiconductor device
KR100260996B1 (en) Array type semiconductor package using a lead frame and its manufacturing method
JP3408375B2 (en) Semiconductor device
JPH0897336A (en) Semiconductor device
US20040021213A1 (en) Thermally-enhanced integrated circuit package
KR100218633B1 (en) Ball Grid Array Semiconductor Package with Carrier Frame
JPH07183425A (en) Semiconductor device and manufacturing method thereof
JPH06140535A (en) Tape carrier package type semiconductor device

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20030902