JPH0936317A - Memory device and manufacturing method thereof - Google Patents
Memory device and manufacturing method thereofInfo
- Publication number
- JPH0936317A JPH0936317A JP7179818A JP17981895A JPH0936317A JP H0936317 A JPH0936317 A JP H0936317A JP 7179818 A JP7179818 A JP 7179818A JP 17981895 A JP17981895 A JP 17981895A JP H0936317 A JPH0936317 A JP H0936317A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- fine particles
- electrically insulating
- metal
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Semiconductor Memories (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【目的】 従来の微細加工方法で容易に特性を制御でき
るクーロンブロケード効果を利用したメモリ素子を提供
する。
【構成】 絶縁性基板1上の一対の電極2、3間に形成
された金属あるいは半導体の微粒子が分散された第1の
抵抗体4と、抵抗体4に電気絶縁体物質5を介して形成
された第2の抵抗体6と、抵抗体6に形成された第3の
電極7から構成され、第1の抵抗体4に電子を蓄積さ
せ、その最に生じる静電場により生じる電極2と3の間
に流れるトンネル電流の変化をモニターしてメモリ状態
を確認する。
(57) [Summary] [Object] To provide a memory device utilizing the Coulomb blockade effect, the characteristics of which can be easily controlled by a conventional microfabrication method. A first resistor 4 in which metal or semiconductor fine particles are dispersed, which are formed between a pair of electrodes 2 and 3 on an insulating substrate 1, and formed on the resistor 4 with an electrical insulator substance 5 interposed therebetween. The second resistor 6 and the third electrode 7 formed on the resistor 6 are used to store electrons in the first resistor 4 and to generate electrodes 2 and 3 by the electrostatic field generated at the end. The memory state is confirmed by monitoring the change in the tunnel current flowing during the period.
Description
【0001】[0001]
【産業上の利用分野】本発明はトンネル接合を利用した
電子1個単位で動作が可能なメモリ素子およびその製造
方法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a memory device that uses a tunnel junction and can operate in units of one electron, and a method of manufacturing the same.
【0002】[0002]
【従来の技術】情報化社会を支えるLSIは、半導体素
子すなわちトランジスタの微細化により高集積化を行っ
ている。また、素子を微細化することにより、キャリア
の走行距離や容量が縮小され、高速化等、LSIの高性
能化が可能となる。現在量産が進んでいる16MDRA
Mでは、ゲート長が0.5μm、また、サンプル出荷が
行われ始めた64MDRAMでは、ゲート長が0.35
μm程度となっており、研究段階では0.1μm以下の
ゲート長でも動作確認が行われている。2. Description of the Related Art LSIs, which support the information-oriented society, are highly integrated by miniaturizing semiconductor elements, that is, transistors. Further, by miniaturizing the element, the traveling distance and capacity of the carrier can be reduced, and high performance of the LSI such as high speed can be achieved. 16M DRA now in mass production
In M, the gate length is 0.5 μm, and in 64M DRAM, which has started to be sample-shipped, the gate length is 0.35 μm.
It is about μm, and operation has been confirmed at the research stage even with a gate length of 0.1 μm or less.
【0003】しかし、このような素子の微細化をさらに
進めた場合、ゲート電極と半導体基板間にトンネル漏れ
電流が発生するなど物理的な問題や、さらには、1動作
当りの電子数が減ってくるために、統計的な電子数のゆ
らぎが増大し、誤動作を起こし易くなるといった根本的
な問題が発生する。このために、現在のLSIのよう
に、電子の統計的な性質に動作の基礎をおくのではな
く、個々の電子を制御することにより動作する単一電子
トンネル素子が提案されている。この素子の特徴は、微
細化が進む程、動作が完全になり究極の特性を引き出せ
る点にあり、例えばこれをメモリに応用することによ
り、人間の脳より6桁速く、現在の半導体メモリより6
桁大容量のメモリが得られる。However, when such elements are further miniaturized, physical problems such as generation of tunnel leakage current between the gate electrode and the semiconductor substrate, and further, the number of electrons per operation are reduced. Therefore, there is a fundamental problem that the statistical fluctuation of the number of electrons is increased and a malfunction easily occurs. For this reason, there has been proposed a single-electron tunnel element that operates by controlling individual electrons, rather than using the statistical properties of electrons as the basis of operation, as in the current LSI. The feature of this device is that as the device becomes finer, the operation becomes complete and the ultimate characteristics can be obtained. For example, by applying this to a memory, it is 6 orders of magnitude faster than the human brain and 6 times faster than the current semiconductor memory.
Large-capacity memory can be obtained.
【0004】[0004]
【発明が解決しようとする課題】単一電子トンネル素子
は、クーロンブロッケード効果にその動作原理を置いて
いるが、この効果を引き出すには、トンネル接合で挟ま
れた島の静電容量を小さくする必要がある。特に室温動
作を考えると、島の静電容量を1aF以下にする必要が
あり、このような構造を作製するためには、nmレベル
の構造形成技術が必要である。The single electron tunnel device has its operating principle based on the Coulomb blockade effect. In order to bring out this effect, the capacitance of the island sandwiched by the tunnel junctions is made small. There is a need. Considering room temperature operation in particular, it is necessary to set the island capacitance to 1 aF or less, and in order to manufacture such a structure, a nm level structure forming technique is necessary.
【0005】現在、このような微細構造を作製する技術
は乏しく、自然構造を利用した素子がいくつか提案され
ている。例えば、"Appl. Phys. Lett., Vol.61, 1992,
p3145"に記載されているような原子層ドーピングGaA
s細線の横にサイドゲートを設けた単一電子トンネル素
子や、"Proc. IEDM, 1993, p541"に記載されているよう
な極薄ポリシリコンをチャンネルとして用いた単一電子
トンネル素子が作製されている。しかし、前者はGaA
s細線中に存在す荷電不純物のランダム配置を利用して
トンネル接合を形成し、また後者はポリシリコン中のグ
レインを島として利用し、電子が流れ易い部分をチャン
ネルとしているため、どちらもその構造を制御性良く作
製することが難しく、作製される素子にもその特性にば
らつきが現れていた。At present, the technology for producing such a fine structure is scarce, and some devices utilizing a natural structure have been proposed. For example, "Appl. Phys. Lett., Vol.61, 1992,
atomic layer doping GaA as described in p3145 "
A single-electron tunneling device with side gates beside the s-thin wire and a single-electron tunneling device using ultra-thin polysilicon as a channel as described in "Proc. IEDM, 1993, p541" were manufactured. ing. However, the former is GaA
Since the tunnel junction is formed by utilizing the random arrangement of charged impurities existing in the s-thin wire, and the latter uses the grains in polysilicon as islands, and the part where electrons easily flow is used as the channel. It was difficult to manufacture the device with good controllability, and the characteristics of the manufactured devices also varied.
【0006】本発明は、前記従来技術の課題を解決し、
比較的シンプルな構成から成り、従来の微細加工方法で
クーロンブロッケード特性を制御できるメモリ素子およ
びその製造方法を提供することを目的とする。The present invention solves the above problems of the prior art,
An object of the present invention is to provide a memory device having a relatively simple structure and capable of controlling Coulomb blockade characteristics by a conventional fine processing method, and a manufacturing method thereof.
【0007】[0007]
【課題を解決するための手段】前記目的を達成するた
め、本発明のメモリ素子は、第1および第2の電極間
に、少なくとも金属あるいは半導体の複数の微粒子を含
む第1の抵抗体が形成され、前記第1の抵抗体に電気絶
縁性物質を介して、少なくとも金属あるいは半導体の複
数の微粒子を含む第2の抵抗体が形成され、前記第2の
抵抗体に第3の電極が形成された構成であることを特徴
とする。In order to achieve the above object, in the memory element of the present invention, a first resistor including at least a plurality of fine particles of metal or semiconductor is formed between the first and second electrodes. Then, a second resistor containing at least a plurality of fine particles of metal or semiconductor is formed on the first resistor via an electrically insulating substance, and a third electrode is formed on the second resistor. It is characterized by a different configuration.
【0008】前記構成において、電圧印加により抵抗体
に流れる電流が、少なくとも1つ以上の微粒子を介して
流れるトンネル電流であることが好ましい。In the above structure, it is preferable that the current flowing through the resistor when a voltage is applied is a tunnel current flowing through at least one or more fine particles.
【0009】また、第1の抵抗体、第2の抵抗体および
第1の抵抗体と第2の抵抗体間の電気絶縁性物質が層状
に積層された構成であることが好ましい。Further, it is preferable that the first resistor, the second resistor, and the electrically insulating substance between the first resistor and the second resistor are laminated in layers.
【0010】また、微粒子は、電気絶縁性物質で分離さ
れていることが好ましい。また、微粒子間の電気絶縁性
物質および第1の抵抗体と第2の抵抗体間の電気絶縁性
物質が同一の材料であることが好ましい。The fine particles are preferably separated by an electrically insulating substance. Further, it is preferable that the electrically insulating substance between the particles and the electrically insulating substance between the first resistor and the second resistor are the same material.
【0011】また、金属あるいは半導体の微粒子の直径
が50nm以下であることが好ましい。The diameter of the metal or semiconductor fine particles is preferably 50 nm or less.
【0012】また、電気絶縁性物質が酸化物または窒化
物であることが好ましい。次に、本発明のメモリ素子の
製造方法は、第1および第2の電極間に、少なくとも金
属あるいは半導体の複数の微粒子を含む第1の抵抗体を
形成する工程と、前記第1の抵抗体に電気絶縁性物質を
介して、少なくとも金属あるいは半導体の複数の微粒子
を含む第2の抵抗体を形成する工程と、前記第2の抵抗
体に第3の電極を形成する工程からなるメモリ素子の製
造方法であって、前記第1と第2の抵抗体と前記第1と
第2の抵抗体間の電気絶縁性物質を、層状に積層するこ
とを特徴とする。Further, the electrically insulating substance is preferably an oxide or a nitride. Next, a method of manufacturing a memory device according to the present invention comprises a step of forming a first resistor containing at least a plurality of metal or semiconductor fine particles between the first and second electrodes, and the first resistor. Of the memory element, which includes a step of forming a second resistor containing at least a plurality of fine particles of metal or semiconductor via an electrically insulating substance, and a step of forming a third electrode on the second resistor. It is a manufacturing method, wherein the first and second resistors and the electrically insulating substance between the first and second resistors are laminated in layers.
【0013】前記構成において、第1あるいは第2の抵
抗体は、電気絶縁性物質と金属あるいは半導体微粒子と
を交互に堆積させることにより形成することが好まし
い。In the above structure, the first or second resistor is preferably formed by alternately depositing an electrically insulating substance and metal or semiconductor fine particles.
【0014】また、第1あるいは第2の抵抗体は、電気
絶縁性物質と金属あるいは半導体微粒子とを同時に堆積
させることにより形成することが好ましい。Further, the first or second resistor is preferably formed by depositing an electrically insulating substance and metal or semiconductor fine particles at the same time.
【0015】また、第1あるいは第2の抵抗体を熱処理
し、金属あるいは半導体微粒子の大きさまたは密度を制
御することが好ましい。It is also preferable to heat-treat the first or second resistor to control the size or density of the metal or semiconductor fine particles.
【0016】[0016]
【作用】本発明の構成によれば、第1と第2の電極間に
電圧を印加すると、電子がトンネル効果により第1の抵
抗体中の微粒子を通って電極間を移動しチャンネルを形
成する。一方チャンネルに対して第3の電極の電圧を下
げると、第3の電極から第2の抵抗体中の微粒子に電子
がトンネル効果により1個づつ移動し、逆に電圧を上げ
ると微粒子内の電子は1個づつ出ていく。しかし第3の
電極への印加電圧を0にしても、クーロンブロッケード
効果により、電子は第2の抵抗体中の微粒子内に残り、
第2の抵抗体中の微粒子の電位は0にはならない。この
電位の影響を受けて、第1と第2の電極間に形成された
チャンネルを流れる電流は変化する。したがって、第2
の抵抗体中の微粒子内の電子数を情報として記録するこ
とが可能なメモリが実現する。この場合、チャンネルを
流れる電流を検出することにより情報の読み出しが可能
となる。According to the structure of the present invention, when a voltage is applied between the first and second electrodes, the electrons move between the electrodes through the fine particles in the first resistor due to the tunnel effect to form a channel. . On the other hand, when the voltage of the third electrode is lowered with respect to the channel, electrons move one by one from the third electrode to the particles in the second resistor due to the tunnel effect. Come out one by one. However, even if the voltage applied to the third electrode is 0, the electrons remain in the fine particles in the second resistor due to the Coulomb blockade effect,
The potential of the fine particles in the second resistor does not become zero. Under the influence of this potential, the current flowing through the channel formed between the first and second electrodes changes. Therefore, the second
A memory capable of recording the number of electrons in the particles in the resistor as information is realized. In this case, the information can be read by detecting the current flowing through the channel.
【0017】また、第1の抵抗体、第2の抵抗体および
第1の抵抗体と第2の抵抗体間の電気絶縁性物質が層状
に積層された構成にすることにより、第1と第2の抵抗
体の間隔を電気絶縁性物質の膜厚で制御でき、特性の制
御が容易な素子構成となる。Further, the first resistor, the second resistor, and the electrically insulating substance between the first resistor and the second resistor are laminated in layers to form the first and second resistors. The distance between the two resistors can be controlled by the film thickness of the electrically insulating substance, and the element configuration can be easily controlled.
【0018】また、微粒子を電気絶縁性物質で分離し埋
め込むことにより、安定なトンネル電流を流すことがで
きる。Further, by separating the fine particles with an electrically insulating substance and embedding them, a stable tunnel current can be passed.
【0019】また、微粒子間の電気絶縁性物質および第
1の抵抗体と第2の抵抗体間の電気絶縁性物質を同一の
材料で構成することにより効率的に素子が作製できる。Further, an element can be efficiently manufactured by forming the electrically insulating substance between the fine particles and the electrically insulating substance between the first resistor and the second resistor by the same material.
【0020】また、金属あるいは半導体の微粒子の直径
を50nm以下とすることにより、トンネル接合部の静
電容量が小さくなり、比較的高温(室温程度)で動作さ
せることができる。By setting the diameter of the fine particles of metal or semiconductor to 50 nm or less, the electrostatic capacitance of the tunnel junction becomes small, and it is possible to operate at a relatively high temperature (about room temperature).
【0021】また電気絶縁性薄膜を酸化物または窒化物
で構成することにより、腐食性ガス中や高温雰囲気中に
おいても安定に動作する素子を実現できる。Further, by forming the electrically insulating thin film with an oxide or a nitride, it is possible to realize an element that operates stably even in a corrosive gas or a high temperature atmosphere.
【0022】さらに、本発明の製造方法によれば、金属
あるいは半導体微粒子を各種成膜技術により堆積させる
ことや、電気絶縁性物質と金属あるいは半導体微粒子を
交互にあるいは同時に堆積させることで抵抗体を容易に
作製することができ、さらに第1と第2の抵抗体間の距
離も電気絶縁性物質の膜厚で調整できるため比較的容易
にメモリ素子の特性の制御が可能となる。さらに、第1
あるいは第2の抵抗体の形成と、電気絶縁性物質の堆積
と、その表面へのもう一方の抵抗体の形成が連続的にで
きるため効率よく製造することが可能となる。Further, according to the manufacturing method of the present invention, a resistor is formed by depositing metal or semiconductor fine particles by various film forming techniques, or by depositing an electrically insulating substance and metal or semiconductor fine particles alternately or simultaneously. Since it can be manufactured easily, and the distance between the first and second resistors can be adjusted by the film thickness of the electrically insulating material, the characteristics of the memory element can be controlled relatively easily. Furthermore, the first
Alternatively, since the formation of the second resistor, the deposition of the electrically insulating substance, and the formation of the other resistor on the surface thereof can be continuously performed, the manufacturing can be efficiently performed.
【0023】また、電気絶縁性物質と金属あるいは半導
体微粒子を交互に堆積させることで制御性よく抵抗体を
作製することができる。Further, the resistor can be manufactured with good controllability by alternately depositing the electrically insulating substance and the metal or semiconductor fine particles.
【0024】また、電気絶縁性物質と金属あるいは半導
体微粒子を同時に堆積させることで高速に抵抗体を作製
することができる。Further, by simultaneously depositing the electrically insulating substance and the metal or semiconductor fine particles, the resistor can be manufactured at high speed.
【0025】また、抵抗体の熱処理で微粒子の大きさや
密度を制御することによって所望の特性の抵抗体が得ら
れる。Further, a resistor having desired characteristics can be obtained by controlling the size and density of the fine particles by heat treatment of the resistor.
【0026】[0026]
【実施例】以下に本発明の実施例におけるメモリ素子に
ついて説明する。EXAMPLE A memory device according to an example of the present invention will be described below.
【0027】図1は本発明の実施例におけるメモリ素子
の断面構成図を示したものである。メモリ素子は、絶縁
性基板1上の一対の電極2、3間に形成された金属ある
いは半導体の微粒子が分散された第1の抵抗体4と、抵
抗体4上に電気絶縁体物質5を介して形成された第2の
抵抗体6と、抵抗体6上に形成された第3の電極7から
構成される。FIG. 1 is a sectional view showing the structure of a memory device according to an embodiment of the present invention. The memory device includes a first resistor 4 in which fine particles of metal or semiconductor are formed between a pair of electrodes 2 and 3 on an insulating substrate 1 and an electrical insulator substance 5 on the resistor 4. It is composed of a second resistor 6 formed as described above and a third electrode 7 formed on the resistor 6.
【0028】電極7と電極2(あるいは電極3)間に電
圧を印加すると電子は電気絶縁性物質8をトンネル効果
により移動し微粒子9に蓄えられる。この状態におい
て、蓄積された電子により微小な静電場が発生する。上
記の静電場により、電極2と電極3間に流れるトンネル
電流は微粒子9内に電子が存在する場合と存在しない場
合で異なり、トンネル電流値あるいはトンネル電流が流
れ始める電圧値(I−V特性)等を読み出せば微粒子9
内の電子状態が検出できる。以上の動作から、微粒子9
内の電子状態を記録情報としたメモリが実現する。When a voltage is applied between the electrode 7 and the electrode 2 (or the electrode 3), the electrons move in the electrically insulating substance 8 by the tunnel effect and are stored in the fine particles 9. In this state, a small electrostatic field is generated by the accumulated electrons. Due to the electrostatic field, the tunnel current flowing between the electrodes 2 and 3 differs depending on whether electrons are present in the fine particles 9 or not, and the tunnel current value or the voltage value at which the tunnel current starts to flow (IV characteristic). Fine particles 9 if read out
The electronic state inside can be detected. From the above operation, the fine particles 9
A memory having the electronic state of the inside as recorded information is realized.
【0029】このメモリ素子の具体的な素子構造ならび
に製造方法を図2にしたがって説明する。図2は、本実
施例のメモリ素子の断面図を示したものである。メモリ
素子は、Si基板10表面の熱酸化膜11上に100n
mの間隔で形成された一対の電極12、13表面に、平
均粒径が5nmのAu微粒子がSiO2中に0.5〜1
nm程度の間隔で分散された抵抗体薄膜14が形成さ
れ、その上に電気絶縁性物質である厚さ20nmのSi
O2薄膜15を介して、SiO2中に平均粒径が5nmの
Au微粒子が分散された厚さ30nmの抵抗体薄膜16
が形成され、さらにその上に第3の電極17が形成され
た構成である。上記のようにAu微粒子がSiO2中に
0.5〜1nmの間隔で形成されなければ、トンネル電
流を確実に流すことはできない。また、本実施例ではS
iO2薄膜15の厚みを20nmとしたが、最低5nm
以上の膜厚にしなければ、抵抗体6中に蓄積された電子
がトンネル電流として抵抗体4に流れてしまう。従っ
て、電気絶縁性物質であるSiO2薄膜15は5nm以
上が必要となる。A specific element structure and manufacturing method of this memory element will be described with reference to FIG. FIG. 2 is a sectional view of the memory device of this embodiment. The memory element is 100 n on the thermal oxide film 11 on the surface of the Si substrate 10.
On the surfaces of the pair of electrodes 12 and 13 formed at intervals of m, Au fine particles having an average particle diameter of 5 nm are contained in SiO 2 in an amount of 0.5 to 1
Resistor thin film 14 dispersed at an interval of about nm is formed, and Si having a thickness of 20 nm, which is an electrically insulating substance, is formed thereon.
Resistor thin film 16 having a thickness of 30 nm in which Au fine particles having an average particle size of 5 nm are dispersed in SiO 2 through the O 2 thin film 15.
Is formed, and the third electrode 17 is further formed thereon. Unless the Au fine particles are formed in SiO 2 at intervals of 0.5 to 1 nm as described above, the tunnel current cannot be reliably flowed. Further, in this embodiment, S
The thickness of the io 2 thin film 15 is set to 20 nm, but at least 5 nm
If the film thickness is not set to the above value, the electrons accumulated in the resistor 6 will flow into the resistor 4 as a tunnel current. Therefore, the SiO 2 thin film 15, which is an electrically insulating substance, needs to have a thickness of 5 nm or more.
【0030】電極12および電極13は、厚さ10nm
のCr薄膜を真空蒸着後、厚さ0.1μmのAu薄膜を
真空蒸着し、リソグラフィーにより作製した。The electrodes 12 and 13 have a thickness of 10 nm.
After the Cr thin film was vacuum-deposited, an Au thin film having a thickness of 0.1 μm was vacuum-deposited and produced by lithography.
【0031】抵抗体薄膜14、16およびSiO2薄膜
15は図3に示すスパッタリング装置を用いて作製し
た。スパッタターゲットには石英(SiO2)ガラスタ
ーゲット18とAuターゲット19を用いた。Si熱酸
化膜11上に電極12と電極13を有する基板20はヒ
ーター21を備えた基板ホルダ22に固定され、これに
直結した回転軸により回転させることによって、SiO
2ターゲット18またはAuターゲット19のいずれか
のターゲット上方に持ってくることができる。基板20
の位置と各ターゲット上方での滞在時間とはコンピュー
タで制御されている。スパッタリング中のコンタミネー
ションを防ぐため、各ターゲット周囲、およびその延長
上を覆う形のシールド板23を設けている。スパッタリ
ングガスにはアルゴンを用い、ガス導入口24から流入
させ、ガス排出口25を真空排気系に接続して、ガス圧
を1.0Pa、基板温度を200℃、SiO2ターゲッ
ト18への印加電力は250W、Auターゲット19へ
の印加電力は10Wとした。The resistor thin films 14 and 16 and the SiO 2 thin film 15 were produced using the sputtering apparatus shown in FIG. A quartz (SiO 2 ) glass target 18 and an Au target 19 were used as sputter targets. The substrate 20 having the electrode 12 and the electrode 13 on the Si thermal oxide film 11 is fixed to a substrate holder 22 having a heater 21, and is rotated by a rotary shaft directly connected to the substrate holder 22 to form SiO 2.
It can be brought above the target, either the 2 target 18 or the Au target 19. Substrate 20
The position of and the dwell time above each target is controlled by a computer. In order to prevent contamination during sputtering, a shield plate 23 is provided so as to cover the periphery of each target and its extension. Argon is used as the sputtering gas, the gas is introduced from the gas inlet 24, the gas outlet 25 is connected to a vacuum exhaust system, the gas pressure is 1.0 Pa, the substrate temperature is 200 ° C., and the electric power applied to the SiO 2 target 18 is set. Was 250 W and the power applied to the Au target 19 was 10 W.
【0032】まず、基板20をAuターゲット19の上
で20秒間滞在させてAu微粒子からなる抵抗体薄膜1
4を堆積させた。次に、基板20を回転させてSiO2
ターゲット18の上で2分間滞在させて厚さ20nmの
SiO2膜15を堆積させた。この方法で作製したAu
微粒子を透過型電子顕微鏡で断面観察したところ、Au
の平均粒径は5nmであることがわかった。First, the substrate 20 is allowed to remain on the Au target 19 for 20 seconds, and the resistor thin film 1 made of Au fine particles 1 is formed.
4 was deposited. Then, the substrate 20 is rotated to rotate the SiO 2
The SiO 2 film 15 having a thickness of 20 nm was deposited by staying on the target 18 for 2 minutes. Au produced by this method
Cross-section observation of the fine particles with a transmission electron microscope revealed that Au
Was found to have an average particle size of 5 nm.
【0033】次にこの抵抗体薄膜14表面に厚さ30n
mの抵抗体薄膜16を同じ装置でAuとSiO2を順次
堆積させることにより作製し、その表面に電極17をC
rとAuの真空蒸着とリソグラフィーにより形成するこ
とによりメモリ素子を完成した。Next, a thickness of 30 n is formed on the surface of the resistor thin film 14.
A resistor thin film 16 of m was prepared by sequentially depositing Au and SiO 2 in the same apparatus, and an electrode 17 was formed on the surface of the resistor thin film by C
A memory element was completed by forming r and Au by vacuum deposition and lithography.
【0034】上記の実施例では、電極12、電極13、
および電極17は、Au/Cr薄膜を用いたが、金属、
半導体など用途に応じて各種導電性材料を用いることが
できる。例えば、本実施例で用いたSi基板10とし
て、低抵抗Siを用い、これを電極17として利用する
ことも可能である。この場合、素子構成は、Si基板1
0上に抵抗体薄膜16、SiO2薄膜15、抵抗体薄膜
14(あるいは電極12、13)、電極12、13(あ
るいは抵抗体薄膜14)の順に薄膜が形成された構成に
なる。In the above embodiment, the electrodes 12, 13,
An Au / Cr thin film was used for the electrode 17 and the metal,
Various conductive materials can be used depending on the application such as a semiconductor. For example, it is also possible to use low resistance Si as the Si substrate 10 used in this embodiment and use it as the electrode 17. In this case, the element structure is the Si substrate 1
0, a resistor thin film 16, a SiO 2 thin film 15, a resistor thin film 14 (or electrodes 12 and 13), and electrodes 12 and 13 (or resistor thin film 14) are formed in this order.
【0035】また、抵抗体薄膜16は、Auターゲット
19と絶縁物ターゲット18をそれぞれ1回づつスパッ
タすることにより製造したが、基板20をAuターゲッ
ト19上と、絶縁物ターゲット18上に交互に滞在させ
る操作を繰り返すことにより、粒径の揃ったAu微粒子
を電気絶縁性物質中に分散させることができた。また、
基板20を2つのターゲット18、19の間の上方に設
置し、Auと絶縁物を同時にスパッタすることによって
もAu微粒子を電気絶縁性物質中に分散した抵抗体薄膜
を作製することができる。Although the resistor thin film 16 was manufactured by sputtering the Au target 19 and the insulator target 18 once, respectively, the substrate 20 was alternately placed on the Au target 19 and the insulator target 18. By repeating the above operation, the Au fine particles having a uniform particle size could be dispersed in the electrically insulating substance. Also,
A resistor thin film in which Au particles are dispersed in an electrically insulating substance can also be manufactured by placing the substrate 20 above the two targets 18 and 19 and simultaneously sputtering Au and an insulator.
【0036】また、抵抗体薄膜14はAu微粒子のみで
製造したが、抵抗体薄膜16と同様に電気絶縁性物質中
に分散させてもよい。Although the resistor thin film 14 is made of only Au fine particles, it may be dispersed in an electrically insulating substance like the resistor thin film 16.
【0037】以上の製造方法によれば、抵抗体薄膜1
4、16およびSiO2薄膜15が同じ装置で連続的に
作製することが可能であり、効率よく製造することがで
きる。According to the above manufacturing method, the resistor thin film 1
4, 16 and the SiO 2 thin film 15 can be continuously manufactured by the same apparatus, and can be efficiently manufactured.
【0038】さらに、抵抗体薄膜を構成する微粒子とし
ては、熱的、化学的に安定な材料である貴金属などを用
いることが望ましい。微粒子の大きさは50nm以下と
するのが、作製上および微粒子間距離をnmのレベルで
比較的均一にする上で望ましいが、基本的には微粒子間
距離をトンネル電流が流れる大きさにすることが重要で
ある。実際にトンネル電流が流れる微粒子間距離は0.
5nm〜2nmであり、微粒子間を電気絶縁性物質で埋
め込む場合の抵抗体薄膜14、16中の電気絶縁性物質
に対する微粒子の割合は、体積比で5〜70%の領域で
比較的高温で動作するメモリ素子が得られた。Further, it is desirable to use a noble metal, which is a thermally and chemically stable material, as the fine particles constituting the resistor thin film. It is desirable that the size of the fine particles be 50 nm or less in order to make the distance between the fine particles relatively uniform at the level of nm, but basically, the distance between the fine particles should be set to a size at which a tunnel current flows. is important. The distance between the particles through which the tunnel current actually flows is 0.
It is 5 nm to 2 nm, and the ratio of fine particles to the electrically insulating substance in the resistor thin films 14 and 16 when embedding between the fine particles with the electrically insulating substance is 5 to 70% by volume and operates at a relatively high temperature. Thus, a memory device that can be obtained is obtained.
【0039】また、電気絶縁性物質および電気絶縁性薄
膜15の材料は酸化物、窒化物、有機材料など、トンネ
ル電流の変化を検出できる程度に導電性が低い材料であ
ればよい。The materials of the electrically insulating substance and the electrically insulating thin film 15 may be oxides, nitrides, organic materials or the like, as long as they have low conductivity to the extent that changes in tunnel current can be detected.
【0040】なお、Auターゲットを、アルミニウム
(Al)、珪素(Si)、リン(P)、硫黄(S)、ク
ロム(Cr)、マンガン(Mn)、鉄(Fe)、コバル
ト(Co)、ニッケル(Ni)、銅(Cu)、亜鉛(Z
n)、ガリウム(Ga)、ゲルマニウム(Ge)、ヒ素
(As)、セレン(Se)、パラジウム(Pd)、銀
(Ag)、カドミウム(Cd)、インジウム(In)、
錫(Sn)、アンチモン(Sb)、テルル(Te)、白
金(Pt)、金(Au)、または鉛(Pb)から選ばれ
た少なくとも1種の金属あるいは半導体のターゲットに
代えて作製しても、粒径1〜50nmの金属あるいは半
導体の微粒子が均一に分散した多重トンネル接合が得ら
れた。The Au target is aluminum (Al), silicon (Si), phosphorus (P), sulfur (S), chromium (Cr), manganese (Mn), iron (Fe), cobalt (Co), nickel. (Ni), copper (Cu), zinc (Z
n), gallium (Ga), germanium (Ge), arsenic (As), selenium (Se), palladium (Pd), silver (Ag), cadmium (Cd), indium (In),
Even if the target is made of at least one kind of metal or semiconductor selected from tin (Sn), antimony (Sb), tellurium (Te), platinum (Pt), gold (Au), or lead (Pb). A multiple tunnel junction in which fine particles of metal or semiconductor having a particle size of 1 to 50 nm were uniformly dispersed was obtained.
【0041】また、上記実施例においては電気絶縁性物
質としてSiO2を用いた場合を示したが、窒化珪素
(Si3N4)、酸化アルミニウム(Al2O3)、窒化ア
ルミニウム(AlN)、酸化チタン(TiO2)、酸化
ハフニウム(HfO2)を用いても耐食性に優れた抵抗
体薄膜14、16を製造できた。これらの電気絶縁性物
質は、酸化物や窒化物をスパッタリングして作製できる
が、珪素やアルミニウムなどの半導体材料や金属材料を
酸素や窒素を含む雰囲気中でスパッタリングすることに
よっても作製することができた。Further, although the case where SiO 2 was used as the electrically insulating substance was shown in the above-mentioned examples, silicon nitride (Si 3 N 4 ), aluminum oxide (Al 2 O 3 ), aluminum nitride (AlN), Even if titanium oxide (TiO 2 ) or hafnium oxide (HfO 2 ) was used, the resistor thin films 14 and 16 excellent in corrosion resistance could be manufactured. These electrically insulating substances can be produced by sputtering an oxide or a nitride, but can also be produced by sputtering a semiconductor material such as silicon or aluminum or a metal material in an atmosphere containing oxygen or nitrogen. It was
【0042】さらに、メモリ素子は、熱処理を行なうこ
とにより特性を向上することができた。この熱処理は用
いた金属あるいは半導体材料の融点の5分の1から5分
の3の間の温度で行なうのが適切であった。熱処理によ
り粒径が増大するとともに、粒径も揃い、微粒子結晶中
の歪や欠陥が除去されるため、特性が向上したものと考
えられる。電気絶縁性物質として窒化物材料を用いた場
合は熱処理による粒径の増大は僅かであったが、特性の
安定化をはかることができた。この場合粒径はスパッタ
リング中の基板温度により制御できた。Further, the characteristics of the memory element could be improved by performing heat treatment. This heat treatment was suitably performed at a temperature between 1/5 and 3/5 of the melting point of the metal or semiconductor material used. It is considered that the characteristics are improved because the grain size is increased and the grain size is made uniform by the heat treatment, and the strains and defects in the fine grain crystals are removed. When the nitride material was used as the electrically insulating substance, the grain size was slightly increased by the heat treatment, but the characteristics could be stabilized. In this case, the grain size could be controlled by the substrate temperature during sputtering.
【0043】スパッタリング中の基板温度を高くした
り、熱処理を行なうことにより微粒子の角がとれ、なめ
らかになったが、なめらかな微粒子の方が角ばった微粒
子よりも初期特性が優れていた。これはトンネル電流は
微粒子表面の状態に影響を受け易いため、表面がなめら
かな微粒子の方が安定した表面となり、安定したトンネ
ル電流が流れたためと考えられる。Although the corners of the fine particles were smoothed and smoothed by raising the substrate temperature during the sputtering or by performing a heat treatment, the smooth fine particles had better initial characteristics than the fine particles. It is considered that this is because the tunnel current is easily affected by the state of the surface of the fine particles, and therefore the fine particles having a smooth surface provide a more stable surface and a stable tunnel current flows.
【0044】[0044]
【発明の効果】以上説明したように、本発明のメモリ素
子によれば、従来の薄膜製造方法により、金属あるいは
半導体の微粒子を均一に1nm程度のギャップで分離し
た多重トンネル接合が得られ、また、膜厚方向の制御で
その特性を制御できるため、従来の微細加工方法でクー
ロンブロッケードを利用したメモリ素子が得られる。ま
た耐食性に優れた電気絶縁性薄膜を用いることができる
ため、信頼性、長期安定性に優れたメモリ素子を提供す
ることができる。As described above, according to the memory device of the present invention, a multi-tunnel junction in which metal or semiconductor fine particles are uniformly separated by a gap of about 1 nm can be obtained by the conventional thin film manufacturing method. Since the characteristics can be controlled by controlling the film thickness direction, a memory element using Coulomb blockade can be obtained by the conventional fine processing method. Moreover, since an electrically insulating thin film having excellent corrosion resistance can be used, a memory element having excellent reliability and long-term stability can be provided.
【0045】また、本発明の製造方法によれば、金属あ
るいは半導体の種類、微粒子の大きさ、密度、微粒子間
距離などを制御し易く、特性の優れたメモリ素子を再現
性良く製造することができる。Further, according to the manufacturing method of the present invention, it is possible to easily control the type of metal or semiconductor, the size of fine particles, the density, the distance between fine particles, etc., and to manufacture a memory element having excellent characteristics with good reproducibility. it can.
【図1】本発明の実施例におけるメモリ素子の構成断面
図FIG. 1 is a cross-sectional view of a memory device according to an embodiment of the present invention.
【図2】本発明の実施例におけるメモリ素子の構造断面
図FIG. 2 is a structural cross-sectional view of a memory device according to an embodiment of the present invention.
【図3】本発明の実施例におけるメモリ素子の製造に用
いる製造装置の概略図FIG. 3 is a schematic view of a manufacturing apparatus used for manufacturing a memory device according to an embodiment of the present invention.
1 絶縁性基板 2、3、7、12、13、17 電極 4、6 抵抗体 5、8 電気絶縁性物質 9 微粒子 10 Si基板 11 Si熱酸化膜 14、16 抵抗体薄膜 15 SiO2薄膜 18 石英ガラスターゲット 19 Auターゲット 20 基板 21 ヒーター 22 基板ホルダ 23 シールド板 24 ガス導入口 25 ガス排出口1 Insulating Substrate 2, 3, 7, 12, 13, 17 Electrode 4, 6 Resistor 5, 8 Electrical Insulating Material 9 Fine Particles 10 Si Substrate 11 Si Thermal Oxide Film 14, 16 Resistor Thin Film 15 SiO 2 Thin Film 18 Quartz Glass target 19 Au target 20 Substrate 21 Heater 22 Substrate holder 23 Shield plate 24 Gas inlet 25 Gas outlet
Claims (8)
る複数の微粒子が絶縁層中に分散された第1の抵抗体
と、前記基板上の前記第1の抵抗体の両端に形成された
第1及び第2の電極と、前記第1の抵抗体上に電気絶縁
性物質層を介して形成された金属または半導体からなる
複数の微粒子が絶縁層中に分散された第2の抵抗体と、
前記第2の抵抗体上に形成された第3の電極とを有し、
前記第1の電極と前記第2の電極間に流れるトンネル電
流の特性により前記第2の抵抗体中の電子の有無を判断
することを特徴とするメモリ素子。1. A first resistor formed on a substrate in which a plurality of fine particles made of metal or semiconductor are dispersed in an insulating layer, and a first resistor formed on both ends of the first resistor on the substrate. A first resistor and a second electrode; and a second resistor in which a plurality of fine particles made of metal or semiconductor formed on the first resistor via an electrically insulating material layer are dispersed in the insulating layer,
A third electrode formed on the second resistor,
A memory element, wherein the presence or absence of electrons in the second resistor is determined based on a characteristic of a tunnel current flowing between the first electrode and the second electrode.
または半導体からなる複数の微粒子の間隔が0.5nm
〜1nmであることを特徴とする請求項1記載のメモリ
素子。2. A plurality of fine particles made of metal or semiconductor dispersed in the first and second resistors have an interval of 0.5 nm.
The memory device according to claim 1, wherein the memory device has a thickness of ˜1 nm.
ることを特徴とする請求項1記載のメモリ素子。3. The memory device according to claim 1, wherein the electrically insulating material layer has a thickness of 5 nm or less.
nm以下であることを特徴とする請求項1記載のメモリ
素子。4. The diameter of metal or semiconductor fine particles is 50.
The memory device according to claim 1, wherein the memory device has a thickness of not more than nm.
抵抗体と第2の抵抗体間の電気絶縁性物質が層状に積層
されたことを特徴とする請求項1記載のメモリ素子。5. The first resistor, the second resistor, and the electrically insulating substance between the first resistor and the second resistor are laminated in layers. Memory device.
の電極を形成する工程と、前記第1及び第2の電極が形
成された前記基板上に金属または半導体からなる複数の
微粒子が絶縁層中に分散された第1の抵抗体を形成する
工程と、前記第1の抵抗体に電気絶縁性物質層を介して
金属または半導体からなる複数の微粒子が絶縁層中に分
散された第2の抵抗体を形成する工程と、前記第2の抵
抗体上に第3の電極を形成する工程とを有するメモリ素
子の製造方法であって、前記電気絶縁性物質層を層状に
積層することを特徴とするメモリ素子の製造方法。6. The first and second substrates are spaced apart from each other on the substrate by a predetermined distance.
And a step of forming a first resistor in which a plurality of fine particles made of metal or semiconductor are dispersed in an insulating layer on the substrate on which the first and second electrodes are formed. Forming a second resistor in which a plurality of fine particles made of metal or semiconductor are dispersed in the insulating layer on the first resistor via an electrically insulating material layer; and on the second resistor. And a step of forming a third electrode on the memory element, wherein the electrically insulating material layer is laminated in layers.
質と金属または半導体からなる微粒子とを交互に堆積さ
せることにより形成することを特徴とする請求項6記載
のメモリ素子の製造方法。7. The method of manufacturing a memory element according to claim 6, wherein the first or second resistor is formed by alternately depositing an electrically insulating substance and fine particles made of a metal or a semiconductor. .
を付加したことを特徴とする請求項6記載のメモリ素子
の製造方法。8. The method of manufacturing a memory device according to claim 6, wherein a step of heat-treating the first or second resistor is added.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7179818A JPH0936317A (en) | 1995-07-17 | 1995-07-17 | Memory device and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7179818A JPH0936317A (en) | 1995-07-17 | 1995-07-17 | Memory device and manufacturing method thereof |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0936317A true JPH0936317A (en) | 1997-02-07 |
Family
ID=16072433
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7179818A Pending JPH0936317A (en) | 1995-07-17 | 1995-07-17 | Memory device and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0936317A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998053504A1 (en) * | 1997-05-21 | 1998-11-26 | Christoph Wasshuber | Single-electron memory component |
| WO2004010508A1 (en) * | 2002-07-23 | 2004-01-29 | Asahi Glass Company, Limited | Nonvolatile semiconductor storage device and manufacturing method |
| EP1256986A3 (en) * | 2001-05-10 | 2004-04-21 | Samsung Electronics Co., Ltd. | Single electron memory device and method for manufacturing the same |
-
1995
- 1995-07-17 JP JP7179818A patent/JPH0936317A/en active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998053504A1 (en) * | 1997-05-21 | 1998-11-26 | Christoph Wasshuber | Single-electron memory component |
| EP1256986A3 (en) * | 2001-05-10 | 2004-04-21 | Samsung Electronics Co., Ltd. | Single electron memory device and method for manufacturing the same |
| US6946346B2 (en) | 2001-05-10 | 2005-09-20 | Samsung Electronics Co., Ltd. | Method for manufacturing a single electron memory device having quantum dots between gate electrode and single electron storage element |
| WO2004010508A1 (en) * | 2002-07-23 | 2004-01-29 | Asahi Glass Company, Limited | Nonvolatile semiconductor storage device and manufacturing method |
| US7550802B2 (en) | 2002-07-23 | 2009-06-23 | Asahi Glass Company, Limited | Nonvolatile semiconductor memory device and manufacturing process of the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5731598A (en) | Single electron tunnel device and method for fabricating the same | |
| US11158796B2 (en) | Resistance variable memory device with nanoparticle electrode and method of fabrication | |
| US8101936B2 (en) | SnSe-based limited reprogrammable cell | |
| JP4056817B2 (en) | Method for manufacturing nonvolatile semiconductor memory element | |
| Munde et al. | Intrinsic resistance switching in amorphous silicon suboxides: The role of columnar microstructure | |
| US7659205B2 (en) | Amorphous carbon-based non-volatile memory | |
| US20100276667A1 (en) | Nonvolatile memory electronic device including nanowire channel and nanoparticle-floating gate nodes and a method for fabricating the same | |
| JP2004055969A5 (en) | ||
| JP2001524266A (en) | Device and manufacturing method based on quantum islands | |
| JPH0969630A (en) | Single electron tunnel device and method of manufacturing the same | |
| JP2002231834A (en) | Semiconductor storage device | |
| JPH0936317A (en) | Memory device and manufacturing method thereof | |
| CN1964076A (en) | Gate structure, semiconductor memory device having the gate structure and methods of fabricating the same | |
| US7304368B2 (en) | Chalcogenide-based electrokinetic memory element and method of forming the same | |
| JP4304272B2 (en) | Thermoelectric conversion material thin film, sensor element and manufacturing method thereof | |
| CN103794722A (en) | Novel phase change storage cell structure and manufacturing method thereof | |
| JP4438275B2 (en) | Operation method of resistance change function body | |
| Watson | Tin oxide cluster assembled films: Morphology and gas sensors | |
| KR100766488B1 (en) | A PRAM element having a multilayer thin film structure of a chalcogen compound and an oxide film and a method of manufacturing the same | |
| JP4981307B2 (en) | Electronic device, electronic circuit, and electronic equipment | |
| CN116471920A (en) | A kind of high-purity graphite-doped nano phase change film and its application | |
| JPH10106053A (en) | Information recording medium, method of manufacturing the same, information recording method and information recording apparatus using the same | |
| JPS58196026A (en) | Manufacturing method of thin film transistor | |
| JPH0760885B2 (en) | Method of manufacturing memory device |