JPH09503105A

JPH09503105A - リアルタイム音声パケットレイヤエンコーダ

Info

Publication number: JPH09503105A
Application number: JP7508647A
Authority: JP
Inventors: メイヤー，トーマス，ジョン
Original assignee: RCA Licensing Corp
Current assignee: RCA Licensing Corp
Priority date: 1993-09-10
Filing date: 1993-09-10
Publication date: 1997-03-25
Anticipated expiration: 2019-03-15
Also published as: KR960705421A; ES2118976T3; EP0717892B1; DE69319931D1; WO1995007579A1; US5784277A; KR100306686B1; JP3507498B2; DE69319931T2; EP0717892A1

Abstract

(57)【要約】２^S通りのシステム状態が定義可能なＳビット出力信号を供給する状態マシンと、様々な付加データの供給源と、付属回路とから構成されたパケットエンコーダであって、これにより状態マシンの出力ビットの内のＮビット（Ｎ＜Ｓ）が状態デコーダの介入なしにマルチプレクサを直接制御するように結合される。

Description

【発明の詳細な説明】リアルタイム音声パケットレイヤエンコーダ発明の要約本発明のパケットエンコーダは、システム状態を２^S通りに定義可能なＳビット出力信号を提供する状態マシン(state machine)と、ヘッダ・データと圧縮音声データの供給源と、マルチプレクサとから構成されている。この状態マシンの出力ビットのうちＮビット（Ｎ＜Ｓ）はマルチプレクサに結合されて直接マルチプレクサを制御する。この制御下で、マルチプレクサは所定のプロトコルに従ってヘッダーと圧縮音声データとを連結させてパケットを生成する。状態マシンのそれぞれの状態は、状態デコーダを介入することなしにＮビットでマルチプレクサを制御できるように選択される。発明の背景技術高精細度の映像、ステレオ音声および補助データを指定の帯域幅，互換性、コストの制約内で提供する方式のことを高精細度テレビジョン（ＨＤＴＶ）と一般に記述している。ＨＤＴＶの主要な点は、高解像度信号をデジタル化し、標準テレビチャンネルに適合するようにデジタル信号を圧縮し、圧縮されたデジタル信号を所定の制約内の６ＭＨｚのチャンネルで送信することにある。高解像度信号はその映像、音声、データ成分にそれぞれ分離される。各成分は他の成分から別々に圧縮され符号化される。現方式における音声デジタル信号の圧縮と符号化をＭＰＥＧ標準の点から説明する。ＭＰＥＧは、国際標準化機関の中の動画専門家グループがデジタル記憶媒体に記憶された動画像や関連する音声のコード化表現法に関して開発した国際標準である。音声処理機能は、衛星によってあるいはその他の伝送媒体によって最終的には地球規模で転送される圧縮音声信号を調節する。この音声処理機能は、ＣＣＳオーディオ・プロダクツ社から入手できるＣＣＳ−ＣＤＱ−２０００圧縮器のようなフレーム・エンコーダからの圧縮音声フレームの直列ストリームを受け入れる。フレーム・エンコーダは音声ＭＰＥＧ信号を所要の出力品質に応じて５６から３８４Ｋｂｐｓの範囲内でユーザーが選択可能な出力デジタルビット・レートで提供する。音声プロセッサはビット・ストリームをバイト幅のデジタル信号に変換し、適切なヘッダー情報を挿入してＭＰＥＧパケットを生成し、このパケットを転送する。この音声プロセッサは、クロックとタイミングの発生器、フレーム・シンクロナイザ、ＭＰＥＧパケット・エンコーダ、転送プロセッサ、出力バッファを包含してよい。本発明は、フレーム・シンクロナイザから供給されたバイト幅デジタル信号を符号化してＭＰＥＧ転送パケットを生成するＭＰＥＧパケット・エンコーダに関するものである。ＭＰＥＧパケット・エンコーダは、ヘッダ情報をデジタル音声データ信号に結するマルチプレクサと、ヘッダ情報を供給する回路と、マルチプレクサへのヘッダ情報の入力を制御するシーケンス・コントローラあるいは状態マシンを包含してよい。発明の要約フレーム・シンクロナイザはバイト幅データ信号で配列されたフレームを遅延回路を通ってマルチプレクサへと供給する。遅延回路はこのデータ信号を遅延させて所定のバイト数、例えば、８バイトの情報をフレーム・ヘッダとしてデータ信号に挿入させる。ヘッダ情報の部分は、符号化セッション前に演算して記憶媒体に記憶させてもよい。フレーム・シンクロナイザはパッケージ・シーケンス・コントローラへフレーム開始信号を供給する。このフレーム開始信号に応答して、パッケージ・シーケンス・コントローラは制御信号を生成し、この制御信号により記憶媒体からヘッダ情報をデータ信号に挿入する処理を制御したり、マルチプレクサの動作を制御する。パッケージ・シーケンス・コントローラには状態マシンが組み込まれており、この状態マシンはマルチプレクサあるいはその他の回路を直接制御するための各定義済み状態(state)を有する。図面の簡単な説明図１は、本発明を具現化したリアルタイム音声ＭＰＥＧパケットレイヤエンコーダの一実施例のブロック図である。図２は、ＭＰＥＧパケット・シーケンス・コントローラの一実施例のブロック図である。図３は、状態マシンの具体例を示す。図４および図５は、パケット・シーケンス・コントローラ内の状態マシンに関する状態“バブル”図(state"bubble"diagrams)である。図６は、時刻記録された(time-stamped)先頭パケット用のＭＰＥＧパケットレイヤエンコーダのタイミング図である。図７は、時刻記録された続行パケット用のＭＰＥＧパケットレイヤエンコーダのタイミング図である。図１は、提案された本発明の様々な実施形態を包含する音声エンコーダのブロック図を表す。図１において、ＣＣＳ−ＣＤＱ−２０００のようなフレーム・エンコーダ１からシリアルデータ入力信号とビットレート・クロック信号がフレーム・シンクロナイザおよびシリアル／パラレル変換器２に供給される。ＣＣＳ− ＣＤＱ−２０００は、１６ビットアナログ／デジタル変換器を用いて４８Ｋｓｐｓ（キロサンプル／秒）のレートで音声信号をサンプリングすることでアナログ音声信号をそれらのデジタル等価に変換するのに使用される。このデジタル化した音声は、次にＩＳＯ・ＭＰＥＧレイヤ２のアルゴリズム（ＭＵＳＩＣＡＭ）を用いて圧縮され、その結果得られたデジタル信号はＶ．３５やＸ．２１あるいはＲＳ４２２デジタル出力部を通って出力される。この出力のデジタルビット・レートは、所要の出力品質に応じて５６から３８４Ｋｂｐｓ（キロビット／秒）の範囲内でユーザーが選択できる。シリアル・データ入力信号のフレームの長さとデータ転送速度は変更が可能で、ＣＣＳ−ＣＤＱ−２０００の構成によって決まる。典型的なフレーム間は２５６Ｋｂｐｓで発生するシリアル・ビット・ストリームに圧縮された２４ｍｓｅｃの連続リアルタイム音声信号を含む。このＭＰＥＧ音声フレームは１６ビットの音声フレーム同期ワード（フレーム開始コード）を含む。さらに、伝送されたＭＰＥＧ音声フレームは、量子化した音声値は勿論のこと、ビット割り当てを表す補助情報と位取り因数を含み、これらは全てデコーダによって音声情報を複製するのに要求される。フレーム・シンクロナイザ２とエンコーダ９はシリアル・データを整理しなおし(reorder)、例えばヘッダ・データ等を追加してＣＤＱ−２０００デジタル出力信号をＭＰＥＧパケット・プロトコルに適合させる。フレーム・シンクロナイザ２はＣＣＳ−ＣＤＷ−２０００音声エンコーダ１からシリアル・データ入力信号を受け入れる。このフレーム・シンクロナイザは、ＣＤＱ−２０００デジタル出力信号からバイト幅（８ビット・バイト）のデータ・ストリームを生成し、このデータ・ストリームは音声フレーム同期開始ワードに揃えたバイト境界を伴っている。フレーム・シンクロナイザ２はさらにバイト・レート・クロックと音声フレーム同期パルスを生成し、この音声フレーム同期パルスは、１ビット・レート・音声クロック期間の長さで、音声フレームの第１バイト期間中におけるバイトクロックの正の遷移に及ぶ。フレーム・シンクロナイザ２からパケット・エンコーダ９へデータが供給される。エンコーダ９ではこの圧縮音声データに可変のヘッダ情報とタイミング情報を付加する。このエンコーダ９には、補正遅延器３、ヘッダ情報および／または補助情報の供給源４，６、データを結合するマルチプレクサ５、およびエンコーダ９内部の処理素子の互々を調整するコントローラ７とが包含されている。パケット・エンコーダ９は、フレーム・シンクロナイザ２からバイト幅フォーマットで音声フレームを受け入れる。エンコーダ９内にデータおよびヘッダ情報を転送することはビット・レート・クロックの制御の下に成し遂げられ、このビット・レート・クロックは、どのデータ転送速度を選択してもバイト幅データ転送速度の８倍の速度で実行する。バイト幅データ・ストリームの転送は２段遅延器３を通って緩衝され、それからマルチプレクサ５へ供給される。この遅延器３は、連続したデータの流れを受け取る間に、ヘッダを本例では、１６ヘッダ・バイトまでバイト幅データ・ストリームに挿入するための時間をマルチプレクサ５に提供することを含む。そのバイト情報（すなわちヘッダ・バイト）は上述のデータ信号内に存在するフレーム開始コードの前に挿入される。フレーム・シンクロナイザ２は、フレームの開始が検出されたことを示すためにパッケージ・シーケンス・コントローラ７へ音声同期パルスまたはフレーム開始信号を供給する。シーケンス・コントローラ７はマルチプレクサ５、ヘッダ回路６、およびトランスポート・プロセッサ８を制御する出力制御信号を生成する。図２に好例のシーケンス・コントローラを図示する。このシーケンス・コントローラ７は、状態マシン２２、パケットの時刻記録（タイムスタンプ）を制御する回路２３（ＴＳＨＩＦＴ）、および各パケットに含まれたフレームの数をカウントする回路２４（ＦＲＣＯＵＮＴ）とを包含する。回路ＴＳＨＩＦＴ（Ｔシフト）２３は１６対１・マルチプレクサ２５とカウンタ２６とを含んでいる。このカウンタ２６は循環（ラップ・アラウンド）で動作するアップカウンタである。このカウンタは、状態マシン２２から供給される信号ＴＳＰＳに反応してそのカウント値をインクリメント（増分）する。信号ＴＳＰＳはそれぞれの音声パケットの終了を示している。カウンタ２６は、パケットカウントを示すカウンタ信号ＣＳを１６対１・マルチプレクサ２５の制御入力ポートへ供給する。１６対１・マルチプレクサ２５は本例では、１６個のスィッチからのユーザにより事前設定された１６の信号もまた受信する。これに代えて、これらの信号をマイクロプロセッサの制御の下で生成させることもできるはずである。これら１６の信号は、どのパケットがタイムスタンプされるべきか、すなわち、１つおきに、３つおきに、あるいは全てのパケットにタイムスタンプするかを定める１つの“パターン ”を形成する。１６対１・マルチプレクサ２５はこの“パターン”と、タイムスタンプを次のパケットに含めるべきかどうかを表すパケットカウントとに基づいて信号ＴＳを生成する。補助回路であるＦＲＣＯＵＮＴ（ＦＲカウント）２４は各パケット内に含まれるフレームの数をカウントし、そのカウント値と所要の数値、本例では、一組のスイッチ３１に設定されている所要の数値とを比較し、これら２つが一致した時を信号ＩＭＡＸを介して状態マシンへ通知する。ＦＲＣＯＵＮＴは、状態デコーダ（状態復号器）２９と、５ビットカウンタ２８と、比較器２７とを含む。状態デコーダ２９は状態マシン２２の状態を監視し、ここでＳＴＡＲＴＣＯＤＥ１（ＳＣ１）とＩＮＣＲＥＭＥＮＴ（ＩＮＣ）として指名された２つの特有の状態 (unique state)を認識するように整えられている。状態ＳＣ１は新しいパケットの開始を示し、デコーダ２９はこの状態を認識するとカウンタ２８を所定値に、例えば、０にリセットする。状態ＩＮＣは現フレームの終了を示し、デコーダ２９はこの状態を認識するとカウンタ２８の値を１単位増分する。状態マシン２２はマルチプレクサ５を調整してパケット構築中に対応する入力信号(appropriate input signal)を指定の回数通過させる。図３に好例の状態マシンを示す。この状態マシンにおいて、装置（ユニット）５１（例えば、プログラム可能アレイ論理装置）は、フレーム・シンクロナイザからのＰビット幅の制御信号とＮビット幅の自身の出力信号とによってアドレス指定される。状態マシンは従ってＮビット幅の信号を生成する。この信号は部分アドレスとして装置５１へフィードバックされる。装置５１から提供された出力のＮ−Ｍビット（ＮマイナスＭビット）はマルチプレクサ５の制御入力ポートに結合される。その残りのＭビットはＯＲゲート５０で分析され、このＯＲゲートは、有効なデータがマルチプレクサを現に通過中の時だけ第１出力状態を示し、それ以外の時は第２状態を示す。ＯＲゲート５０の出力は他のＤＡＴＡＥＮＡＢＬＥ＆ＣＯＮＴＲＯＬ（データ・イネーブルおよび制御）信号と共にトランスポート・プロセッサ８に供給される。これらの信号は、マルチプレクサ５からの出力がパケットの一部であるか、あるいは無視される出力であるかどうか、さらにパケット開始の場合か、パケット終了の場合かを示す。プログラム可能アレイ論理装置からのＮビット幅信号はＦＲＣＯＵＮＴ回路２４に供給される。ずっと前に説明したように、この回路は各パケット内にあるフレームの数をカウントする。カウントされたフレームの数が所定の固定値に等しくなると、ＦＲＣＯＵＮＴ回路２４は、現パケットは十分であり、新規のパケットが開始されるべきことを示す信号ＩＭＡＸを状態マシンへ送る。図４はコントローラに関する状態「バブル」図を示す。各バブルは状態マシンのそれぞれの状態を表している。状態マシンからの各出力をデコード（復号）する必要性を回避するために、マルチプレクサを直接制御するのに使用できるように状態マシンの下位状態ビットが選択されている。図５は図４のバブル図を状態名に置き換えてそれらの状態を代表する２進等価値(binary equivalents)で示している。状態マシンは、マルチプレクサとは無関係ではあるが、他の回路を制御することのできる補助制御状態だけでなく、マルチプレクサへの各入力信号についての２進数で表わされた状態を定義する。状態は所要のマルチプレクサ・オペレーションに従って選択される。この実施例では、４個の最下位ビット（ＬＳＢ）がマルチプレクサを直接制御するのに使用される。それ以外の状態を定義する補助的なビットも実際には含まれており、補助（付属）システム機能、例えば、“ＷＡＩＴ（待機）”期間の設定、ＦＩＦＯ（first-in first-out；先入れ先出し）の初期化、カウンタ２６のインクリメントなどを実行するためのビットも含まれている。しかしながら、マルチプレクサの制御に関連がある状態は特有のものでないということは、認められるであろう。４個のＬＳＢ（最下位ビット）をマルチプレクサの制御に適用するのは残りの最上位ビット（ＭＳＢ）が全てゼロの時だけである。従って、例えば、状態１３２において、最下位ビットの１０００の組み合わせで判別されたときにマルチプレクサはデータを通過させるが、このデータはパケット構成(forma tion)とは無関係である。マルチプレクサのオペレーションに関する規格外の状態(extra states)にも適応させるために、最上位ビットの全部の論理和をとってイネーブル／ディスエイブル（使用可能／機能抑止）信号を生成し、この信号は、マルチプレクサによって受け渡されたデータが有効の場合は０の状態、無効の場合は１の状態をそれぞれ示す。このイネーブル／ディスエイブル信号はマルチプレクサからのデータと一緒にトランスポート・プロセッサへ受け渡される。当該技術の通常の熟練者であれば、ビットの数や位置を変更して回路を制御し、状態を規定することは容易なことである。システムの立ち上げ時に、状態マシンは初期ＲＥＳＥＴ［１３１］となり、フレーム・シンクロナイザ２から有効なフレーム同期信号（／ＡＳＷ）を受け取るまでこの状態を維持する。いったん／ＡＳＷが検出されると、システムはＤＥＬＡＹ［１３２］およびＦＩＦＯ［１３３］セット・アップ状態を通り抜け、この間に、適切なＤＡＴＡＥＮＡＢＬＥおよびＣＯＮＴＲＯＬ信号（データ・イネーブルおよび制御信号）がトランスポート・プロセッサに結合されて適切な入力データがマルチプレクサのためにセットアップ（準備）される。初期化の後、状態マシンはＳＴＡＲＴＣＯＤＥ１［１３４］，ＳＴＡＲＴＣＯＤＥ２［１３５］、およびＳＴＡＲＴＣＯＤＥ３［１３６］の各状態を通り抜けることでパケットの構築を開始するが、これら３つの状態はマルチプレクサを調整してヘッダ情報源回路４からのパケット開始コードの３バイトを逐次選択する。ＳＴＲＥＡＭＩＤ［１３７］と示した次の状態は、マルチプレクサを調整してヘッダ情報源回路４からのサービス識別子（ＳＩＤ）を受け渡して、パケットが音声信号、映像信号、あるいはビジタル信号を含んでいるのかどうかを指示させる。ＰＡＣＫＥＴＬＥＮＧＴＨ１［１３８］とＰＡＣＫＥＴＬＥＮＧＴＨ２［１３９］は、パケット当たりのフレーム数とフレーム・サイズを基にしてパケットの長さをバイト単位で示す２バイトを含む状態である。このデータはヘッダルックアップ・テーブル６から供給され、状態１３８と状態１３９の間にマルチプレクサ５によって受け渡される。マルチプレクサ２５からの信号ＴＳの状態に従って、状態マシンは次にマルチプレクサ５を調整してＤＡＴＡＩＤ状態［１４６］にある時に１個の追加ヘッダ・バイトを挿入し、あるいは、ＴＩＭＥＳＴＡＭＰ状態、すなわち、ＴＩＭＥＳＴＡＭＰ１［１４０］，ＴＩＭＥＳＴＡＭＰ２［１４１］，ＴＩＭＥＳＴＡＭＰ３［１４２］，ＴＩＭＥＳＴＡＭＰ４［１４３］およびＴＩＭＥＳＴＡＭＰ５［１４４］を通過する間に５個の追加バイトを挿入させる。最後に、システムはＤＡＴＡ［１４５］状態に移行し、マルチプレクサ５を調整して音声デジタルデータ信号からのデータを受け渡しする。データ・バイトの挿入が終わると、システムは別のデータ・バイトがラッチに準備されるまでＷＡＩＴ状態に入る。新規フレームが開始された場合は、システムはＳＴＡＲＴＣＯＤＥ１の状態に入る。そうでない場合は、システムはＷＡＩＴ状態とＤＡＴＡ状態の間を交互に起りながらその時間のほとんどをＷＡＩＴ状態で費やす。１／８ビットレート・クロックでデータが到着され続けていることを思い出してほしい。図６と図７は、パケットの構築に使用される制御信号の相関関係を示す。もっとはっきりといえば、図６と図７の両方において、ＳＡＣはシリアル入力データのビットレート・クロックを表わし、ＢＹＣＥはバイト・レート・クロックを表わし、ＰＡＣはバイト・クロックを表わし、／ＡＳＷはフレーム開始信号を表わす。ＳＴＡＴＥはシーケンス・コントローラの現在の状態を表わしている。ＴＳＰＳは状態マシンから回路ＴＳＨＩＦＴへ供給された信号を表し、この信号は各音声パケットの終端を示している。図６において、Ｔ０の時点で状態マシンは初期のＲＥＳＥＴ状態にあると想定される。最初の有効なフレーム開始信号を検出するとすぐに、フレーム・シンクロナイザはＴ１時に信号／ＡＳＷを生成し、シーケンス・コントローラをトリガして初期化を実行させるが、この初期化はＴ２時のＤＥＬＡＹ状態とＴ４時のＦＩＦＯ状態で示されており、この間にシーケンス・コントローラからトランスポート・プロセッサへ制御情報が送られる。図５に示したように、ＤＥＬＡＹ状態とＦＩＦＯ状態の両方の状態にある間は状態マシンの出力はその５番目のビットが１となっている。従って、イネーブル／ディスエイブル信号は１であり、マルチプレクサ５に結合されている回路はマルチプレクサ５によって同時に渡されたデータを無視するように条件付けられている。この時点で、ＤＡＴＡ（データ）バイトは区間Ｔ２時からＴ１０時の間に遅延器の第１ラッチ内にクロックで記録される。Ｔ６の時点で、イネーブル／ディスエイブル信号はロー(low)になり、マルチプレクサ５に結合されている回路はマルチプレクサ５によって受け渡されたデータを利用できるようになる。Ｔ６時のＳＣ１（ＳＴＡＲＴＣＯＤＥ１）で表わされた状態になるとシステムはヘッダ情報の挿入を開始する。シーケンスコントローラはヘッダバイトの残り部分を（ビットクロック・レートで）データストリームに挿入し続ける。Ｔ８の時点でＳＣ２状態に入り、ＳＴＡＲＴＣＯＤＥ２のデータが連結され、Ｔ１０の時点でＳＣ３状態に入り、ＳＴＡＲＴＣＯＤＥ３のデータが連結され、Ｔ１２の時点でＳＩＤ状態に入り、ＳＴＲＥＡＭＩＤデータが連結され、Ｔ１４の時点でＰＬ１状態に入り、ＰＡＣＫＥＴＬＥＮＧＨＴ１のデータが連結され、Ｔ１６の時点でＰＬ２状態に入り、ＰＡＣＫＥＴＬＥＮＧＴＨ２のデータが連結される。この実施例では、時刻記録(time-stamping)が選択された。それ故、Ｔ１８、Ｔ２０、Ｔ２２、Ｔ２４およびＴ２６の時点では、それぞれＴＳ１、ＴＳ２、ＴＳ３、ＴＳ４およびＴＳ５の状態に入る。これら５つの状態の期間において、映像システムクロックをカウントするモジュロ・Ｒ・カウンタから３３ビット・タイムコードが標本抽出（サンプル）され、（ＭＰＥＧ標準に記述されているように）それぞれ８ビット単位の５バイトにオペランド解析された(parsed into)７つの固定マーカービットと上記３３ビットタイムコードが音声パケットに連結される。この挿入期間において、すなわち、Ｔ１７からＴ２６までの期間にデータバイトは遅延器の第２ラッチへ移動する。ヘッダバイトが挿入されると、Ｔ２８のＤＡＴＡ状態においてそのデータ・バイトは第２遅延ラッチから読み出されてパケットに挿入される。バイト幅データはＳＡＣクロックレートの１／８のレートでシステムに入力されるので、数クロック周期の間は追加データを利用できない。Ｔ３０の時点で状態マシンは、ＷＡＩＴ状態に入り、Ｔ３５の時点でＢＹＣＥ信号により新しいバイトが示されるまで８ビット・レート・クロック周期毎に遅延ラッチから１バイトのデータを抽出する。ＷＡＩＴ状態の時においては、マルチプレクサは状態マシンから関連のある信号を受け取ることはない。／ＡＳＷ信号によって示されているように新規フレームが検出された場合は、図７に示すようにＴ２の時点で状態マシンはＩＮＣ（ＩＮＣＲＥＭＥＮＴ）状態を通り抜ける。ＩＮＣ状態の期間では、Ｔ４の時点のＤＡＴＡ状態の時に、遅延器の第２ラッチ内のＤａｔａＢｙｔｅ（データバイト）が転送される前にＦＲＣＯＵＮＴ（図２に示す）のフレームカウンタがインクリメントされる。遅延ラッチのために、システムは新規パケットを開始する前に直前のフレームの最後のバイトを転送しなければならない。パケット内に所要の数のフレームが含まれていることをフレームカウンタが示した場合は、状態マシンはＳＣ１（ＳＴＡＲＴＣＯＤＥ１）の状態に移って新規ＭＰＥＧパケットを開始する。もしそうでなければ、状態マシンはＷＡＩＴ状態に単に戻って現在のパケット内に次のフレームを含ませる。図７は後続のパケットを構築しなければならない時のエンコーダのオペレーションを示す。音声ＭＰＥＧレイヤパケットが整数の音声フレームで成り立っているので、いつ新規パケットを開始するかを知るためにコントローラは入力データを監視し続けなければならない。必要数のフレームがパケット内に挿入されてしまうと、コントローラはフレーム開始信号／ＡＳＷを監視する。遅延器のために、Ｔ４時点の第１ＤＡＴＡ状態で図示されているようにヘッダが挿入可能になる前に、現在のパケットの最後のバイトを第２パイプラインラッチの中から読み出さねばならない。次に、図６でしたと同様にシーケンス・コントローラはヘッダの作成をただちに開始する（Ｔ６の時点から始まってシステムはＳＣ１、ＳＣ２、ＳＣ３、ＳＩＤ，ＰＬ１，ＰＬ２，ＴＳ１，ＴＳ２，ＴＳ３，ＴＳ４およびＴＳ５状態を通り抜ける）。Ｔ２８の時点でヘッダが完成するまでは、第２ラッチで第１データ・バイトが利用できる。図６の場合と同様に、（Ｔ２８の時点で）ＤＡＴＡ状態に入って、第１データ・バイトが連結される。Ｔ３０の時点でＷＡＩＴ状態に入り、第２データバイトがＴ３６の時点で転送されてラッチ２で利用可能となるまでＷＡＩＴ状態となる。本発明の状態マシンは、遅延器がない場合は最大８バイトまでが適応可能なデータ・ストリーム内に１６ヘッダバイトを挿入するのを許容する。しかし遅延器は８ヘッダ・バイト以上を必要としない。もし、８ヘッダ・バイトより少ないヘッダバイトが要求された場合は、コントローラはヘッダが構成された後にＷＡＩＴ状態に導入することができる。これにより、コントローラは遅延回路中に存在する２つのラッチを通って転送されてくるデータを“待機”できる。ヘッダ・バイトの成分の一つは、パケット全体の長さを識別する２バイト・文字列(sequence)（ＰＡＣＫＥＴＬＥＮＧＴＨ１とＰＡＣＫＥＴＬＥＮＧＴＨ２）である。この数(quantity)は固定されておらず、パケット毎に変えても良い。パケット長は、パケットが時刻記録情報を含むかどうか、パケット当たりのフレームの個数、およびフレーム当たりのバイト数を含むいくつかの項目(item)で決まる。一般的に、定められた符号化期間中ではこれらの値は固定されているものであるけれども、これらの値は変更可能である。本実施例では、ＣＣＳ−ＣＤＱ−２０００は可能なフレーム長を８つ有する。これらは３ビットで表すことができる。本実施例では、パケット当たりのフレーム数は５ビットで表わすことのできる２８フレームまで許容する。２通りの起り得る時刻記録オプション（時刻記録をする場合と、しない場合）を１ビットで表すことができる。それゆえ、２（３＋５＋１）＝５１２通りの有効な組み合わせが存在する。これらの値をリアルタイムに計算するには大規模な回路が必要となるであろう。その代わりに、符号化を開始する前にパケットサイズで取り得る組み合わせの計算を一度実行して記憶させておくことができる。本実施例では、図１においてヘッダ・ルックアップ・テーブル６に示すように、５１２バイトの２個のＲＯＭにパケットサイズの上位バイトと下位バイトを記憶している。パケットサイズを決める変数の全てはヘッダ・ルックアップ・テーブル６で解読され、その解読結果がマルチプレクサ５が直接利用できるようにパケット・ヘッダに編入される。

【手続補正書】特許法第１８４条の８【提出日】１９９５年６月６日【補正内容】（原文明細書第５頁）コントローラ７はマルチプレクサ５、ヘッダ回路６、およびトランスポート・プロセッサ８を制御する出力制御信号を生成する。図２に好例のシーケンス・コントローラを図示する。このシーケンス・コントローラ７は、状態マシン２２、パケットの時刻記録（タイムスタンプ）を制御する回路３１（ＴＳＨＩＦＴ）、および各パケットに含まれたフレームの数をカウントする回路２４（ＦＲＣＯＵＮＴ）とを包含する。回路ＴＳＨＩＦＴ（Ｔシフト）３１は１６対１・マルチプレクサ２５とカウンタ２６とを含んでいる。このカウンタ２６は循環（ラップ・アラウンド）で動作するアップカウンタである。このカウンタは、状態マシン２２から供給される信号ＴＳＰＳに反応してそのカウント値をインクリメント（増分）する。信号ＴＳＰＳはそれぞれの音声パケットの終了を示している。カウンタ２６は、パケットカウントを示すカウンタ信号ＣＳを１６対１・マルチプレクサ２５の制御入力ポートへ供給する。１６対１・マルチプレクサ２５は本例では、１６個のスィッチ３０からのユーザにより事前設定された１６の信号もまた受信する。これに代えて、これらの信号をマイクロプロセッサの制御の下で生成させることもできるはずである。これら１６の信号は、どのパケットがタイムスタンプされるべきか、すなわち、１つおきに、３つおきに、あるいは全てのパケットにタイムスタンプするかを定める１つの“パターン”を形成する。１６対１・マルチプレクサ２５はこの“パターン”と、タイムスタンプを次のパケットに含めるべきかどうかを表すパケットカウントとに基づいて信号ＴＳを生成する。補助回路であるＦＲＣＯＵＮＴ（ＦＲカウント）２４は各パケット内に含まれるフレームの数をカウントし、そのカウント値と所要の数値、本例では、一組のスイッチに設定されている所要の数値（ＦＲＡＭＥＳ／ＰＡＫＥＴ）とを比較し、これら２つが一致した時を信号ＩＭＡＸを介して状態マシンへ通知する。ＦＲＣＯＵＮＴは、状態デコーダ（状態復号器）２９と、５ビットカウンタ２８と、比較器２７とを含む。状態デコーダ２９は状態マシン２２の状態を監視し、ここでＳＴＡＲＴＣＯＤＥ１（ＳＣ１）とＩＮＣＲＥＭＥＮＴ（ＩＮＣ）として指名された２つの特有の状態(unique state)を認識するように整えられている。状態ＳＣ１は新しいパケットの開始を示し、デコーダ２９はこの状態を認識するとカウンタ２８を所定値に、例えば、０にリセットする。状態ＩＮＣは現フレームの終了を示し、デコーダ２９はこの状態を認識するとカウンタ２８の値を１単位増分する。（原文明細書第６頁）状態マシン２２はマルチプレクサ５を調整してパケット構築中に対応する入力信号(appropriate input signal)を指定の回数通過させる。図３に好例の状態マシンを示す。この状態マシンにおいて、装置（ユニット）５１（例えば、プログラム可能アレイ論理装置）は、フレーム・シンクロナイザからのＰビット幅の制御信号とＮビット幅の自身の出力信号とによってアドレス指定される。状態マシンは従ってＮビット幅の信号を生成する。この信号は部分アドレスとして装置５１へフィードバックされる。装置５１から提供された出力のＮ−Ｍビット（ＮマイナスＭビット）はマルチプレクサ５の制御入力ポートに結合される。その残りのＭビットは比較器５２で分析され、この比較器は、有効なデータがマルチプレクサを現に通過中の時だけ第１出力状態を示し、それ以外の時は第２状態を示す。比較器５２の出力は他のＤＡＴＡＥＮＡＢＬＥ＆ＣＯＮＴＲＯＬ（データ・イネーブルおよび制御）信号と共にトランスポート・プロセッサ８に供給される。これらの信号は、マルチプレクサ５からの出力がパケットの一部であるか、あるいは無視される出力であるかどうか、さらにパケット開始の場合か、パケット終了の場合かを示す。プログラム可能アレイ論理装置からのＮビット幅信号はＦＲＣＯＵＮＴ回路２４に供給される。ずっと前に説明したように、この回路は各パケット内にあるフレームの数をカウントする。カウントされたフレームの数が所定の固定値に等しくなると、ＦＲＣＯＵＮＴ回路２４は、現パケットは十分であり、新規のパケットが開始されるべきことを示す信号ＩＭＡＸを状態マシンへ送る。図４はコントローラに関する状態「バブル」図を示す。各バブルは状態マシンのそれぞれの状態を表している。状態マシンからの各出力をデコード（復号）する必要性を回避するために、マルチプレクサを直接制御するのに使用できるように状態マシンの下位状態ビットが選択されている。図５は図４のバブル図を状態名に置き換えてそれらの状態を代表する２進等価値(binary equivalents)で示している。状態マシンは、マルチプレクサとは無関係ではあるが他の回路を制御することのできる補助制御状態だけでなく、マルチプレクサへの各入力信号についての２進数で表わされた状態を定義する。状態は所要のマルチプレクサ・オペレーションに従って選択される。請求の範囲１．フレーム開始コードをそれぞれ備えた複数の音声フレーム内に生起する圧縮音声データを所定のプロトコルに従ってデータのパケットに書式化する装置において、前記圧縮音声データの供給源（２）と、サービスタイプのデータとタイミング・データを含む各パケット・ヘッダ・データの供給源（４と６）と、各前記ヘッダ・データの供給源（４と６）と前記圧縮音声データの供給源（２）とに結合された各信号入力ポートと、マルチプレクサ制御信号を入力するＮビット制御入力ポートと、出力ポートとを有するマルチプレクサ（５）と、ＳがＮよりも大きく、ＳとＮが正の整数である時に起り得るシステム状態を定義するＳビット出力信号を供給する状態マシンであって、前記Ｓビット出力信号のうちＮビットが前記制御信号入力ポートに結合されて前記マルチプレクサ（５）を制御して前記プロトコルに従ってヘッダデータと音声データを受け渡しさせる状態マシン（２２）と、前記マルチプレクサ（５）の前記出力ポートに結合された利用手段（８）とから構成されていることを特徴とする装置。２．前記Ｓビット出力信号のうちのＳ−Ｎの残存ビットの論理結合を形成してイネーブル／ディスエイブル信号を生成する手段（５２）をさらに包含し、前記利用手段（８）は該イネーブル／ディスエイブル信号によって実行可能化／実行不可能化されることを特徴とする請求項１記載の装置。３．前記論理結合を形成する手段（５２）はＯＲ（論理和）ゲート（５２）であることを特徴とする請求項２記載の装置。【図２】

Claims

【特許請求の範囲】１．フレーム開始コードをそれぞれ備えた複数の音声フレーム内に生起する圧縮音声データを所定のプロトコルに従ってデータのパケットに書式化する装置において、前記圧縮音声データの供給源（２）と、サービスタイプのデータとタイミング・データを含む各パケット・ヘッダ・データの供給源（４と６）と、各前記ヘッダ・データの供給源（４と６）と前記圧縮音声データの供給源（２）とに結合された各信号入力ポートと、マルチプレクサ制御信号を入力するＮビット制御入力ポートと、出力ポートとを有するマルチプレクサ（５）と、ＳがＮよりも大きく、ＳとＮが正の整数である時に２^S通りが起り得るシステム状態を定義するＳビット出力信号を供給する状態マシンであって、前記Ｓビット出力信号のうちＮビットが前記制御信号入力ポートに結合されて前記マルチプレクサ（５）を制御して前記プロトコルに従ってヘッダデータと音声データを受け渡しさせる状態マシン（２２）と、前記マルチプレクサ（５）の前記出力ポートに結合された利用手段（８）とから構成されていることを特徴とする装置。２．前記Ｓビット出力信号のうちのＳ−Ｎの残存ビットの論理結合を形成してイネーブル／ディスエイブル信号を生成する手段（５２）をさらに包含し、前記利用手段（８）は該イネーブル／ディスエイブル信号によって実行可能化／実行不可能化されることを特徴とする請求項１記載の装置。３．前記論理結合を形成する手段（５２）はＯＲ（論理和）ゲート（５２）であることを特徴とする請求項２記載の装置。４．前記状態マシンの所定の状態に応答して、当該装置によって受信されたフレームの数のカウント値を提供する手段（２８と２９）と、比較手段（２７）を含み、前記カウント値がプリセット値（事前設定値）と等しくなった時に前記状態マシン（２２）を所定状態に設定する手段とをさらに具備していることを特徴とする請求項１記載の装置。５．前記状態マシンの所定の状態に応答する手段は、前記状態マシン（２２）からの前記Ｓビット出力信号に結合されて、前記システム状態を解読して、該システム状態に基づいた制御信号を生成する状態デコーダ（２９）と、前記制御信号に応答して前記マルチプレクサ（５）によって受信されたフレームの数のカウント値を提供し、かつプリセット値と比較するためのカウント信号を生成するカウンタ（２８）とを具備した請求項４記載の装置。６．圧縮音声データとヘッダデータとを含み、前記マルチプレクサの前記出力ポートに供給されるデータの所定の区間をパケットと指名し、各パケットはあるパターンに従って前記ヘッダデータ内にタイミングデータが含まれることを特徴としており、また、前記状態マシン（２２）の特定の状態に応答して該特定の状態の各出現毎にインクリメントされるカウント値を発生するカウンタ（２６）と、前記カウント値に応答して前記状態マシン（２２）を調整して、タイミングデータを有するあるいはタイミングデータを有しない各パケットに含まれているヘッダ・データによって判定される所定の交互に起る状態を、前記パターンに従って示す手段（２５）とをさらに具備していることを特徴とする請求項１記載の装置。７．前記カウント値に応答する手段は、前記パターンに配列されてどのパケットがどの所定の交互に起る状態を示すかを指示する複数の１と０の値（３０）と、該複数の値と結合して前記カウンタ（２６）により制御を受ける各入力端子を有し、前記複数の１および０の値と前記カウント値とに応じて１または０を生成するマルチプレクサ（２５）とを具備しており、該マルチプレクサ（２５）で生成された前記１または０はどの所定の交互に起る状態が示されるべきかを指示することを特徴とする請求項６記載の装置。８．前記圧縮音声データの供給源（２）と前記マルチプレクサ（５）の前記各入力部との間に結合されて、前記圧縮音声データの所定位置に所定ヘッダ・データを含ませることを許容するための遅延手段（３）をさらに具備していることを特徴とする請求項１記載の装置。９．前記パケット・ヘッダ・データの供給源（６）は、予め計算しておいた前記データのパケットの取り得るサイズを記憶するメモリ手段を具備しており、前記取り得るパケットサイズはフレームサイズ、パケット当たりのフレーム数、および時刻記録の有無を変えることができることを特徴とする請求項１記載の装置。１０．前記圧縮音声データの供給源は、アナログ音声信号をそれらのデジタル等価信号に変換し、該信号を圧縮する音声符号器および圧縮器（１）と、該音声符号器および圧縮器（１）と前記マルチプレクサ（５）の間に結合して、シリアル・データを８ビットバイトのデータにするパラレル／シリアル変換器（２）とを具備していることを特徴とする請求項１記載の装置。