JPH01205442A - How to divide semiconductor elements - Google Patents
How to divide semiconductor elementsInfo
- Publication number
- JPH01205442A JPH01205442A JP63029257A JP2925788A JPH01205442A JP H01205442 A JPH01205442 A JP H01205442A JP 63029257 A JP63029257 A JP 63029257A JP 2925788 A JP2925788 A JP 2925788A JP H01205442 A JPH01205442 A JP H01205442A
- Authority
- JP
- Japan
- Prior art keywords
- dividing
- crystal substrate
- semiconductor element
- semiconductor elements
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dicing (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
〔概 要〕
結晶基板に形成した半導体素子の分割方法の改良に関し
、
簡単且つ容易に実施し得る工程により、半導体素子を分
割する際に、半導体素子の周囲にカケが発生ずるのを防
止することが可能な半導体素子の分割方法の提供を目的
とし、
複数の半導体素子を形成した結晶基板の結晶方向に依存
することなく、ドライエツチングにより前記結晶基板を
前記半導体素子に分割するか、或いはこのドライエツチ
ングにより結晶基板に形成した分割溝の壁面に、更に保
護膜を被着する工程を含むよう構成する。[Detailed Description of the Invention] [Summary] Regarding the improvement of a method for dividing a semiconductor element formed on a crystal substrate, the present invention relates to an improvement in a method for dividing a semiconductor element formed on a crystal substrate. The purpose of the present invention is to provide a method for dividing a semiconductor element that can prevent the occurrence of deformation, and to divide the crystal substrate into the semiconductor elements by dry etching, without depending on the crystal orientation of the crystal substrate on which a plurality of semiconductor elements are formed. The structure includes the step of further applying a protective film to the wall surfaces of the dividing grooves formed in the crystal substrate by dividing or dry etching.
本発明は、半導体装置の製造方法に係り、特に結晶基板
に形成した半導体素子の分割方法の改良に関するもので
ある。The present invention relates to a method for manufacturing a semiconductor device, and particularly to an improvement in a method for dividing semiconductor elements formed on a crystal substrate.
半導体装置の製造においては、結晶基板に形成した半導
体素子を個々の半導体素子に分割する場合に種々の問題
が発生している。In the manufacture of semiconductor devices, various problems occur when dividing a semiconductor element formed on a crystal substrate into individual semiconductor elements.
例えば、GaAsデバイスは通常(1,0,0)面」二
に半導体素子を形成し、へき開面(0,1,11を利用
してダイヤモンドツールを用いてスクライブを行い個々
の半導体素子に分割している。For example, in GaAs devices, semiconductor elements are usually formed on the (1,0,0) plane, and then scribed using a diamond tool using the cleavage plane (0,1,11) to divide the semiconductor elements into individual semiconductor elements. ing.
このように結晶%4&の結晶性を利用しているので、第
1回目のマスクの位置合わせの際に、結晶基板のへき開
面とマスクのスクライブラインの方向がずれた場合には
へき開面の方向とスフライフライン力し一致せず、スク
ライブするのが困難になり、半導体素子に分割する際に
半導体素子の周囲にカケが発生し易い。Since the crystallinity of the crystal %4& is used in this way, when the cleavage plane of the crystal substrate and the scribe line of the mask are misaligned during the first mask alignment, the direction of the cleavage plane is This makes it difficult to scribe, and chips tend to occur around semiconductor devices when dividing into semiconductor devices.
以上のような状況から半導体素子の周囲の分割面にカケ
が発生しない半導体素子の分割方法が要望されている。Under the above circumstances, there is a need for a method for dividing a semiconductor element that does not cause chips on the dividing surface around the semiconductor element.
従来の半導体素子の分割方法について第4図〜第5Mに
より説明する。A conventional method for dividing a semiconductor device will be explained with reference to FIGS. 4 to 5M.
結晶基板2]への第1回1」のマスクの位置合わせの際
に、結晶基板2]のへき開面の方向とマスクのスクライ
ブラインの方向とを一致させると、半導体素子2]、a
の分割溝と結晶方向とが一致するので、第4図ta+に
示すように、正確な半導体素子の分割−2=
を行うことが可能である。During the first alignment of the mask to the crystal substrate 2], if the direction of the cleavage plane of the crystal substrate 2] matches the direction of the scribe line of the mask, the semiconductor element 2], a
Since the dividing groove and the crystal direction coincide with each other, it is possible to accurately divide the semiconductor element -2= as shown in FIG. 4 ta+.
しかしながら、このように結晶基板の結晶性を利用して
半導体素子21aを分割しているので、第1回目のマス
クの位置合わせの際に、へき開面の方向とスクライブラ
インの方向がずれた場合には、第4図fb)に示すよう
に、半導体素子2]、aの分割溝と結晶方向とが一致せ
ず、正確な半導体素子21aの分割を行うのが困難にな
り、半導体素子21aに分割する際に第5図に示すよう
に、周囲にカケが発生し易い。However, since the semiconductor element 21a is divided using the crystallinity of the crystal substrate in this way, if the direction of the cleavage plane and the direction of the scribe line deviate during the first mask alignment, As shown in FIG. 4 fb), the dividing groove of the semiconductor element 2], a does not match the crystal direction, making it difficult to accurately divide the semiconductor element 21a. As shown in FIG. 5, when doing so, chips are likely to occur in the surrounding area.
以上説明の従来の半導体素子の分割方法においては、へ
き開面を分割溝として用いているので、第1回目のマス
クの位置合わせの際に、へき開面の方向とスクライブラ
インの方向が一致している場合、一致していない場合、
いずれの場合においても半導体素子の周囲にカケが発生
し易くなるという問題点がある。In the conventional semiconductor device dividing method described above, the cleavage plane is used as the dividing groove, so during the first mask alignment, the direction of the cleavage plane and the direction of the scribe line are aligned. If there is no match,
In either case, there is a problem in that chips are likely to occur around the semiconductor element.
本発明は以上のような状況から、簡単且つ容易に実施し
得る工程により、半導体素子を分割する際に、半導体素
子の周囲にカケが発生ずるのを防止することが可能な半
導体素子の分割方法の提供を目的としたものである。In view of the above-mentioned circumstances, the present invention provides a method for dividing a semiconductor element that can prevent chips from occurring around the semiconductor element when dividing the semiconductor element through a simple and easily implementable process. The purpose is to provide
」1記問題点は、複数の半導体素子を形成した結晶基板
の結晶方向に依存することなく、ドライエツチングによ
りごの結晶基板を半導体素子に分割するか、或いはこの
ドライエツチングにより結晶基板に形成した分割溝の壁
面に、更に保護膜を被着する工程を含む本発明による半
導体素子の分割方法によって解決される。The problem in point 1 is that each crystal substrate is divided into semiconductor elements by dry etching, or semiconductor elements are formed on a crystal substrate by this dry etching, regardless of the crystal orientation of the crystal substrate on which a plurality of semiconductor elements are formed. This problem is solved by the method for dividing a semiconductor device according to the present invention, which further includes the step of depositing a protective film on the wall surface of the dividing groove.
即ち本発明においては、複数の半導体素子を形成した結
晶基板の半導体素子の分割溝に、ドライエツチングによ
り分割溝を形成し、この分割溝により個々の半導体素子
に分割するか、或いはこのドライエツチングにより結晶
基板に形成したこの分割溝の壁面に、更に保護膜を被着
した後に分割するので、分割された半導体素子の周囲の
カケの発生を防止することが可能となる。That is, in the present invention, a dividing groove is formed by dry etching in the dividing groove of a semiconductor element of a crystal substrate on which a plurality of semiconductor elements are formed, and the semiconductor element is divided into individual semiconductor elements by this dividing groove, or by this dry etching. Since the crystal substrate is further coated with a protective film on the wall surface of the dividing groove and then divided, it is possible to prevent the occurrence of chips around the divided semiconductor elements.
以下第1図〜第3図について本発明の一実施例を、分割
溝にメタル層を有する場合について説明する。An embodiment of the present invention will be described below with reference to FIGS. 1 to 3 in the case where the dividing groove has a metal layer.
第1図は結晶基板1上に形成した半導体素子1aの分割
溝5近傍の主要部を工程順に示す側断面図ある。FIG. 1 is a side cross-sectional view showing the main parts of the semiconductor element 1a near the dividing groove 5 formed on the crystal substrate 1 in the order of steps.
先ず、第1図(a)に示すように結晶基板1」二の分割
溝部には分割の際の保護のために、メタル層1bが形成
されており、素子形成領域1cの全面にワックス3を塗
布し、保持用基板2と結晶基板1とを貼り合わせて一体
としている。First, as shown in FIG. 1(a), a metal layer 1b is formed in the dividing groove of the crystal substrate 1''2 for protection during division, and wax 3 is applied to the entire surface of the element forming region 1c. The holding substrate 2 and the crystal substrate 1 are bonded together and integrated.
この状態の結晶基板1の素子形成領域1cの反対側の面
の全面にシリコン酸化膜を形成し、リソグラフィー技術
を用いて図示のように、分割溝5の部分のシリコン酸化
膜を除去してマスク4を形成する。A silicon oxide film is formed on the entire surface of the crystal substrate 1 opposite to the element formation region 1c in this state, and as shown in the figure, the silicon oxide film at the dividing groove 5 is removed using a lithography technique, and a mask is formed. form 4.
次に第1図tb+に示すように、このマスク4を用いて
下記の条件のプラズマエツチングにより結晶基板1をエ
ツチングして除去し、分割溝5を形成し、半導体素子1
aに分割する。Next, as shown in FIG. 1 tb+, using this mask 4, the crystal substrate 1 is etched and removed by plasma etching under the following conditions, dividing grooves 5 are formed, and the semiconductor element 1 is etched away.
Divide into a.
反応ガス−一−−−−−四塩化炭素(CCV、、)十酸
素(○Z)反応ガス流量(CCf’ 4 ) −−−−
−−−−−−−−−−−−50cc/ m i n(○
=) −−−−−−−−−−−−−−−−−−−40c
c/min反応室内圧−−−−−−−−−−−−−−−
−−−−−−−−−−−−−−0,1,Torr基板加
熱温度−−−−−−−−−−−−−−−−−−−−−−
−−−−−−−−40°C高周波電源周波数−−−−−
=−−−−−−−−−−−−−−13、5叶肚高周波電
源出力−−−−−−−−−−−−−−−−−−−−−−
−−−−−−−−−−−100Wこのエツチング速度は
約2μm/minで、結晶基板1の結晶方向に関係なく
分割溝5をエツチングにより形成することが可能である
。Reaction gas - Carbon tetrachloride (CCV, ) Ten oxygen (○Z) Reaction gas flow rate (CCf' 4 ) -----
-------------50cc/min (○
=) −−−−−−−−−−−−−−−−−−40c
c/min Reaction chamber pressure----------------------
−−−−−−−−−−−−−−0, 1, Torr substrate heating temperature −−−−−−−−−−−−−−−−
−−−−−−−40°C high frequency power supply frequency−−−−−
=−−−−−−−−−−−−−−13, 5 leaf high frequency power output −−−−−−−−−−−−−−−−−−−−−−
100 W This etching rate is about 2 μm/min, and it is possible to form the dividing grooves 5 by etching regardless of the crystal direction of the crystal substrate 1.
次いで第1閲(C)に示すように、イオンミリングによ
りメタル1ilbを除去し、分割溝5を完全に形成した
後、マスク4を除去する。Next, as shown in the first view (C), the metal 1ilb is removed by ion milling to completely form the dividing grooves 5, and then the mask 4 is removed.
最後に第1図(d+に示すように、結晶基板1に形成し
た分割溝5の側面及び結晶基板1の背面に金属、例えば
金を蒸着して保護膜6を形成する。この金属としては金
の他に金ゲルマニウム(AuGe)を用いることも可能
である。Finally, as shown in FIG. 1 (d+), a protective film 6 is formed by vapor depositing a metal, for example, gold, on the side surfaces of the dividing grooves 5 formed in the crystal substrate 1 and the back surface of the crystal substrate 1. In addition to gold germanium (AuGe), it is also possible to use gold germanium (AuGe).
この保護膜6により半導体素子1aの周囲は保護され、
半導体素子1aのハンドリング時の周囲のカケ等の発生
を防止することが可能となる。The area around the semiconductor element 1a is protected by this protective film 6,
It is possible to prevent the occurrence of chips or the like around the semiconductor element 1a during handling.
第2図に本発明による一実施例の処理後の結晶基板の側
断面図を示す。この状態でワックス3を1〜リクレン等
の有機溶剤で溶解し、半導体素子1aと保持基板2とを
分離し、個々の半導体素子1aに分割する。FIG. 2 shows a side sectional view of a crystal substrate after processing according to an embodiment of the present invention. In this state, the wax 3 is dissolved with an organic solvent such as 1 to Recurne, and the semiconductor element 1a and the holding substrate 2 are separated and divided into individual semiconductor elements 1a.
マスク4の材料としては、上記のシリコン酸化膜の他に
シリコン窒化膜やニッケルの薄い被膜を用いることも可
能である。As the material for the mask 4, it is also possible to use a silicon nitride film or a thin nickel film in addition to the above-mentioned silicon oxide film.
結晶基板1の分割溝5のエツチングは上記の方法に限定
されず、塩素(α2)と水素(H2)の混合ガスを反応
ガスとするプラズマエツチングや、耐スパツタ性の大き
なアルミニウム等をマスクとして用いる、イオンミリン
グ、リアクティブ・イオン・エツチングによって行うご
とも可能である。Etching of the dividing grooves 5 of the crystal substrate 1 is not limited to the above-mentioned method, but may also be plasma etching using a mixed gas of chlorine (α2) and hydrogen (H2) as a reactive gas, or using aluminum or the like with high spatter resistance as a mask. , ion milling, and reactive ion etching.
第3図に示す他の実施例でばGaAs結晶基Fj、11
の面方位(LLI)上に形成された半導体素子は分割方
向がへき開面で制限され、図示のbのような形状となる
が、本発明によれば、図示のaのような形状となり、正
確に分離することが可能となる。In another embodiment shown in FIG. 3, GaAs crystal groups Fj, 11
A semiconductor element formed on the plane orientation (LLI) is limited by the cleavage plane, and has a shape like b in the figure, but according to the present invention, the shape is like a in the figure, and it can be accurately It becomes possible to separate into
このようにへき開面によらず、プラズマエツチングやイ
オンミリング或いはりアクティブ・イオン・エツチング
により結晶基板1を半導体素子1aに分割するか、或い
は更にこの分割45に保護膜6を形成すると、半導体素
子1aの周囲のカケを防止することが可能となる。If the crystal substrate 1 is divided into semiconductor elements 1a by plasma etching, ion milling, or active ion etching, or if the protective film 6 is further formed on the divisions 45, the semiconductor elements 1a It is possible to prevent chipping around the area.
〔発明の効果〕
以」二の説明から明らかなように、本発明によれば極め
て容易に実施し得る工程により、結晶基板に形成した半
導体素子を、その周囲にカケを発生させずに分離するこ
とが可能となる利点があり、著しい品質向上の効果が期
待でき工業的には極めて有用なものである。[Effects of the Invention] As is clear from the following explanation, according to the present invention, a semiconductor element formed on a crystal substrate can be separated without causing chips around it by a process that can be carried out extremely easily. It has the advantage that it is possible to do this, and can be expected to have the effect of significantly improving quality, making it extremely useful industrially.
第1図は本発明による一実施例の主要部を工程順に示す
側断面図、
第2図は本発明による一実施例の処理後の結晶基板を示
ず側断面図、
第3図は本発明による他の実施例を示す平面図、第4図
は従来の半導体素子の分割状態を示す平面図、
第5図は従来の半導体素子の分割方法により分割した半
導体素子の斜視図、
である。
図において、
1は結晶基板、 1aは半導体素子、1bはメタル
層、 1cば素子形成領域、2は保持用基板、 3
はワックス、
4はマスク、 5は分割溝、
6は保護膜、
を示す。
図面の浄書
(al 保持基板の貼り付は及びマスクの形成(bl
結晶基板のエツチングによる分割tel メタル
層の分割及びマスクの除去図面の浄書
(d) 保護膜の形成
本発明による一実施例の主要部をT程順に示す側断面画
筆1図
本発明による一実施例の処理後の状態を示す側I折面同
第2図
本発明による一実施例の主要部を工程−顧に示す側断面
画筆1図
本発明による他の実施例を示す平面図
第3図
従来の半導体素子の分割状態を示す平面図第4図
従′来の分割方法により分割した半導体素子の斜視同第
5 図
手続補正書(方式)
昭和63年6月/71]
1.1M牛の表示
昭和63年特許願第029257号
2、発明の名称
半導体素子の分割方法
3、補正をする者
事件との関係 特許出願人
住所 神奈川県用崎市中原区上小田中1015番地名称
(522) 富士通株式会社FIG. 1 is a side sectional view showing the main parts of an embodiment according to the present invention in the order of steps; FIG. 2 is a side sectional view without showing the crystal substrate after processing of an embodiment according to the present invention; FIG. 3 is a side sectional view showing the main parts of an embodiment according to the present invention. FIG. 4 is a plan view showing how a conventional semiconductor device is divided, and FIG. 5 is a perspective view of a semiconductor device divided by a conventional semiconductor device dividing method. In the figure, 1 is a crystal substrate, 1a is a semiconductor element, 1b is a metal layer, 1c is an element formation region, 2 is a holding substrate, 3
is wax, 4 is a mask, 5 is a dividing groove, and 6 is a protective film. The engraving of the drawings (al) The pasting of the holding substrate and the formation of the mask (bl)
Division by etching of the crystal substrate tel Division of the metal layer and removal of the mask Drafting of the drawing (d) Formation of the protective film Side cross-section drawing showing the main parts of an embodiment according to the present invention in order of T. Figure 1 An embodiment according to the present invention Fig. 2 is a side cross section showing the main parts of an embodiment according to the present invention as a step-by-step diagram; Fig. 1 is a plan view showing another embodiment according to the present invention; Fig. 3 is a conventional Figure 4: A perspective view of a semiconductor element divided by the conventional dividing method Figure 5: Procedural amendment (Method) June 1988/71] 1.1M cow display 1986 Patent Application No. 029257 2, Name of the invention: Method for dividing semiconductor elements 3, Relationship with the case of the person making the amendment Patent applicant address: 1015 Kamiodanaka, Nakahara-ku, Yozaki City, Kanagawa Prefecture Name (522) Fujitsu Limited
Claims (2)
1)の結晶方向に依存することなく、ドライエッチング
により前記結晶基板(1)を前記半導体素子(1a)に
分割することを特徴とする半導体素子の分割方法。(1) A crystal substrate (on which a plurality of semiconductor elements (1a) are formed)
1) A method for dividing a semiconductor device, characterized in that the crystal substrate (1) is divided into the semiconductor devices (1a) by dry etching without depending on the crystal direction.
に形成した分割溝(5)の壁面に、保護膜(6)を被着
する工程を含む請求項1の半導体素子の分割方法。(2) The crystal substrate (1) is formed by the dry etching.
2. The method for dividing a semiconductor device according to claim 1, further comprising the step of depositing a protective film (6) on the wall surface of the dividing groove (5) formed in the dividing groove (5).
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63029257A JPH01205442A (en) | 1988-02-10 | 1988-02-10 | How to divide semiconductor elements |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63029257A JPH01205442A (en) | 1988-02-10 | 1988-02-10 | How to divide semiconductor elements |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01205442A true JPH01205442A (en) | 1989-08-17 |
Family
ID=12271222
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63029257A Pending JPH01205442A (en) | 1988-02-10 | 1988-02-10 | How to divide semiconductor elements |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01205442A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004053850A (en) * | 2002-07-18 | 2004-02-19 | Fujitsu Ltd | Device chip manufacturing method |
| JP2019071501A (en) * | 2019-02-20 | 2019-05-09 | パナソニックIpマネジメント株式会社 | Method of manufacturing element chip |
-
1988
- 1988-02-10 JP JP63029257A patent/JPH01205442A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004053850A (en) * | 2002-07-18 | 2004-02-19 | Fujitsu Ltd | Device chip manufacturing method |
| JP2019071501A (en) * | 2019-02-20 | 2019-05-09 | パナソニックIpマネジメント株式会社 | Method of manufacturing element chip |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5091331A (en) | Ultra-thin circuit fabrication by controlled wafer debonding | |
| EP1676310B1 (en) | Method for preparing and assembling substrates | |
| JPH04262589A (en) | Manufacture of optical semiconductor device | |
| JPH01205442A (en) | How to divide semiconductor elements | |
| JPH01184927A (en) | Manufacture of large area semiconductor substrate | |
| US4067100A (en) | Method of making a semiconductor device | |
| JPS63164336A (en) | Manufacture of semiconductor device | |
| JPS58138086A (en) | Manufacturing method for semiconductor devices | |
| JP2002270543A (en) | Method of dividing substrate | |
| JPS6294263A (en) | Cutter blade and manufacture thereof | |
| JPH0738199A (en) | Formation of edge face coating film for semiconductor laser | |
| JPH02202023A (en) | Manufacturing method of semiconductor device | |
| JPS6045011A (en) | Semiconductor wafer and its manufacturing method | |
| JP2558128B2 (en) | Method of forming metal wiring | |
| JPS6161436A (en) | Method for dividing semiconductor substrate | |
| JPH01108008A (en) | Cutting of semiconducting wafers | |
| JPH02219266A (en) | Method for manufacturing SOI stacked semiconductor substrate | |
| JP2660024B2 (en) | Method for manufacturing semiconductor device | |
| JPH0444335A (en) | Manufacture of semiconductor device | |
| JPS5840840A (en) | Semiconductor device and manufacture thereof | |
| JPH05291216A (en) | Method for polishing semiconductor substrate | |
| JPS61156819A (en) | Method for manufacturing semiconductor devices | |
| JPS5861644A (en) | Manufacture of semiconductor device | |
| JPH03177046A (en) | Wafer dividing | |
| JPH02159010A (en) | Manufacture of semiconductor device |