[go: up one dir, main page]

JPH01310460A - Scsi bus monitoring device - Google Patents

Scsi bus monitoring device

Info

Publication number
JPH01310460A
JPH01310460A JP63141103A JP14110388A JPH01310460A JP H01310460 A JPH01310460 A JP H01310460A JP 63141103 A JP63141103 A JP 63141103A JP 14110388 A JP14110388 A JP 14110388A JP H01310460 A JPH01310460 A JP H01310460A
Authority
JP
Japan
Prior art keywords
timer
signal
scsi
reset
control unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63141103A
Other languages
Japanese (ja)
Inventor
Hideji Shoji
庄司 秀治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP63141103A priority Critical patent/JPH01310460A/en
Publication of JPH01310460A publication Critical patent/JPH01310460A/en
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、コンピュータ、外部記憶装置等を結ぶパスイ
ンターフェースを制御するSCSI (smal Ic
omputer  systems  1nterfa
ce ) ハ、Cモニタ装置に関する。
DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention is directed to SCSI (small IC) that controls path interfaces connecting computers, external storage devices, etc.
computer systems 1nterfa
ce) C.Regarding the C monitor device.

従来の技術 第2図は従来のSCSIバスの周辺構成を示すブロック
図である。SCSIパス500には、SCSIデバイス
100 、200及び300が接続されている。
BACKGROUND OF THE INVENTION FIG. 2 is a block diagram showing the peripheral configuration of a conventional SCSI bus. SCSI devices 100, 200, and 300 are connected to the SCSI path 500.

SCSIデバイス100及び200はイニシエータとな
り、SCSIデバイス300はターゲットとなる。さら
に、SCSIデバイス300には磁気ディスク装置40
0が接続されている。
SCSI devices 100 and 200 serve as initiators, and SCSI device 300 serves as a target. Furthermore, the SCSI device 300 includes a magnetic disk device 40.
0 is connected.

次に以上の構成における動作を第3図を参照して説明す
る。
Next, the operation of the above configuration will be explained with reference to FIG.

SCSIデバイス300がビジー(BUSY )信号を
”H”レベルにし、SCSIバス500を占有し続けた
場合、SCSIデバイス100又は200側によってビ
ジー信号が監視される。一定時間が経過した時点にあっ
て、SCSIデバイス300によるビジー信号が”H’
レベルである場合、SCSIデバイス100からリセッ
トコンデイション(R8T)4i号(信号600)が出
され、SCSIデバイス300をSCSIバス500か
ら解放する。
When the SCSI device 300 sets the busy (BUSY) signal to "H" level and continues to occupy the SCSI bus 500, the busy signal is monitored by the SCSI device 100 or 200 side. After a certain period of time has elapsed, the busy signal from the SCSI device 300 becomes "H".
If the level is the same, reset condition (R8T) No. 4i (signal 600) is issued from the SCSI device 100, and the SCSI device 300 is released from the SCSI bus 500.

このように、SCSIバスを占有し続けるデバイスに対
しては、リセットコンデイション信号により、パスのデ
ッドロック状態を解除する。
In this way, for devices that continue to occupy the SCSI bus, the deadlock state of the path is released by the reset condition signal.

発明が解決しようとする課題 しかし、以上のような従来のデッドロック解除方法では
、ターゲットがビジー信号をハイレベルにしてからダク
ンした場合、リセットコンデイション信号を受けてもバ
スフリーフェーズに移行することができないだめ、バス
のデッドロック状態が解除されないという問題がある。
Problems to be Solved by the Invention However, in the conventional deadlock release method as described above, if the target sets the busy signal to high level and then wakes up, the target will transition to the bus free phase even if it receives the reset condition signal. If this is not possible, there is a problem that the deadlock state of the bus will not be released.

本発明は、上記のような従来の課題を解決するもので、
SCSIパスのデッドロックを解除できるようにしたS
CSIバスモニタ装置を提供することを目的とするもの
である。
The present invention solves the conventional problems as described above.
S that made it possible to release SCSI path deadlock
The purpose of this invention is to provide a CSI bus monitor device.

課題を解決するための手段 本発明は上記目的を達成するため、SCSIデバイスよ
り出力されるビジー信号の状態変化を監視する入力ポー
ト監視制御部と、この入力ポート監視制御部に接続され
て上記ビジー信号をリセットするためのり七ノド起動タ
イミングを判定するタイマコントロール部ト、コのタイ
マコントロール部のタイマのカウントアツプに連動して
リセット信号を生成し、このリセット信号と上記ビジー
信号との論理積をとった信号をSCSIバスに送出する
制御手段とを具備したものである。
Means for Solving the Problems In order to achieve the above object, the present invention includes an input port monitoring control unit that monitors changes in the state of a busy signal output from a SCSI device, and a bus control unit that is connected to the input port monitoring control unit and The timer control section that determines the activation timing for resetting the signal generates a reset signal in conjunction with the count-up of the timer in the timer control section 2 and 3. The controller is equipped with a control means for sending the received signal to the SCSI bus.

作用 本発明は上記構成により次のような作用を有する。すな
わち、SCSIデバイスのビジー信号がハイレベルにな
り、かつこれが一定時間継続したことをもってSCSI
デバイスの異常を検出し、この検出をもってSCSIデ
バイスのビジー信号を抑制することにより、他のSCS
Iデバイスに対しSC8丁バスを解放することができる
Effects The present invention has the following effects due to the above structure. In other words, when the busy signal of the SCSI device becomes high level and continues for a certain period of time, the SCSI device
By detecting an abnormality in the device and suppressing the busy signal of the SCSI device based on this detection, other SCSI
8 SC buses can be released for I-devices.

実施例 以下、本発明の実施例について図面を参照しながら説明
する。第1図は本発明の一実施例におけるSCSIバス
モニタ装置のブロック図である。
EXAMPLES Hereinafter, examples of the present invention will be described with reference to the drawings. FIG. 1 is a block diagram of a SCSI bus monitor device in one embodiment of the present invention.

1は入力ポート部であり、8ビツトのレジスタによって
構成される。2は入力ポート部1に接続されてその状態
を監視する入力ポート監視制御部、3は入力ポート監視
制御部2からのセット通知信号によってタイマを起動さ
せると共に、リセット通知信号によってタイマ値をゼロ
クリアするタイマコントロール部である。
1 is an input port section, which is composed of an 8-bit register. Reference numeral 2 denotes an input port monitoring control unit connected to the input port unit 1 to monitor its status; 3 starts a timer in response to a set notification signal from the input port monitoring control unit 2, and clears the timer value to zero in response to a reset notification signal. This is the timer control section.

4は入力ポート監視制御部2よりのリセット通知信号に
よって2系統のリセット信号を発生するBUSY信号リ
セット制御部、10及び20はSCSIデバイス、12
及び22はSCSIデバイス1.0.20の各々より出
力されるBUSY信号とBUSY信号リセット制御部4
より出力されるリセット信号との論理積をとるAND(
アンド)ゲートである。また、30はSCSIバスであ
り、 13及び23はSC:S Iデバイス10 、2
0のBUSY信号線11 、21と入力ポート部1との
間に挿入されるインバータである。
4 is a BUSY signal reset control unit that generates two systems of reset signals in response to a reset notification signal from the input port monitoring control unit 2; 10 and 20 are SCSI devices; 12
and 22 are the BUSY signals output from each of the SCSI devices 1.0.20 and the BUSY signal reset control unit 4.
AND(
and) gate. Further, 30 is a SCSI bus, and 13 and 23 are SC:SI devices 10, 2.
This is an inverter inserted between the 0 BUSY signal lines 11 and 21 and the input port section 1.

次に、以上の構成の動作について説明する。Next, the operation of the above configuration will be explained.

入力ポート部1のポートに変化が生じると(少くとも1
ビツトがOFF状態からON状態に、或いは逆の状態に
変化した場合)、この変化を入力ポート監視制御部2が
検知する。ここで、ON状態とはBUSY信号がアクテ
ィブな状態をさし、この逆をOFF状態としている。
When a change occurs in the port of input port section 1 (at least 1
When the bit changes from an OFF state to an ON state or vice versa), the input port monitoring control section 2 detects this change. Here, the ON state refers to a state in which the BUSY signal is active, and the opposite is defined as an OFF state.

入力ポート監視制御部2は、監視内容に応じてタイマコ
ントロール部3のタイマをセットあるいはリセットする
。具体的には、入力ポート部1がON状態に変化したと
きにタイマをセットするためのタイマセット通知信号S
1をタイマコントロール部3へ発信し、OFF状態に変
化したときにタイマリセット通知信号をタイマコントロ
ール部3から入力ポート監視制御部2へ発信する。
The input port monitoring control unit 2 sets or resets the timer of the timer control unit 3 depending on the monitoring content. Specifically, a timer set notification signal S for setting a timer when the input port section 1 changes to the ON state.
1 is transmitted to the timer control section 3, and when the timer control section 3 changes to the OFF state, a timer reset notification signal is transmitted from the timer control section 3 to the input port monitoring control section 2.

タイマコントロール部3は、入力ポート監視制御部2か
らのタイマセット通知信号Slによってタイマを起動し
、リセットでタイマ起動中であればタイマリセット通知
信号S2によってタイマを停止させ、タイマ値をゼロク
リアする。タイマが起動されてから成る一定時間までタ
イマをカウントアツプする。このタイマ時間内にタイマ
リセット通知信号S2が入力ポート監視制御部2より発
せられなかった場合、タイマコントロール部3はタイム
アウトとみなし、タイムアウト通知信号S3 を入力ポ
ート監視制御部2へ発信する。タイムアウト通知信号を
受けた入力ボート監視制御部2はSCSIバス30がデ
ッドロック状態になったことを認識する。これに基づい
て入力ポート監視制御部2は、リセット通知信号S4を
BUSY信号リセット制御部4へ送る。リセット通知信
号S4を受けたBUSY信号リセット制御部4は、リセ
ット信号Ss 、 Ssを、υ■ゲート12及び22の
一方の入力端子に供給する。
The timer control unit 3 starts the timer in response to the timer set notification signal Sl from the input port monitoring control unit 2, and if the timer is activated due to reset, stops the timer in response to the timer reset notification signal S2, and clears the timer value to zero. Counts up the timer until a certain amount of time has elapsed since the timer was started. If the timer reset notification signal S2 is not issued from the input port monitoring control unit 2 within this timer period, the timer control unit 3 considers it to be a timeout and sends a timeout notification signal S3 to the input port monitoring control unit 2. Upon receiving the timeout notification signal, the input boat monitoring control unit 2 recognizes that the SCSI bus 30 is in a deadlock state. Based on this, the input port monitoring control section 2 sends a reset notification signal S4 to the BUSY signal reset control section 4. Upon receiving the reset notification signal S4, the BUSY signal reset control section 4 supplies reset signals Ss and Ss to one input terminal of the υ■ gates 12 and 22.

、静■ゲート12及び22は、リセット信号Ss。, static gates 12 and 22 receive a reset signal Ss.

S6 とSCSIデバイス10 、20のBUSY信号
】1゜21  との論理積をとり、SCSIデバイス1
0 、20のBUSY信号を抑制する指示信号をSCS
Iバス30へ送出する。リセット信号S5.S6はロー
レベル(0″)であり、SCSIデバイス10 、20
の各々より出力されるハイレベル(”1”)のBUSY
信号11 、21との論理積がかのゲート12 、22
でとられ、ローレベルの出力信号がSCSIバス30 
に出力されるときに、SCSIバス30のデッドロック
状態が解除される。
S6 and the BUSY signals of SCSI devices 10 and 20]1゜21 are ANDed and SCSI device 1
SCS sends an instruction signal to suppress the BUSY signals of 0 and 20.
Send to I bus 30. Reset signal S5. S6 is low level (0″) and SCSI devices 10, 20
High level (“1”) BUSY output from each
The logical product of the signals 11 and 21 is the gate 12 and 22.
The low level output signal is taken from the SCSI bus 30.
The deadlock state of the SCSI bus 30 is released when the signal is output.

発明の効果 以上述べたように本発明によれば、5C3Iデ、(イス
より出力されるビジー信号の状態変化を監視する入力ポ
ート監視制御部と、この入力ポート監視制御部に接続さ
れて上記ビジー信号をリセットするためのリセット起動
タイミングを判定するタイマコントロール部ト、このタ
イマコントロール部のタイマのカウントアツプに連動し
てリセット信号を生成し、このリセット信号と上記ビジ
ー信号との論理積をとった信号をSCSIバスに送出す
る制御手段とを設けるようにしているので、5C3Iデ
バイスのデッドロック状態を解除することができ、すべ
ての5C3Iデバイスに対して5C3Iバスの使用権を
保証し、5C3Iバスの高信頼化を図ることができる。
Effects of the Invention As described above, according to the present invention, the 5C3I device (5C3I device) includes an input port monitoring control unit that monitors changes in the state of the busy signal output from the chair, and a A timer control section that determines the reset activation timing for resetting the signal, generates a reset signal in conjunction with the count up of the timer of this timer control section, and performs a logical product of this reset signal and the above-mentioned busy signal. Since a control means for sending signals to the SCSI bus is provided, it is possible to release the deadlock state of the 5C3I devices, guarantee the right to use the 5C3I bus to all 5C3I devices, and control the 5C3I bus. High reliability can be achieved.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例におけるSCSIバスモニタ
装置のブロック図、第2図は従来のSCSIバスの周辺
構成を示すブロック図、第3図は従来の5C3Iバスに
接がる装置の動作を説明するための動作波形図である。 1・・・入力ポート部、2・・・入力ポート監視制御部
、3・・タイマコントロール部、4・・・BUSY信号
リセット制御部、10.20・・・SCSIデバイス、
12.22・・・AND ゲー ト、13.23 ・・
・インバータ。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名第1
Fig. 1 is a block diagram of a SCSI bus monitor device according to an embodiment of the present invention, Fig. 2 is a block diagram showing the peripheral configuration of a conventional SCSI bus, and Fig. 3 is an operation of a device connected to a conventional 5C3I bus. FIG. 3 is an operation waveform diagram for explaining. DESCRIPTION OF SYMBOLS 1... Input port section, 2... Input port monitoring control section, 3... Timer control section, 4... BUSY signal reset control section, 10.20... SCSI device,
12.22...AND gate, 13.23...
・Inverter. Name of agent: Patent attorney Toshio Nakao and 1 other person No. 1
figure

Claims (1)

【特許請求の範囲】[Claims] SCSIデバイスより出力されるビジー信号の状態変化
を監視する入力ポート監視制御部と、この入力ポート監
視制御部に接続されて上記ビジー信号をリセットするた
めのリセット起動タイミングを判定するタイマコントロ
ール部と、このタイマコントロール部のタイマのカウン
トアップに連動してリセット信号を生成し、このリセッ
ト信号と上記ビジー信号との論理積をとった信号をSC
SIバスに送出する制御手段とを具備することを特徴と
するSCSIバスモニタ装置。
an input port monitoring control unit that monitors changes in the state of a busy signal output from the SCSI device; a timer control unit that is connected to the input port monitoring control unit and determines a reset activation timing for resetting the busy signal; A reset signal is generated in conjunction with the count-up of the timer of this timer control section, and a signal obtained by taking the logical product of this reset signal and the above-mentioned busy signal is sent to the SC.
A SCSI bus monitor device comprising: control means for sending data to an SI bus.
JP63141103A 1988-06-08 1988-06-08 Scsi bus monitoring device Pending JPH01310460A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63141103A JPH01310460A (en) 1988-06-08 1988-06-08 Scsi bus monitoring device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63141103A JPH01310460A (en) 1988-06-08 1988-06-08 Scsi bus monitoring device

Publications (1)

Publication Number Publication Date
JPH01310460A true JPH01310460A (en) 1989-12-14

Family

ID=15284254

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63141103A Pending JPH01310460A (en) 1988-06-08 1988-06-08 Scsi bus monitoring device

Country Status (1)

Country Link
JP (1) JPH01310460A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002207646A (en) * 2001-01-05 2002-07-26 Matsushita Electric Ind Co Ltd Recording and playback device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59218530A (en) * 1983-05-27 1984-12-08 Hitachi Ltd input/output control device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59218530A (en) * 1983-05-27 1984-12-08 Hitachi Ltd input/output control device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002207646A (en) * 2001-01-05 2002-07-26 Matsushita Electric Ind Co Ltd Recording and playback device

Similar Documents

Publication Publication Date Title
US5613075A (en) Method and apparatus for providing deterministic read access to main memory in a computer system
JPH08235103A (en) Bridge circuit between two buses of computer system
US5734844A (en) Bidirectional single-line handshake with both devices driving the line in the same state for hand-off
US7069367B2 (en) Method and apparatus for avoiding race condition with edge-triggered interrupts
JPS6336338A (en) Interrupt demand generator
JPH01310460A (en) Scsi bus monitoring device
US6260100B1 (en) System and method for arbitrating interrupts on a daisy-chained architected bus
JPS61279963A (en) Interrupt control method
JP2569694B2 (en) Disk controller
JP3266184B2 (en) Input/output control method and device
JP2988139B2 (en) Interrupt control device
JP2533152B2 (en) Direct memory access status judgment circuit
JPS63280364A (en) Data transfer control method
JP2747011B2 (en) Interrupt signal interface
JPH05342015A (en) Device for managing system interrupting operation of computing system
JP2614284B2 (en) Reset circuit of data processing system
JPS5932809B2 (en) DMA channel bus usage control method
JPH03191410A (en) Shared hardware interrupt circuit
JPS6371751A (en) external storage device
JPH01138144U (en)
JPH05324496A (en) DMA controller
JPS63280345A (en) Program error detection method
JPH03252831A (en) Method for collecting ras information by dma transfer
JPS6225358A (en) Interrupt request level variable device
JPS61151743A (en) Peripheral subsystem