JPH02168652A - semiconductor equipment - Google Patents
semiconductor equipmentInfo
- Publication number
- JPH02168652A JPH02168652A JP2225989A JP2225989A JPH02168652A JP H02168652 A JPH02168652 A JP H02168652A JP 2225989 A JP2225989 A JP 2225989A JP 2225989 A JP2225989 A JP 2225989A JP H02168652 A JPH02168652 A JP H02168652A
- Authority
- JP
- Japan
- Prior art keywords
- protective film
- semiconductor device
- graft copolymer
- unit
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
Description
【発明の詳細な説明】 〈産業上の利用分野〉 本発明は半導体装置に関するものである。[Detailed description of the invention] <Industrial application field> The present invention relates to a semiconductor device.
〈従来の技術〉
半導体装置を外部から電気的、・機械的または化学的に
保護することを目的として、半導体素子の表面をポリイ
ミド系樹脂やシリコーン系樹脂にて被覆保護する方法は
一般的に知られている。<Prior art> It is generally known that the surface of a semiconductor element is coated with polyimide resin or silicone resin in order to protect the semiconductor device electrically, mechanically, or chemically from the outside. It is being
このように保護膜を形成することによって、半導体素子
をエポキシ樹脂などでモールドした際にモールド樹脂か
ら半導体素子への吸湿や不純物イオンの移行が防止でき
、またモールド樹脂から半導体素子表面への応力集中に
よるアルミニウム配線スライドやパッシベーションクラ
ックも防止できる。By forming a protective film in this way, when semiconductor elements are molded with epoxy resin, etc., moisture absorption and impurity ion transfer from the mold resin to the semiconductor element can be prevented, and stress concentration from the mold resin to the semiconductor element surface can be prevented. It can also prevent aluminum wiring sliding and passivation cracks caused by
また、近年の電子機器の薄型化や小型軽量化が進むにつ
れ、半導体装置にもパッケージ形態の軽薄短小化が要求
されている。特に、ICカードなどは厚さ0.8 mm
以下にまで薄型化が進み、バーケ−ジとしてTAB (
テープオートメイティッドボンディング)や、COB
(チップオンボード)などの薄型半導体装置が増加する
傾向にある。Furthermore, as electronic devices have become thinner, smaller, and lighter in recent years, semiconductor devices are also required to have lighter, thinner, and shorter packages. In particular, IC cards etc. have a thickness of 0.8 mm.
Thinness has progressed to below TAB (
tape automated bonding), COB
(chip-on-board) and other thin semiconductor devices are on the rise.
この中でも回路基板にチップを直付けするCOB、CO
G (チップオンガラス)は、フレキシブル印刷配線基
板にチップを直付けできる理由で有望な薄型化実装方式
である。チップと基板の電気的接続は金ワイヤーでボン
ディングする方法が一般的あるが、チップ表面が露出し
、湿度、熱、異物付着などで故障が発生するために、通
常エポキシ樹脂やシリコーン樹脂で被覆し、半導体装置
を外部から電気的、機械的または化学的に保護する方法
が採用されている。Among these, COB, which attaches the chip directly to the circuit board,
G (chip-on-glass) is a promising thinning mounting method because it allows chips to be directly attached to flexible printed circuit boards. A common method for electrical connection between the chip and the board is to bond with gold wire, but since the chip surface is exposed and failures can occur due to humidity, heat, adhesion of foreign matter, etc., it is usually coated with epoxy resin or silicone resin. , methods have been adopted to electrically, mechanically, or chemically protect semiconductor devices from the outside.
しかし、ポリイミド系樹脂やエポキシ樹脂は通常、1〜
3重量%程度の吸水率を有しており、またシリコーン系
樹脂も透湿性が高いという欠点を有しているので、半導
体装置に使用した場合に耐湿信頼性の点で最良な材料と
は云えないものである。However, polyimide resins and epoxy resins usually have a
It has a water absorption rate of about 3% by weight, and silicone resin also has the disadvantage of high moisture permeability, so it cannot be said to be the best material in terms of moisture resistance and reliability when used in semiconductor devices. It's something that doesn't exist.
一方、耐湿信頼性を向上させるためにフッ素系樹脂の保
護膜を半導体素子の表面に形成した半導体装置が特開昭
54−142067号公報、特開昭55−166942
号公報および特開昭564256号公報にて提案されて
いる。On the other hand, semiconductor devices in which a protective film of fluororesin is formed on the surface of a semiconductor element in order to improve moisture resistance reliability are disclosed in Japanese Patent Laid-Open No. 54-142067 and Japanese Patent Laid-Open No. 55-166942.
This method has been proposed in Japanese Patent Laid-Open No. 564256.
特開昭54−142067号公報には半導体素子表面に
フッ素系樹脂層を加熱圧着によって形成し、そののちフ
ォトレジストしたポンディングパッド部に酸素プラズマ
を照射してエツチング開口処理を施した半導体装置が開
示されており、このようにして得られる半導体装置はフ
ッ素系樹脂の有する耐酸性・アルカリ性、耐湿耐水性に
よって腐食防止効果を有するものである。しかし、該公
報に、開示されているフッ素系樹脂はフッ化エチレン−
プロピレン共重合体であり、この共重合体は融点が25
0〜270″Cと高温であるため、加熱処理しても表面
段差のある半導体素子表面に気泡を発生させずに保護膜
を完全に密着形成させることは困難である。JP-A-54-142067 discloses a semiconductor device in which a fluororesin layer is formed on the surface of a semiconductor element by heat-pressure bonding, and then the photoresist bonding pad is irradiated with oxygen plasma to perform etching opening treatment. The semiconductor device thus obtained has a corrosion-preventing effect due to the acid resistance, alkalinity, moisture resistance, and water resistance of the fluororesin. However, the fluororesin disclosed in this publication is fluorinated ethylene-
It is a propylene copolymer, and this copolymer has a melting point of 25
Since the temperature is as high as 0 to 270''C, it is difficult to form a protective film in complete contact with the surface of a semiconductor element having surface steps without generating bubbles even if the heat treatment is performed.
また、特開昭55−166942号公報にはポリイミド
系樹脂の保護膜を有する半導体素子の表面の一部または
全部を、フッ素系樹脂にて被覆した半導体装置が開示さ
れている。ここで用いられるフッ素系樹脂は4フツ化エ
チレン樹脂、4フッ化エチレン−エチレン共重合体、4
フッ化エチレン−パーフロロアルキルビニルエーテルな
どの水性ディスバージョンの状態にて用いられ、水分や
ストレスによるダメージから半導体素子を保護して信頼
性を向上させようとするものである。しかし、フッ素系
樹脂の水性ディスバージョンは懸濁粒子の比重が大きい
ために経時的に粒子の沈降現象が生じ、使用時に再分散
させる必要があり作業性に劣るものである。また、水性
ディスバージョンを用いているために乾燥が不充分であ
ると耐湿信頼性に劣る恐れがある。Further, Japanese Patent Application Laid-Open No. 55-166942 discloses a semiconductor device in which a part or all of the surface of a semiconductor element having a polyimide resin protective film is coated with a fluororesin. The fluororesins used here are tetrafluoroethylene resin, tetrafluoroethylene-ethylene copolymer,
It is used in the form of an aqueous dispersion of fluorinated ethylene-perfluoroalkyl vinyl ether, etc., and is intended to protect semiconductor elements from damage caused by moisture and stress and improve reliability. However, in the aqueous dispersion of fluororesin, since the specific gravity of the suspended particles is large, a phenomenon of sedimentation of the particles occurs over time, and it is necessary to redisperse the particles before use, resulting in poor workability. In addition, if drying is insufficient because an aqueous dispersion is used, the moisture resistance reliability may be deteriorated.
一方、特開昭56−4256号公報には耐湿性の良好な
フッ素系樹脂粉末をエポキシ系樹脂やポリイミド系樹脂
に分散させて得られるペースト状フェスを保護膜として
用いた半導体装置が開示されている。しかし、フッ素系
樹脂よりも耐湿性に劣るエポキシ系樹脂やポリイミド系
樹脂をバインダー樹脂として用いているために、フッ素
系樹脂単独で保護膜を形成した半導体装置に比べて耐湿
信頼性は充分なものではない。On the other hand, Japanese Unexamined Patent Publication No. 56-4256 discloses a semiconductor device in which a paste-like face obtained by dispersing a fluororesin powder with good moisture resistance in an epoxy resin or a polyimide resin is used as a protective film. There is. However, since epoxy resins and polyimide resins, which have lower moisture resistance than fluorine resins, are used as binder resins, the moisture resistance reliability is insufficient compared to semiconductor devices whose protective films are formed using fluorine resins alone. isn't it.
〈発明が解決しようとする課題〉
上記したように吸水率や透湿率が低いフッ素系樹脂を半
導体素子の保護膜として用いることによって、半導体装
置の耐湿信頼性を図ることができるが、未だ実用的に充
分な耐湿信頼性を有する半導体装置を得るには至ってい
ないのが実情である。<Problems to be Solved by the Invention> As mentioned above, the moisture resistance and reliability of semiconductor devices can be improved by using fluororesin, which has low water absorption and moisture permeability, as a protective film for semiconductor elements, but it is still not practical. The reality is that a semiconductor device with sufficient humidity resistance reliability has not yet been obtained.
従って、本発明の目的は耐湿信頼性の点で優れた効果を
発揮する保護膜を設けてなる半導体装置を得ることにあ
る。Therefore, an object of the present invention is to obtain a semiconductor device provided with a protective film that exhibits an excellent effect in terms of moisture resistance and reliability.
く課題を解決するための手段〉
本発明者らは上記目的を達成すべく鋭意検討を重ねた結
果、特定のフッ素系樹脂からなるフェスを用いると、作
業性よく半導体素子に保護膜を形成することができ、得
られる半導体装置の耐湿信頼性も優れることを見い出し
本発明を完成するに至った。Means for Solving the Problems> As a result of intensive studies to achieve the above object, the present inventors have found that by using a face made of a specific fluororesin, a protective film can be formed on a semiconductor element with good workability. The present inventors have discovered that the resulting semiconductor device has excellent moisture resistance and reliability, and has completed the present invention.
即ち、本発明は半導体素子の保護膜としてフッ素ゴムユ
ニットと結晶性フッ素樹脂ユニットからなるグラフト共
重合体を用いることを特徴とする半導体装置を提供する
ものである。That is, the present invention provides a semiconductor device characterized in that a graft copolymer consisting of a fluororubber unit and a crystalline fluororesin unit is used as a protective film for a semiconductor element.
特に、保護膜を半導体素子表面および/またはダイパッ
ド裏面、半導体素子表面を含むその近傍に設けた半導体
装置として好適であり、樹脂封止型やテープキャリア型
、フリップチップ型、チップオンボード型、チップオン
ガラス型の半導体装置として利用できる。In particular, it is suitable for semiconductor devices in which a protective film is provided on the surface of a semiconductor element and/or the back surface of a die pad, or in the vicinity of the surface of a semiconductor element, including resin-sealed type, tape carrier type, flip chip type, chip-on-board type, and chip type. It can be used as an on-glass semiconductor device.
本発明に用いるグラフト共重合体はフッ素ゴムユニット
と結晶性フッ素樹脂ユニットからなるものであり、例え
ばフッ化ビニリデン系の共重合フッ素ゴムユニットと、
ポリフッ化ビリニデン樹脂ユニットを有するグラフト共
重合体や該ユニット部分を含むブロック共重合体などが
使用できる。The graft copolymer used in the present invention consists of a fluororubber unit and a crystalline fluororesin unit, for example, a vinylidene fluoride copolymerized fluororubber unit,
A graft copolymer having a polyvinidene fluoride resin unit or a block copolymer containing the unit portion can be used.
また、ストレスによるダメージから半導体素子を保護す
るためには、引張弾性率が50〜1400kg r /
c+fl (25°C)程度のものを用いることが好ま
しく、耐水性の面からは飽和吸水率が0.1重量%以下
のものを採用することが好ましい。In addition, in order to protect semiconductor elements from damage caused by stress, the tensile modulus must be 50 to 1400 kg r /
It is preferable to use a material with a saturated water absorption rate of about c+fl (25° C.) and, from the viewpoint of water resistance, a material with a saturated water absorption rate of 0.1% by weight or less.
上記グラフト共重合体を保護膜として半導体素子に設け
るためには、通常、上記グラフト共重合体のベレットま
たはパウダーをジメチルホルムアミドやN−メチル−2
−ピロリドンなどの有機極性溶剤に溶解してワニスとし
て使用することが好ましい。また、メチルエチルケトン
やメタノールなどの低沸点有機溶剤を希釈溶剤または共
溶剤として上記共重合体が析出しない程度に用いること
ができる。In order to provide the above-mentioned graft copolymer as a protective film on a semiconductor device, a pellet or powder of the above-mentioned graft copolymer is usually mixed with dimethylformamide or N-methyl-2
- It is preferable to dissolve it in an organic polar solvent such as pyrrolidone and use it as a varnish. Furthermore, a low boiling point organic solvent such as methyl ethyl ketone or methanol can be used as a diluting solvent or co-solvent to the extent that the above-mentioned copolymer does not precipitate.
このようにして得られるグラフト共重合体のワニスを半
導体素子に塗布乾燥して、保護膜を形成し本発明品が得
られる。保護膜の形成方法としては、例えば以下の方法
が挙げられる。The thus obtained graft copolymer varnish is applied to a semiconductor element and dried to form a protective film, thereby obtaining the product of the present invention. Examples of methods for forming the protective film include the following methods.
上記のようにして得たグラフト共重合体ワニスを回路が
形成されたシリコンウェハ上にスピンコード法にて塗膜
化し、100〜300°C程度の温度にて溶剤を乾燥除
去して保護膜を形成する。この場合、溶剤を除去した後
グラフト共重合体の融点(165°C付近)以上で乾燥
することによってウェハに対する保護膜の密着性がさら
に向上して好ましい。次に、常法にて露光、現像して開
口部を設けたフォトレジスト膜をマスク材として用い、
酸素プラズマ法やKrFエキシマレーザ−法、X線レー
ザー法にて保護被膜をエツチング開口処理することがで
きる。The graft copolymer varnish obtained as described above is coated onto a silicon wafer on which a circuit is formed using a spin code method, and the solvent is removed by drying at a temperature of about 100 to 300°C to form a protective film. Form. In this case, it is preferable to dry the graft copolymer at a temperature higher than its melting point (around 165° C.) after removing the solvent, since this further improves the adhesion of the protective film to the wafer. Next, using a photoresist film with openings formed by exposure and development in a conventional manner as a mask material,
The protective film can be etched and opened using an oxygen plasma method, a KrF excimer laser method, or an X-ray laser method.
また、回路が形成されたシリコンウェハを予め分割して
なる半導体素子ベレットをAu−3t共晶法、銀ペース
ト法あるいは半田付は法にてリードフレームに接合し、
Au線や、11線で電気的接合を行なって得られるベレ
ット上に、本発明にて用いる前記グラフト共重合体をポ
ツティングにて塗布、加熱乾燥して保護膜を形成するこ
ともできる。In addition, a semiconductor element pellet formed by dividing a silicon wafer on which a circuit is formed in advance is bonded to a lead frame using the Au-3T eutectic method, silver paste method, or soldering method.
It is also possible to form a protective film by potting the graft copolymer used in the present invention onto a pellet obtained by electrically bonding with Au wire or 11 wire and drying by heating.
樹脂封止型ダイオードの作製には、具体的にはメサ型半
導体ベレートと銀メツキリード線とを半田付けにて接合
したダイオードのシリコンベレット上に、本発明にて用
いるグラフト共重合体ワニスを注射器等でボッティング
して、自動回転させながら加熱乾燥して保護膜を形成す
ることができる。また、ロールコートやデイツプ塗工、
刷毛塗りなどの塗工方法も採用することができる。この
保護膜形成ダイオードをエポキシ樹脂にて成形して樹脂
封止型ダイオードが得られる。In order to produce a resin-sealed diode, specifically, the graft copolymer varnish used in the present invention is applied with a syringe or the like onto a silicon beret of a diode in which a mesa-shaped semiconductor beret and a silver-plated lead wire are joined by soldering. A protective film can be formed by botting and drying by heating while rotating automatically. In addition, roll coating, dip coating,
Coating methods such as brush coating can also be employed. This protective film-formed diode is molded with epoxy resin to obtain a resin-sealed diode.
また樹脂封止型トランジスタの作製には、具体的には、
前記のように回路が形成されたシリコンウェハを予め分
割してなる半導体素子ベレットをAu−3i共品法ある
いは半田付は法にてリードフレームに接合し、AI!、
線で電気的接合を行なって得られるベレット上に、本発
明にて用いる前記グラフト共重合体をポツティングにて
塗布、加熱乾燥して保護膜を形成できる。In addition, for the production of resin-sealed transistors, specifically,
A semiconductor element pellet made by dividing a silicon wafer on which a circuit has been formed in advance as described above is joined to a lead frame using the Au-3i matching method or soldering method, and the AI! ,
A protective film can be formed by potting the graft copolymer used in the present invention onto a pellet obtained by electrically bonding with a wire and drying by heating.
上記のようにして形成される保護膜は半導体素子の表面
およびその近傍部に設けたり、半導体素子表面および/
またはダイパッド裏面に設けることによって得られる半
導体装置の耐湿信頼性が向上する。The protective film formed as described above may be provided on the surface of the semiconductor element and its vicinity, or may be provided on the surface of the semiconductor element and/or in its vicinity.
Alternatively, by providing it on the back surface of the die pad, the moisture resistance reliability of the semiconductor device obtained is improved.
また、本発明の半導体装置はパッケージ樹脂にて封止す
る樹脂封止型や、プラスチックフィルムをキャリアに用
いたテープキャリア型、基板に半田バンブで接合してな
るフリップチップ型にて製造することもできる。The semiconductor device of the present invention can also be manufactured using a resin-sealed type that is sealed with a package resin, a tape carrier type that uses a plastic film as a carrier, or a flip-chip type that is bonded to a substrate with solder bumps. can.
〈実施例〉 以下、図面により本発明を具体的に説明する。<Example> Hereinafter, the present invention will be specifically explained with reference to the drawings.
第1図は本発明の半導体装置のうち樹脂封止型の半導体
装置の一実例を示す断面図である。FIG. 1 is a sectional view showing an example of a resin-sealed semiconductor device among the semiconductor devices of the present invention.
リードフレーム7のグイパッド上にシリコンチップ1が
金箔等で接合されており、該チップlの表面にS+O1
の絶縁膜2が約1000人の厚みで形成されている。S
iO□の絶縁膜2の一部には外部電極取り出し用のアル
ミニウムからなるポンディングパッド部が形成され、回
路4゛と接続している。A silicon chip 1 is bonded to the lead frame 7 with gold foil or the like, and S+O1 is applied to the surface of the chip 1.
The insulating film 2 is formed to have a thickness of approximately 1000 nm. S
A bonding pad made of aluminum for taking out an external electrode is formed in a part of the iO□ insulating film 2, and is connected to a circuit 4'.
このアルミニウム配線層にはPSG、 SiN、Sin
gなどから形成されるパッシベーション膜3が約500
〜2000人の厚みで形成されており、このパッシベー
ション膜を被覆して本発明にて用いる前記グラフト共重
合体からなる保護膜6が形成される。This aluminum wiring layer contains PSG, SiN, and Sin.
The passivation film 3 formed from
A protective film 6 made of the graft copolymer used in the present invention is formed to cover this passivation film.
ポンディングパッド部には金線やアルミニウム線などの
接続線5で外部リードフレームと電気的に接続しており
、シリコンペレット全体を熱硬化性エポキシ樹脂8で封
止して半導体装置を形成している。The bonding pad portion is electrically connected to an external lead frame by a connecting wire 5 such as a gold wire or an aluminum wire, and the entire silicon pellet is sealed with a thermosetting epoxy resin 8 to form a semiconductor device. There is.
第1図の如き半導体装置を得るには、先ず前記グラフト
共重合体をジメチルホルムアミドの如き溶剤に溶解して
ワニスとし、回路が形成されたダイシング前のシリコン
ウェハ1上にスピンコード塗布して、例えば120°C
で10分間、200°Cで30分間加熱乾燥して保護膜
6を形成する(第2図参照)。次に、シリコンウェハ上
に形成されたポンディングパッド部を開口処理するため
のエツチングマスクとしてフォトレジスト膜9を形成し
、酸素プラズマやXrFエキシマレーザ−2X線レーザ
ーによるドライエツチングにて保護膜6に開口処理を行
ない、さらに、積み増し用金属を蒸着して電極4を形成
して第3図に示すようにパクニングされた半導体素子が
得られる。To obtain a semiconductor device as shown in FIG. 1, first, the graft copolymer is dissolved in a solvent such as dimethylformamide to form a varnish, and the varnish is coated with a spin cord onto a silicon wafer 1 on which a circuit has been formed before dicing. For example 120°C
The protective film 6 is formed by heating and drying at 200° C. for 10 minutes and 200° C. for 30 minutes (see FIG. 2). Next, a photoresist film 9 is formed as an etching mask for opening the bonding pad portion formed on the silicon wafer, and the protective film 6 is dry etched using oxygen plasma or XrF excimer laser. Opening treatment is carried out, and additional metal is vapor deposited to form electrodes 4, thereby obtaining a punctured semiconductor element as shown in FIG.
次いで、フォトレジスト膜9をリンス除去、スクライブ
して半導体ペレットを形成する。このようにして得られ
る半導体ペレットを用いて第1図に示すような半導体装
置を作製する。Next, the photoresist film 9 is rinsed off and scribed to form a semiconductor pellet. A semiconductor device as shown in FIG. 1 is manufactured using the semiconductor pellet thus obtained.
上記方法は樹脂封止型の半導体装置組み立て工程の前半
工程でワニスを使用する例であるが、本発明においては
これに何ら制限はな(、回路を形成したシリコンウェハ
をスクライブ後、金線またはアルミニウム線で電気的接
合を完了し、半導体素子の表面ならびにその近傍にワニ
スをボッティング塗布して保護膜を形成することもでき
る。なお、第4図は後半の工程にてワニスを使用した場
合の半導体装置の断面図である。Although the above method is an example in which varnish is used in the first half of the assembly process of a resin-sealed semiconductor device, there is no limitation to this in the present invention. It is also possible to complete electrical bonding with aluminum wire and then apply varnish to the surface of the semiconductor element and its vicinity to form a protective film. Figure 4 shows the case where varnish is used in the latter half of the process. 1 is a cross-sectional view of a semiconductor device of FIG.
第5図はポリイミドフィルム等のプラスチックフィルム
10に銅配線11が形成された、所謂テープキャリア法
にて製造された半導体装置の一例を示す断面図である。FIG. 5 is a sectional view showing an example of a semiconductor device manufactured by the so-called tape carrier method, in which copper wiring 11 is formed on a plastic film 10 such as a polyimide film.
半導体素子12は半田バンプ13を介して銅配線と電気
的に接合され、半導体素子の表面およびその近傍を前記
フッ素樹脂系ワニス(グラフト共重合体)にてボッティ
ング塗布して、加熱乾燥して保護膜6が形成されている
。なお、保護膜6は第6図のように半導体素子の表面と
裏面の全面を被覆してもよい。The semiconductor element 12 is electrically connected to the copper wiring via the solder bumps 13, and the surface of the semiconductor element and its vicinity are coated with the fluororesin varnish (graft copolymer) by botting, and then heated and dried. A protective film 6 is formed. Note that the protective film 6 may cover the entire front and back surfaces of the semiconductor element as shown in FIG.
第7図はセラミック等の基板21上に形成された電極1
9と半導体ペレット15を半田バンプ13を通して接合
と電極の取り出しを行なうフリ・ンブチップ型の半導体
装置の一例の断面図である。FIG. 7 shows an electrode 1 formed on a substrate 21 made of ceramic or the like.
9 is a sectional view of an example of a fringe chip type semiconductor device in which a semiconductor pellet 15 is bonded to a semiconductor pellet 15 through a solder bump 13 and an electrode is taken out.
保護膜6はフッ素樹脂系ワニス(グラフト共重合体)を
ボッティング塗布して半導体ベレ・ントとその近傍を被
覆して加熱乾燥することによって得ることができる。The protective film 6 can be obtained by applying a fluororesin varnish (graft copolymer) by botting to cover the semiconductor bead and its vicinity and heating and drying it.
第8図は樹脂封止型半導体装置の他の実例を示す断面図
であり、半導体素子の表面とダイバ・ンド裏面の全面に
保護膜6を形成したものである。FIG. 8 is a sectional view showing another example of a resin-sealed semiconductor device, in which a protective film 6 is formed over the entire surface of the semiconductor element and the back surface of the semiconductor element.
第9図は樹脂封止型ダイオードの一実例を示す断面図で
ある。FIG. 9 is a sectional view showing an example of a resin-sealed diode.
メサ型シリコンペレット1′が半田13°を介して銀メ
ツキされたリード綿5に接合され、シリコンペレット1
゛は露出端面Aを水酸化ナトリウム水溶液等のアルカリ
や、硫酸、フ・ン酸等の鉱酸にてメサエッチング処理さ
れる。この工・ンチング端面Aに沿って前記グラフト共
重合体ワニスを塗布し、加熱乾燥して保護膜6を形成し
、シリコンペレット1“表面を含んでリード線の接合端
面まで被覆される。そののち、エポキシ樹脂封止材8で
成形して樹脂封止型ダイオードを得ることができる。The mesa-shaped silicon pellet 1' is joined to the silver-plated lead cotton 5 through solder 13°, and the silicon pellet 1
The exposed end surface A is mesa-etched using an alkali such as an aqueous sodium hydroxide solution or a mineral acid such as sulfuric acid or fluoric acid. The graft copolymer varnish is applied along this processed/inched end surface A and dried by heating to form a protective film 6, which covers the surface of the silicon pellet 1'' up to the joint end surface of the lead wire. , a resin-sealed diode can be obtained by molding with an epoxy resin sealant 8.
第10図は樹脂封止型トランジスタの一実例を爪す断面
図である。FIG. 10 is a cross-sectional view of an example of a resin-sealed transistor.
リードフレーム7のグイバット部に回路が形成されたプ
レーナー型トランジスタ素子が半田13’にて接合され
、トランジスタシリコンチップ1とリードフレーム7の
電気的接続がA42線5でなされている。このシリコン
チップ1の表面に前記グラフト共重合体ワニスを塗布し
、加熱乾燥して保護膜6が形成され、これら全体を被覆
してエポキシ樹脂封止材5で成形して樹脂封止型トラン
ジスタを得ることができる。A planar type transistor element having a circuit formed thereon is bonded to the lead frame 7 with solder 13', and electrical connection between the transistor silicon chip 1 and the lead frame 7 is made with an A42 wire 5. The graft copolymer varnish is applied to the surface of the silicon chip 1 and dried by heating to form a protective film 6. The entire surface of the silicon chip 1 is covered and molded with an epoxy resin encapsulant 5 to form a resin-sealed transistor. Obtainable.
第11図はチップオンボード型半導体装置の一実例を示
す断面図である。FIG. 11 is a sectional view showing an example of a chip-on-board type semiconductor device.
ガラスエポキシ基板21′上に18〜35μm厚の銅配
線11が配線されたガラスエポキシ印刷基板に、回路が
形成されたICチップ12”がエポキシ銀ペースト硬化
物13“によって接着固定され、ICチップのポンディ
ングパッドとガラスエポキシ印刷配線基板との接続が、
Au線5でワイヤーボンディング法で電気的接続されて
いる。An IC chip 12'' on which a circuit has been formed is adhesively fixed with a cured epoxy silver paste 13'' to a glass epoxy printed board on which a copper wiring 11 with a thickness of 18 to 35 μm is wired on a glass epoxy substrate 21'. The connection between the bonding pad and the glass epoxy printed wiring board is
Electrical connection is made using an Au wire 5 using a wire bonding method.
なお、銅配線11には1000〜5000人の金属メツ
キ層が施されている。このチップマウント部分全体を被
覆して前記グラフト共重合体ワニスを、乾燥膜厚1〜1
00μmとなるようにボッティング塗工し、120°C
で10分間、次いで2゜O“Cで30分間加熱乾燥して
保護膜6を形成し、チップオンボード型半導体装置を得
ることができる。Note that the copper wiring 11 is provided with a metal plating layer of 1,000 to 5,000 layers. The entire chip mount area was coated with the graft copolymer varnish to a dry film thickness of 1 to 1.
Botting coating to 00μm, 120°C
The protective film 6 is formed by heating and drying at 2 DEG C. for 10 minutes and then at 2 DEG C. for 30 minutes to obtain a chip-on-board semiconductor device.
第12図はチップオンガラス型半導体装置の一実例を示
す断面図である。FIG. 12 is a sectional view showing an example of a chip-on-glass type semiconductor device.
第11図と同様にしてガラス板21”上に蒸着法により
500〜1000人厚の金配線パターン11を形成し、
rcチップ12′をAu−3i共晶法にて接合し、金線
にて外部接続を施したものである。このチップマウント
部分全体を第11図と同様に前記グラフト共重合体の保
護膜6を形成してチップオンガラス型半導体装置を得る
ことができる。In the same manner as in FIG. 11, a gold wiring pattern 11 with a thickness of 500 to 1000 layers is formed on a glass plate 21'' by vapor deposition,
The rc chips 12' are bonded together using the Au-3i eutectic method, and external connections are made using gold wires. A chip-on-glass type semiconductor device can be obtained by forming a protective film 6 of the graft copolymer on the entire chip mount portion in the same manner as shown in FIG. 11.
第1表には本発明において用いるグラフト共重合体、お
よび比較測高としてのPTFE (ポリテトラフルオロ
エチレン)、PVDF (ポリフッ化ビニリデン)の物
性値を示す。Table 1 shows the physical properties of the graft copolymer used in the present invention, as well as PTFE (polytetrafluoroethylene) and PVDF (polyvinylidene fluoride) as comparative measurements.
なお、表中の本発明品はフッ素ゴムユニットとしてフッ
化ビニリデン共重合体を用い、結晶性フッ素樹脂ユニッ
トとしてポリフッ化ビニリデン樹脂を用いたグラフト共
重合体(セントラル硝子社製、セフラルソフトG150
)である。The product of the present invention in the table is a graft copolymer (manufactured by Central Glass Co., Ltd., Cefral Soft G150) that uses vinylidene fluoride copolymer as the fluororubber unit and polyvinylidene fluoride resin as the crystalline fluororesin unit.
).
(以下、余白)
〈発明の効果〉
以上のように、本発明の半導体装置および半導体素子は
特定のフッ素系のグラフト共重合体を半導体素子の保護
膜として用いているので、吸水率や透湿率が小さく、こ
の保護膜が耐湿性やストレス低減によるバッファー膜、
ソフトエラー防止用のα線遮蔽膜として有効であるため
半導体装置の信頼性を向上するものであり、また作業性
も格段に向上するものである。(Hereinafter, blank spaces) <Effects of the Invention> As described above, since the semiconductor device and semiconductor element of the present invention use a specific fluorine-based graft copolymer as a protective film for the semiconductor element, the water absorption rate and moisture permeability are improved. This protective film is a buffer film with low moisture resistance and stress reduction.
Since it is effective as an α-ray shielding film for preventing soft errors, it improves the reliability of semiconductor devices and also significantly improves workability.
第1図は本発明の半導体装置のうち樹脂封止型の半導体
装置の一実例を示す断面図、第2図および第3図は第1
図の半導体装置を得るまでの各工程での断面図、第4図
は樹脂封止型半導体装置の他の実例の断面図、第5図は
テープキャリア型半導体装置の一実例を示す断面図、第
6図は半導体素子への保護膜の形成方法を示した一実例
の断面図、第7図はフリップチップ型の半導体装置の一
実例の断面図、第8図は樹脂封止型の半導体装置の他の
実例を示す断面図、第9図は樹脂封止型ダイオードの一
実例を示す断面図、第10図は樹脂封止型トランジスタ
の一実例を示す断面図、第11図はチップオンボード型
半導体装置の一実例を示す断面図、第12図はチップオ
ンガラス型半導体装置の一実例を示す断面図である。FIG. 1 is a sectional view showing an example of a resin-sealed semiconductor device of the present invention, and FIGS.
4 is a sectional view of another example of a resin-sealed semiconductor device; FIG. 5 is a sectional view of an example of a tape carrier type semiconductor device; FIG. 6 is a cross-sectional view of an example of a method for forming a protective film on a semiconductor element, FIG. 7 is a cross-sectional view of an example of a flip-chip semiconductor device, and FIG. 8 is a resin-sealed semiconductor device. 9 is a sectional view showing an example of a resin-sealed diode, FIG. 10 is a sectional view showing an example of a resin-sealed transistor, and FIG. 11 is a chip-on-board. FIG. 12 is a sectional view showing an example of a chip-on-glass type semiconductor device.
Claims (6)
結晶性フッ素樹脂ユニットからなるグラフト共重合体を
用いることを特徴とする半導体装置。(1) A semiconductor device characterized in that a graft copolymer consisting of a fluororubber unit and a crystalline fluororesin unit is used as a protective film for a semiconductor element.
ド裏面に設けられている請求項(1)記載の半導体装置
。(2) The semiconductor device according to claim (1), wherein the protective film is provided on the surface of the semiconductor element and/or the back surface of the die pad.
れている請求項(1)記載の半導体装置。(3) The semiconductor device according to claim (1), wherein the protective film is provided in the vicinity of the surface of the semiconductor element.
リップチップ型から選ばれる一種である請求項(1)〜
(3)記載の半導体装置。(4) Claims (1) to 10 where the semiconductor device is one type selected from a resin-sealed type, a tape carrier type, and a flip-chip type.
(3) Semiconductor device as described.
止型トランジスタである請求項(4)記載の半導体装置
。(5) The semiconductor device according to claim (4), wherein the semiconductor device is a resin-sealed diode or a resin-sealed transistor.
ンガラス型である請求項(1)または(2)記載の半導
体装置。(6) The semiconductor device according to claim (1) or (2), wherein the semiconductor device is of a chip-on-board type or a chip-on-glass type.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2225989A JPH02168652A (en) | 1988-09-12 | 1989-01-30 | semiconductor equipment |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63-227797 | 1988-09-12 | ||
| JP22779788 | 1988-09-12 | ||
| JP2225989A JPH02168652A (en) | 1988-09-12 | 1989-01-30 | semiconductor equipment |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02168652A true JPH02168652A (en) | 1990-06-28 |
Family
ID=26359435
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2225989A Pending JPH02168652A (en) | 1988-09-12 | 1989-01-30 | semiconductor equipment |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02168652A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0637075A1 (en) * | 1993-07-27 | 1995-02-01 | Kabushiki Kaisha Toshiba | Semiconductor device sealed with molded resin |
| JP2023549312A (en) * | 2020-10-23 | 2023-11-24 | ウルフスピード インコーポレイテッド | RF package with internal moisture barrier |
-
1989
- 1989-01-30 JP JP2225989A patent/JPH02168652A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0637075A1 (en) * | 1993-07-27 | 1995-02-01 | Kabushiki Kaisha Toshiba | Semiconductor device sealed with molded resin |
| US5717232A (en) * | 1993-07-27 | 1998-02-10 | Kabushiki Kaisha Toshiba | Semiconductor device sealed with molded resin |
| JP2023549312A (en) * | 2020-10-23 | 2023-11-24 | ウルフスピード インコーポレイテッド | RF package with internal moisture barrier |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2662190B2 (en) | Electronic element assembly and rework method | |
| CN101877349B (en) | Semiconductor module and portable device | |
| US6118183A (en) | Semiconductor device, manufacturing method thereof, and insulating substrate for same | |
| JP2003347441A (en) | Semiconductor element, semiconductor device, and method for producing semiconductor element | |
| TW200522228A (en) | Semiconductor device containing stacked semiconductor chips and manufacturing method thereof | |
| TW201128721A (en) | Manufacturing method of semiconductor device | |
| US20120013006A1 (en) | Chip scale package and fabrication method thereof | |
| JPH08306738A (en) | Semiconductor device and its production | |
| CN112352305B (en) | Chip packaging structure and chip packaging method | |
| CN1677657A (en) | Semiconductor device and manufacturing method thereof | |
| JP2001237348A (en) | Semiconductor device and method of manufacturing the same | |
| JPH02168652A (en) | semiconductor equipment | |
| JPH10135366A (en) | Manufacturing method of outer terminal of bga semiconductor package | |
| JP3522403B2 (en) | Semiconductor device | |
| JPH02277258A (en) | semiconductor equipment | |
| JP2793688B2 (en) | Semiconductor device | |
| KR20030069321A (en) | Fabrication and assembly method of image sensor using by flip chip packaging process | |
| CN1202573C (en) | Packaging module of semiconductor element and its manufacturing method | |
| KR20050120359A (en) | Package for semiconductor image pickup device and fabricating method thereof | |
| CN103325697B (en) | Manufacturing method of semiconductor packaging structure | |
| TW457681B (en) | Chip packaging method | |
| JP2003309227A (en) | Semiconductor device and method of manufacturing the same | |
| JP3314142B2 (en) | Semiconductor package manufacturing method | |
| JP2892055B2 (en) | Resin-sealed semiconductor device | |
| US6936495B1 (en) | Method of making an optoelectronic semiconductor package device |