[go: up one dir, main page]

JPH02256262A - Heat sink for semiconductor devices - Google Patents

Heat sink for semiconductor devices

Info

Publication number
JPH02256262A
JPH02256262A JP8432789A JP8432789A JPH02256262A JP H02256262 A JPH02256262 A JP H02256262A JP 8432789 A JP8432789 A JP 8432789A JP 8432789 A JP8432789 A JP 8432789A JP H02256262 A JPH02256262 A JP H02256262A
Authority
JP
Japan
Prior art keywords
heat sink
thin film
semiconductor
metal thin
fused
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8432789A
Other languages
Japanese (ja)
Inventor
Takayuki Nishimura
孝之 西村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Steel Corp
Original Assignee
Sumitomo Metal Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal Industries Ltd filed Critical Sumitomo Metal Industries Ltd
Priority to JP8432789A priority Critical patent/JPH02256262A/en
Publication of JPH02256262A publication Critical patent/JPH02256262A/en
Pending legal-status Critical Current

Links

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Semiconductor Lasers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、半導体レーザ或いは発光ダイオード等の熱放
散に用いられる半導体素子用ヒートシンクに関する。
DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a heat sink for a semiconductor device used for heat dissipation of a semiconductor laser, a light emitting diode, or the like.

(従来の技術) 半導体レーザ(LD)や発光ダイオード(LED)など
の半導体素子(以下、素子と記す)は、使用中に熱を発
生する。そこで第1図に示すように、ヒートシンクlを
素子2に半田(はんだ)3によって融着し、発生する熱
をヒートシンク1を介して逃がすようにしている。
(Prior Art) Semiconductor elements (hereinafter referred to as elements) such as semiconductor lasers (LDs) and light emitting diodes (LEDs) generate heat during use. Therefore, as shown in FIG. 1, a heat sink 1 is fused to the element 2 with solder 3 so that the generated heat is released through the heat sink 1.

ヒートシンクに用いられる材料としては、ダイアモンド
、Cu、、Si、 Mo、 Aj!、Au、BeOなど
多数あるが、■熱伝導率λが大きいこと、■熱膨張係数
αが素子のそれに近いこと、■価格が安いこと、などが
要求される。
Materials used for heat sinks include diamond, Cu, Si, Mo, Aj! , Au, BeO, etc., but they are required to have 1) a high thermal conductivity λ, 2) a thermal expansion coefficient α close to that of the element, and 2) a low price.

ダイアモンドは■が非常にすぐれているが■に適合しな
い、Cuは■および■はよいが■に問題がある。たとえ
ば、GaAs素子の熱膨張係数αは6.63 Xl0−
’deg−’であるのに対し、CuO熱膨張係数αは1
6.7X10−’deg−’と大きい。Siは■でCu
より少し劣るが、■および■は比較的よい。
Diamond is very good in ■ but does not meet ■, and Cu is good in ■ and ■ but has a problem with ■. For example, the thermal expansion coefficient α of a GaAs element is 6.63 Xl0-
'deg-', whereas the CuO thermal expansion coefficient α is 1
It is large at 6.7X10-'deg-'. Si is ■ and Cu
■ and ■ are relatively good, although slightly inferior.

結局■〜■を勘案してヒートシンク材としてCuとSt
が用いられることが多い。
In the end, considering ■~■, Cu and St were used as heat sink materials.
is often used.

ところで素子にヒートシンクを融着するとき、それらの
、・温度は、はんだの融点(Au−3nはんだで280
℃)まで昇温される。ところが素子とヒートシンクの熱
膨張係数αが異なるために室温に戻ったとき、素子には
大きな応力が発生する。
By the way, when welding a heat sink to an element, the temperature should be around the melting point of the solder (280°C for Au-3n solder).
℃). However, because the thermal expansion coefficient α of the element and the heat sink are different, a large stress is generated in the element when it returns to room temperature.

たとえば、GaAsのLD素子をCuのヒートシンクに
Ac+−3nのはんだにより融着すると下記式で算出さ
れる応力が生じる。
For example, when a GaAs LD element is fused to a Cu heat sink using Ac+-3n solder, a stress calculated by the following formula is generated.

(Cuの熱膨張係数−GaAsの熱膨張係数)X(Au
−3nはんだの融点−室温) X (GaAsのヤング
率) =(16,7X10−’deg−’ −6,6X
10−’deg−’) X (280°C−20°C)
 X8.55X10”dyn/cm”= 2 X10”
dyn/cm” このような応力の加わった素子に通電すると、素子結晶
表面から転位が導入されてその寿命が短くなる。そこで
Cuのような熱膨張係数の大きいヒートシンクを使用す
る場合には、低融点で軟らかいInはんだを用いて融着
し、発生する応力をInの塑性変形によって吸収するよ
うにしている。
(Thermal expansion coefficient of Cu - Thermal expansion coefficient of GaAs)
-3n melting point of solder - room temperature) X (Young's modulus of GaAs) = (16,7X10-'deg-' -6,6X
10-'deg-') X (280°C-20°C)
X8.55X10”dyn/cm”=2X10”
dyn/cm" When electricity is applied to an element under such stress, dislocations are introduced from the element crystal surface, shortening its lifetime. Therefore, when using a heat sink with a large coefficient of thermal expansion such as Cu, it is necessary to Welding is performed using In solder, which is soft at the melting point, and the stress generated is absorbed by plastic deformation of the In.

ところがInが結晶内部に浸透してその特性を低下する
という問題が生じている。
However, a problem has arisen in that In penetrates into the interior of the crystal and deteriorates its properties.

(発明が解決しようとする課題) 本発明の目的は、熱放散性がよく、しかも素子とヒート
シンクの融着時に発生する応力を吸収して素子寿命を延
長できるヒートシンクを提供することにある。
(Problems to be Solved by the Invention) An object of the present invention is to provide a heat sink that has good heat dissipation properties and can extend the life of the element by absorbing the stress generated when the element and the heat sink are fused together.

(課題を解決するだめの手段) 本発明者は、半導体素子どヒートシンクを融着する際に
素子内部に発生する応力の吸収手段について検討を重ね
た結果、ヒートシンクの素子融着面に、半導体超格子層
、又は2種類以上の金属薄膜層を形成すれば、それらの
層は互いに伸縮し合って融着時に発生する応力を吸収し
てしまい、しかもそれらの層は非常に薄いから熱放散性
を損なうようなことはないという知見を得た。
(Means for Solving the Problem) As a result of repeated studies on means for absorbing the stress generated inside the element when a heat sink is fused to a semiconductor element, the inventor of the present invention discovered that a semiconductor If a lattice layer or two or more types of metal thin film layers are formed, those layers will expand and contract with each other and absorb the stress generated during welding, and since these layers are very thin, they will not be able to dissipate heat. I learned that there was no damage to the product.

この発明は上記知見からなされたものであり、その要旨
は「半導体素子の熱放散に用いるヒートシンクであって
、素子融着面に半導体超格子層、又は2種類以上の金属
薄膜層を形成した半導体素子用ヒートシンク」にある。
This invention was made based on the above knowledge, and its gist is ``A heat sink used for heat dissipation of a semiconductor element, which has a semiconductor superlattice layer or two or more types of metal thin film layers formed on the element fusion surface. "Heat sink for elements".

(作用) 上記のように本発明のヒートシンクは、素子融着面に半
導体超格子層または2種類以上の金属薄膜層を有するこ
とを特徴としている。
(Function) As described above, the heat sink of the present invention is characterized by having a semiconductor superlattice layer or two or more types of metal thin film layers on the element fusion surface.

まず半導体超格子層を有するヒートシンクについて説明
する。
First, a heat sink having a semiconductor superlattice layer will be explained.

前記半導体超格子層を形成する超格子には次のようなも
のがある。
The superlattices forming the semiconductor superlattice layer include the following.

GaAS* P l−w /GaAs、P+−yAL 
Cat−++ P/A/!、Ga1−、PA4.Cat
−x As/Affi、Cat−y AsI nx C
at−* P/I ny Cat−y Pなお上記超格
子層におけるXおよびyの範囲は、0≦x<1.0≦y
<1、である。また上記超格子の1組は2層に数える。
GaAS* P l-w /GaAs, P+-yAL
Cat-++ P/A/! , Ga1-, PA4. Cat
-x As/Affi, Cat-y AsI nx C
at-* P/I ny Cat-y PThe range of X and y in the superlattice layer is 0≦x<1.0≦y
<1. Moreover, one set of the above-mentioned superlattice is counted as two layers.

これらの超格子層は互いに伸縮し合って融着時に生じる
応力を吸収してしまい、素子に及ぶことを防止する。
These superlattice layers expand and contract with each other to absorb stress generated during fusion and prevent it from being applied to the element.

ところで超格子層の全厚さは、50人〜s、ooo人の
範囲が望ましい。厚さが50人未満であると応力を完全
に吸収できない、一方、5,000人を越えると熱放散
が悪くなる。また前記超格子層の層数は6層以上にする
のがよい0層の数が少ないと応力を完全に吸収できない
場合がある。
Incidentally, the total thickness of the superlattice layer is desirably in the range of 50 to 50 seconds. If the thickness is less than 50 people, stress cannot be completely absorbed, while if it exceeds 5,000 people, heat dissipation will be poor. The number of superlattice layers is preferably six or more, and if the number of zero layers is small, stress may not be absorbed completely.

上記半導体超格子層のヒートシンクへの形成方法には、
有機金属気相成長法(MOCVD法)や分子線エピタキ
シャル法(M’BE法)などがあって比較的簡単に形成
させることができる。
The method for forming the semiconductor superlattice layer on the heat sink includes:
It can be formed relatively easily using a metal organic chemical vapor deposition method (MOCVD method) or a molecular beam epitaxial method (M'BE method).

次に2種類以上の金属薄膜層を有するヒートシンクにつ
いて説明する。
Next, a heat sink having two or more types of metal thin film layers will be described.

薄膜層を形成する金属には素子材の熱膨張係数αに近い
それをもつMOlTa、W、Cr、’ Ptや、熱伝導
率λの大きいCu、 Au、 Ag、 A 1などが適
している。これらの金属を交互に2種類以上重ねて薄膜
層を形成すると、相互に伸縮し合ってヒートシンクと素
子を融着するときに発生ずる応力を吸収してしまう、し
かし1層ではその効果が生じない。
Suitable metals for forming the thin film layer include MOLTa, W, Cr, and Pt, which have a coefficient of thermal expansion close to α of the element material, and Cu, Au, Ag, and A1, which have a high thermal conductivity λ. When two or more of these metals are layered alternately to form a thin film layer, they expand and contract with each other and absorb the stress that occurs when fusing the heat sink and the element, but a single layer does not have this effect. .

前記金属薄膜層の全厚さは500人〜10,000人の
範囲が好ましい。これより薄いと応力を吸収できず、こ
れより厚いと抵抗が大きくなって熱放散が悪くなる。ま
た1層の厚さは50人〜1 、000人であることが望
ましい。50人未満ではその形成がむつかしく、1 、
001人より厚いと応力を吸収する効果がなくなる。そ
して応力を完全に吸収するには、全層および1層の厚さ
の条件を満足しながら層数が10層以上であることが好
ましい。
The total thickness of the metal thin film layer is preferably in the range of 500 to 10,000. If it is thinner than this, stress cannot be absorbed, and if it is thicker than this, resistance increases and heat dissipation becomes poor. The thickness of one layer is preferably 50 to 1,000 people. It is difficult to form a group with less than 50 people, 1.
If it is thicker than 0.001 mm, it will not be effective in absorbing stress. In order to completely absorb stress, it is preferable that the number of layers is 10 or more while satisfying the conditions of thickness of all layers and one layer.

金属薄膜をヒートシンクに形成する方法には電子ビーム
蒸着法やスパンタリング法などの方法があり、いずれで
も均一な金属薄膜を容易に形成させることができる。
Methods for forming a metal thin film on a heat sink include methods such as electron beam evaporation and sputtering, and either method can easily form a uniform metal thin film.

さて、以上のごとき超格子層または金属薄膜層を有する
ヒートシンクであれば、素子と共にはんだの融点まで昇
温しで融着しても、そのとき発生する応力は超格子層及
び金属薄膜層に完全に吸収されてしまう。したがって前
記ヒートシンクと接続された半導体素子に通電しても素
子結晶に転位の導入がないから゛、その特性が低下した
り寿命が早期に尽きるようなことはない。
Now, with a heat sink that has a superlattice layer or metal thin film layer as described above, even if the temperature is raised to the melting point of the solder together with the element and fused, the stress generated at that time will be completely absorbed by the superlattice layer and metal thin film layer. It gets absorbed into. Therefore, even if current is applied to the semiconductor element connected to the heat sink, no dislocations are introduced into the element crystal, so its characteristics will not deteriorate or its life will end prematurely.

以下、実施例により本発明の半導体超格子層および金W
、TiJ膜層を有するヒートシンクについて説明する。
Hereinafter, the semiconductor superlattice layer and gold W of the present invention will be described in Examples.
, a heat sink having a TiJ film layer will be explained.

(実施例1) この実施例は素子融着面に半導体超格子層を形成したヒ
ートシンクの場合である。
(Example 1) This example is a case of a heat sink in which a semiconductor superlattice layer is formed on the element fusion surface.

第2図に示すように、本発明の半導体超格子層を有する
ヒートシンク11は、縦II、横IIfi11、厚さ3
00μmのn形Si基板11aと、その上に形成された
101の半導体超格子層11bから構成されている。前
記超格子層11bは有機金属気相成長法によって、厚さ
50人のG a 6.7 A j2o、3 A Sおよ
び厚さ50人のGaAsとが交互に蒸着された層が10
層(全厚さ500人)はど形成されている。
As shown in FIG. 2, the heat sink 11 having the semiconductor superlattice layer of the present invention has a length II, a width IIfi11, and a thickness of 3.
It consists of an n-type Si substrate 11a with a thickness of 00 μm and a semiconductor superlattice layer 11b with 101 layers formed thereon. The superlattice layer 11b has 10 layers of Ga 6.7 A j2o, 3 A S with a thickness of 50 nm and GaAs with a thickness of 50 nm alternately deposited by metal organic vapor phase epitaxy.
The layers (total thickness 500 people) are formed.

上記半導体超格子層の熱伝導率(0,3W/cm/de
g )はSiのそれ(1,45W/cm/deg )の
4分の1以下であるが、厚さが500人と非常にうすい
ためにその影響は無視できる。なお半導体超格子層11
bの素子側には、電流を流れやすくするたにGaAsの
オーミック電極である厚さ2,000人のAu−Ge−
Niが蒸着され、ヒートシンク側にも同様の目的でSi
のオーミック電極である厚さ2、000人のAu−3b
が蒸着されている。
Thermal conductivity of the semiconductor superlattice layer (0.3 W/cm/de
g) is less than one-fourth of that of Si (1.45 W/cm/deg), but since the thickness is very thin at 500 mm, its influence can be ignored. Note that the semiconductor superlattice layer 11
On the element side of b, there is an Au-Ge-GaAs ohmic electrode with a thickness of 2,000 to facilitate the flow of current.
Ni is vapor-deposited, and Si is also deposited on the heat sink side for the same purpose.
2,000 thick Au-3b which is an ohmic electrode of
is deposited.

そしてヒートシンク11には、縦300μm、横150
μl、厚さ801mのGaAj2As/GaAS系のL
D素子2がAu−5nはんだ3(厚さs、ooo人)に
より融着されている。
The heat sink 11 has a length of 300 μm and a width of 150 μm.
μl, 801m thick GaAj2As/GaAS system L
The D element 2 is fused with Au-5n solder 3 (thickness s, ooo thick).

またこの実施例では、Si基板11aの厚さだけが上記
ヒートシンク(厚さ300μm) と異なる厚さ350
μmと400μ鋼のヒートシンクを作りAu  Snは
んだでLD素子と融着したものを製造した。さらに本発
明のヒートシンクの効果を明確にするために、第1図に
示す従来タイプの3種類のヒートシンク(Si基板で厚
さ300μm 、 350μn+ 、 400μm)に
Au−3nはんだでLD素子を融着したものを作った。
Further, in this embodiment, only the thickness of the Si substrate 11a is 350 μm, which is different from the above heat sink (thickness 300 μm).
A heat sink made of μm and 400 μm steel was manufactured and fused to an LD element using Au Sn solder. Furthermore, in order to clarify the effect of the heat sink of the present invention, an LD element was fused with Au-3n solder to three types of conventional heat sinks (Si substrate with thicknesses of 300 μm, 350 μn+, and 400 μm) shown in FIG. I made something.

Au−3nはんだにより融着したヒートシンクとLD素
子にはそれぞれ下記の応力が生じている。
The following stresses are generated in the heat sink and the LD element, which are fused together using Au-3n solder.

(LD素子の熱膨張係数−3i基板の熱膨張係数)X(
AuSnはんだの融点−室温)xLDLD素子ング率=
 (6,63Xl0−’deg−’ −2,5X10−
’deg−’) X(280°C−20°C) X 8
.55 XIO”dyn/co+” = 9.2xlO
” dyn/c+mzそして上記ヒートシンクを融着し
たLD素子を第2図のようにバイアスし、温度50°C
1出力5mWに保って動作電流の変化を調べた。
(Thermal expansion coefficient of LD element - 3i substrate thermal expansion coefficient)
Melting point of AuSn solder - room temperature) x LDLD element rate =
(6,63Xl0-'deg-'-2,5X10-
'deg-') X (280°C-20°C) X 8
.. 55 XIO"dyn/co+" = 9.2xlO
” dyn/c+mz and the LD element with the above heat sink fused to it is biased as shown in Figure 2, and the temperature is 50°C.
Changes in operating current were examined while maintaining the output at 5 mW.

その結果を第3図に示す0図中、a、b、c線は本発明
のヒートシンクを融着したLD素子の場合であり、d、
e、f線は従来のヒートシンクを用いたLD素子の場合
である。この図から明らかなように、超格子層を融着す
る本発明のヒートシンクを用いたLD素子の場合には長
時間を経ても動作電流はほとんど変化していない。すな
わちLD素子には劣化が生じていない。これは融着時に
発生した応力が超格子層に吸収されてしまって素子まで
及んでいないことを意味している。一方、超格子層を融
着しない従来のヒートシンクを用いた場合には、素子に
応力が残存して結晶に転位が導入され、素子の劣化が生
じたために動作電流が急激に上昇している。
The results are shown in Figure 3. In Figure 3, lines a, b, and c are for the LD element to which the heat sink of the present invention is fused, and lines d,
Lines e and f are for an LD element using a conventional heat sink. As is clear from this figure, in the case of the LD element using the heat sink of the present invention in which the superlattice layer is fused, the operating current hardly changes even after a long period of time. In other words, no deterioration occurred in the LD element. This means that the stress generated during fusion is absorbed by the superlattice layer and does not reach the element. On the other hand, when using a conventional heat sink in which the superlattice layer is not fused, stress remains in the element and dislocations are introduced into the crystal, causing deterioration of the element and causing a sudden increase in operating current.

(実施例2) この実施例は素子融着面に金属薄膜層を形成したヒート
シンクの場合である。
(Example 2) This example is a case of a heat sink in which a metal thin film layer is formed on the element fusion surface.

第4図に示すように金属薄膜層を有するヒートシンク2
1は、m 1 am、横2aua、厚さ1.5mmのC
u基板21aとその上に形成された5層の金属薄膜層2
1bから構成されている。金属薄膜層21bは電子ビー
ム蒸着法によって、厚さ100人のCu薄膜および厚さ
100人のMo薄膜とが交互に蒸着された層が10層(
全厚さ1000人)はど形成されている。
A heat sink 2 having a metal thin film layer as shown in FIG.
1 is a C with m 1 am, width 2aua, and thickness 1.5mm.
U substrate 21a and five metal thin film layers 2 formed thereon
1b. The metal thin film layer 21b is made up of 10 layers (100-thick Cu thin film and 100-thick Mo thin film alternately deposited by electron beam evaporation).
The total thickness is 1000 mm).

尚この例において金属薄膜層にCuとMoを用いたのは
、Cuの熱伝導率λが4.01 W/cm/degと大
きく、Moの熱膨張係数α(5,OXl0−’deg−
’)が素子(GaAs)のそれ(6,6X10−’de
g−’)に近いからである。
In this example, Cu and Mo were used for the metal thin film layer because the thermal conductivity λ of Cu is as large as 4.01 W/cm/deg, and the thermal expansion coefficient α(5, OXl0-'deg-
') is that of the element (GaAs) (6,6X10-'de
This is because it is close to g-').

そして上記ヒートシンク21に、縦300μm、横25
0ym、厚さ80ursのl、D素子2 (GaAs)
をAu−3nはんだ3(厚さ5000人)により融着し
た。また本発明の金属薄膜層を有するヒートシンクの効
果を知るために、第1図に示す従来のヒートシンクlに
Au−3nはんだ3でLD素子2を融着したものを作っ
た。
Then, on the heat sink 21, a length of 300 μm and a width of 25
0ym, thickness 80urs, D element 2 (GaAs)
were fused using Au-3n solder 3 (thickness: 5000). Further, in order to understand the effect of the heat sink having a metal thin film layer according to the present invention, a conventional heat sink 1 shown in FIG.

Au−5nはんだによる融着により前記ヒートシンクと
LD素子には下記の応力が生じる。
The following stress is generated between the heat sink and the LD element due to the fusion using Au-5n solder.

(Cu基板の熱膨張係数−LD素子の熱膨張係数)X(
Au−3nはんだ融点−室温)XLDLD素子ング率−
(16,7Xl0−’deg−’  6.6 Xl0−
’deg−’)  X (280’C20°C) X 
8.55X10目dyn/cm”= 2 XIO’ d
yn/cm” この応力がLD素子にどれほどの影響を与えるかを知る
ために、本発明のヒートシンクを用いた素子と従来のヒ
ートシンクを用いた素子を第4図のようにバイアスし、
温度50°C1出力5mWに保って通電試験を行った。
(Thermal expansion coefficient of Cu substrate - Thermal expansion coefficient of LD element)
Au-3n solder melting point - room temperature) XLDLD element rate -
(16,7Xl0-'deg-' 6.6 Xl0-
'deg-') X (280'C20°C)
8.55 x 10th dyn/cm” = 2 XIO' d
yn/cm" In order to find out how much influence this stress has on the LD element, an element using the heat sink of the present invention and an element using a conventional heat sink were biased as shown in Fig. 4.
An energization test was conducted at a temperature of 50° C. and an output of 5 mW.

その結果を第5図に示す0図中、g線は本発明の金属薄
膜層を有するヒートシンクを融着した素子の場合であり
、h線は金属薄膜層を有しない従来のヒートシンクを用
いた場合を示している。この図から明らかなように、本
発明のヒートシンクを用いた素子は約5,000時間を
経過しても安定して動作している。一方、従来のヒート
シンクを使用した素子は約200時間で劣化が生じて動
作電流が増加し始め、300時間を経ると劣化がさらζ
こ進んで発熱が増加して動作が止まった。
The results are shown in Figure 5. In Figure 5, the g-line shows the case of the element in which the heat sink having the metal thin film layer of the present invention is fused, and the h-line shows the case of using the conventional heat sink without the metal thin film layer. It shows. As is clear from this figure, the device using the heat sink of the present invention operates stably even after approximately 5,000 hours. On the other hand, elements using conventional heat sinks deteriorate after about 200 hours and the operating current starts to increase, and after 300 hours the deterioration becomes even more severe.
As it progressed, heat generation increased and operation stopped.

(発明の効果5 以上説明したように、素子融着面に半導体超格子層又は
金WA薄膜層を形成したヒートシンクを用いると、素子
とヒートシンクの融着時に発生する応力を完全に吸収す
ることができる。したがって通電時の転位の導入が防止
できて素子寿命を大幅に伸ばすことができる。
(Effect of the invention 5 As explained above, when a heat sink in which a semiconductor superlattice layer or a gold WA thin film layer is formed on the element fusion surface is used, it is possible to completely absorb the stress generated when the element and the heat sink are fused. Therefore, the introduction of dislocations during energization can be prevented and the device life can be significantly extended.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は、従来のヒートシンクとLD素子を融着した状
態を示す図、 第2図は、本発明の半導体超格子層を有するヒートシン
クとLD素子を融着した状態を示す図、第3図は、本発
明の半導体超格子層を有するヒートシンクと従来のヒー
トシンクを用いたLD素子の動作電流の変化を示す図、 第4図は、本発明の金属薄膜層を有するヒートシンクと
LD素子を融着した状態を示す図、第5図は、本発明の
金属薄膜層を有するヒートシンクと従来のヒートシンク
を用いたLD素子の動作電流の変化を示す図、 である。 1.11.21はヒートシンク、2素子、3ははんだ、
11aはSi基板、llbは半導体超格子層、21aは
Cu基板、21bは金属薄膜層。 ヤ / (2) ヤ2図 脅30 1jLt吟ロ (A)
FIG. 1 is a diagram showing a state in which a conventional heat sink and an LD element are fused together, FIG. 2 is a diagram showing a state in which a heat sink having a semiconductor superlattice layer of the present invention and an LD element are fused together, and FIG. 4 is a diagram showing the change in operating current of an LD element using a heat sink having a semiconductor superlattice layer of the present invention and a conventional heat sink. FIG. FIG. 5 is a diagram showing changes in operating current of an LD element using a heat sink having a metal thin film layer of the present invention and a conventional heat sink. 1.11.21 is a heat sink, 2 elements, 3 is solder,
11a is a Si substrate, llb is a semiconductor superlattice layer, 21a is a Cu substrate, and 21b is a metal thin film layer. Ya / (2) Ya 2 Figure Threat 30 1jLt Ginro (A)

Claims (1)

【特許請求の範囲】[Claims] 半導体素子の熱放散に用いるヒートシンクであって、素
子融着面に半導体超格子層、又は2種類以上の金属薄膜
層を形成した半導体素子用ヒートシンク。
A heat sink used for heat dissipation of a semiconductor element, which has a semiconductor superlattice layer or two or more types of metal thin film layers formed on the element fusion surface.
JP8432789A 1988-12-14 1989-04-03 Heat sink for semiconductor devices Pending JPH02256262A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8432789A JPH02256262A (en) 1988-12-14 1989-04-03 Heat sink for semiconductor devices

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP63-315762 1988-12-14
JP31576288 1988-12-14
JP8432789A JPH02256262A (en) 1988-12-14 1989-04-03 Heat sink for semiconductor devices

Publications (1)

Publication Number Publication Date
JPH02256262A true JPH02256262A (en) 1990-10-17

Family

ID=26425380

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8432789A Pending JPH02256262A (en) 1988-12-14 1989-04-03 Heat sink for semiconductor devices

Country Status (1)

Country Link
JP (1) JPH02256262A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010074122A (en) * 2008-08-21 2010-04-02 Sumitomo Electric Ind Ltd Heat sink for led, heat sink precursor for led, led element, method for manufacturing heat sink for led and method for manufacturing led element
US8993121B2 (en) 2010-02-19 2015-03-31 Sumitomo Electric Industries, Ltd. Metal laminated structure and method for producing the same
US9199433B2 (en) 2009-06-30 2015-12-01 Sumitomo Electric Industries, Ltd. Metal laminated structure and method for producing the metal laminated structure

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010074122A (en) * 2008-08-21 2010-04-02 Sumitomo Electric Ind Ltd Heat sink for led, heat sink precursor for led, led element, method for manufacturing heat sink for led and method for manufacturing led element
US9199433B2 (en) 2009-06-30 2015-12-01 Sumitomo Electric Industries, Ltd. Metal laminated structure and method for producing the metal laminated structure
US8993121B2 (en) 2010-02-19 2015-03-31 Sumitomo Electric Industries, Ltd. Metal laminated structure and method for producing the same

Similar Documents

Publication Publication Date Title
US6479325B2 (en) Method of stacking semiconductor laser devices in a sub-mount and heatsink
JP5073917B2 (en) Optoelectronic semiconductor chip having electrical contacts and method for manufacturing the optoelectronic semiconductor chip
US20010005023A1 (en) Method for growing nitride semiconductor crystals, nitride semiconductor device, and method for fabricating the same
JP2003347587A (en) Fabrication method of semiconductor device
US8076168B2 (en) Light-emitting device and method for producing light emitting device
JP3299145B2 (en) Gallium nitride based semiconductor p-type electrode and method of forming the same
WO2003023838A1 (en) n ELECTRODE FOR III GROUP NITRIDE BASED COMPOUND SEMICONDUCTOR ELEMENT
WO2006082687A1 (en) GaN LIGHT EMITTING DIODE AND LIGHT EMITTING DEVICE
US20030141512A1 (en) Semiconductor component and method for fabricating a semiconductor component
TW200401482A (en) Semiconductor laser device
EP1624497A2 (en) Nitride semiconductor light emitting device, and method of fabricating nitride semiconductor light emitting device
CN101728762A (en) Semiconductor laser device and manufacturing method therefor
JP4827706B2 (en) Nitride semiconductor light emitting device
JPH0750813B2 (en) Submount for semiconductor laser device
US7391061B2 (en) Light emitting diode with thermal spreading layer
JPH02256262A (en) Heat sink for semiconductor devices
JP2001196574A (en) Method for forming electrode on n-type gallium nitride-based compound semiconductor layer
JPH0738208A (en) Semiconductor laser device
JP2001230498A (en) Group iii nitride-base compound semiconductor laser
JP2000269583A (en) Semiconductor light emitting device and manufacture thereof
JPS5917292A (en) semiconductor laser device
JP2000049092A (en) Method for growing crystal of nitride semiconductor, nitride semiconductor device, and manufacture of the device
JP2000022262A (en) Semiconductor laser
JP4737387B2 (en) Semiconductor laser element
JP2002053398A (en) Crystal substrate