[go: up one dir, main page]

JPH02250626A - GTO thyristor arm - Google Patents

GTO thyristor arm

Info

Publication number
JPH02250626A
JPH02250626A JP6858789A JP6858789A JPH02250626A JP H02250626 A JPH02250626 A JP H02250626A JP 6858789 A JP6858789 A JP 6858789A JP 6858789 A JP6858789 A JP 6858789A JP H02250626 A JPH02250626 A JP H02250626A
Authority
JP
Japan
Prior art keywords
voltage
turn
time
gto
block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6858789A
Other languages
Japanese (ja)
Inventor
Shigenori Kinoshita
木下 繁則
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP6858789A priority Critical patent/JPH02250626A/en
Publication of JPH02250626A publication Critical patent/JPH02250626A/en
Pending legal-status Critical Current

Links

Landscapes

  • Protection Of Static Devices (AREA)
  • Power Conversion In General (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、GTOサイリスタを複数個直列接続してなる
GTOサイリスタアームに関する。
DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a GTO thyristor arm formed by connecting a plurality of GTO thyristors in series.

(従来の技術) 第3図は、複数のGTOサイリスタを直列接続した従来
のGTOサイリスタアームの一例である。
(Prior Art) FIG. 3 is an example of a conventional GTO thyristor arm in which a plurality of GTO thyristors are connected in series.

なお、この例では説明を簡単にするため、GTOサイリ
スタ(以下、場合により単にGTOという)の数を3個
としている。
Note that in this example, in order to simplify the explanation, the number of GTO thyristors (hereinafter simply referred to as GTO in some cases) is three.

同図のGTOサイリスタスタック100において、11
〜13はGTO121〜23は分圧抵抗、31〜33は
スナバ回路、311,321,331はスナバコンデン
サ、312゜322.332はスナバダイオード、 3
13,323,333はスナバ抵抗である。また、41
はアームリアクトル、42は抵抗、43はダイオードを
それぞれ示している。
In the GTO thyristor stack 100 shown in the same figure, 11
-13 are GTO121-23 voltage dividing resistors, 31-33 are snubber circuits, 311, 321, 331 are snubber capacitors, 312°322.332 are snubber diodes, 3
13, 323, and 333 are snubber resistors. Also, 41
42 represents an arm reactor, 42 represents a resistor, and 43 represents a diode.

ここで、スナバ回路31〜33はGTOがターンオフす
る時にGTOに過電圧が発生するのを防止し、また、分
圧抵抗21〜23は静的電圧分担を均一にするためのも
のである。更に、アームリアクトル41はGTOがター
ンオンする時のd i/d tを抑制するために必要で
あり、また、抵抗42及びダイオード43の直列回路は
GTOがターンオフする際にアームリアクトル41に蓄
積されたエネルギーを吸収するためのものである。
Here, the snubber circuits 31 to 33 prevent overvoltage from occurring in the GTO when the GTO is turned off, and the voltage dividing resistors 21 to 23 are used to equalize static voltage sharing. Furthermore, the arm reactor 41 is necessary to suppress d i / d t when the GTO is turned on, and the series circuit of the resistor 42 and the diode 43 is required to suppress the d i /d t when the GTO is turned off. It is used to absorb energy.

次に、第4図はスナバ回路を含めたGTOの基本回路を
、また第5図はGTOのターンオフ時の基本動作をそれ
ぞれ示している。なお、第4図では第3図におけるGT
OII及びこれに対応するスナバ回路31を示している
が、以下に述べる基本動作は、他のG T 012,1
3及びこれらに対応するスナバ回路32,33について
も同一である。
Next, FIG. 4 shows the basic circuit of the GTO including the snubber circuit, and FIG. 5 shows the basic operation of the GTO at turn-off. In addition, in Fig. 4, the GT in Fig. 3 is
Although the OII and the corresponding snubber circuit 31 are shown, the basic operation described below is similar to that of other GT 012,1
3 and the snubber circuits 32 and 33 corresponding thereto are also the same.

すなわち、第5図の時刻t1において、GTollのオ
フ動作が開始され、そのゲートに逆方向の電流igが供
給されてこの電流igは以後増加していく。そして、G
Tollによって決まった時間(ターンオフ時間)経過
後の時刻t2においてGTollはオフし、電流i丁は
零になる。しかしながら、電流1rが零になっても回路
に流れていた電流は急には零になれず、電流isとして
スナバ回路31に転流し、スナバダイオード312を介
してスナバコンデンサ311を充電する。
That is, at time t1 in FIG. 5, the off-operation of GToll is started, and a reverse direction current ig is supplied to its gate, and this current ig increases thereafter. And G
At time t2 after the time (turn-off time) determined by Toll has elapsed, GToll is turned off and the current i becomes zero. However, even if the current 1r becomes zero, the current flowing in the circuit does not suddenly become zero, and is commutated to the snubber circuit 31 as a current is, charging the snubber capacitor 311 via the snubber diode 312.

第5図の時刻t、において、スナバコンデンサ311の
電圧(図ではGTOIIのアノード−カソード間電圧v
Akとして示しである)が電源(図示せず)の電圧vd
に達すると電流isは減少し始め、時刻t、で零となる
。この間、スナバコンデンサ311は電圧V o pま
で充電される。
At time t in FIG. 5, the voltage of the snubber capacitor 311 (in the figure, the anode-cathode voltage v of GTOII
(denoted as Ak) is the voltage vd of the power supply (not shown)
When the current is reaches , the current is begins to decrease and becomes zero at time t. During this time, snubber capacitor 311 is charged to voltage V o p.

ここで、スナバコンデンサ311の電圧のはね上がり分
(ΔV(+)は次のようになる。
Here, the voltage jump (ΔV(+)) of the snubber capacitor 311 is as follows.

C3:スナバコンデンサの容量(pF)LID:主回路
配線のもっているインダクタンス(pH]■T:GTO
の遮断電流(A) である。
C3: Capacity of snubber capacitor (pF) LID: Inductance of main circuit wiring (pH) ■T: GTO
The breaking current (A) is

ところで、GTOを直列接続する場合、通常のサイリス
タ(SCR)と同様にターンオン・ターンオフ時に各素
子に印加される電圧を均等にする必要がある。ここで、
第3図における直列接続されたGTOII〜13のター
ンオフ時の各電流ig工〜i6.1丁1〜iT3.is
ユ〜is3及びGTO11〜13の分担電圧VT□〜V
T3を第6図に示す。
By the way, when GTOs are connected in series, it is necessary to equalize the voltages applied to each element during turn-on and turn-off, similar to a normal thyristor (SCR). here,
In FIG. 3, each of the currents at turn-off of GTOII-13 connected in series i6.1-1-iT3. is
Shared voltage VT□~V of U~is3 and GTO11~13
T3 is shown in FIG.

ターンオフ時にGTOII〜13に加わる電圧を均等に
するには、各GTOII〜13のターンオフ時間が全て
同じであればよいが、このターンオフ時間は各素子の特
性によって実際上ばらついている。
In order to equalize the voltage applied to GTOII-13 during turn-off, it is sufficient if the turn-off time of each GTOII-13 is the same, but the turn-off time actually varies depending on the characteristics of each element.

例えば、第6図に示すように時刻t1で3個のGTol
l〜13を同時に消弧し始めても、GTOllは時刻t
、、で、GTO12はt、2で、また、GTO13はt
23でオフする。このような直列接続の場合、一番早く
オフしたGTOIIの分担電圧vT□が最も高く、一番
最後にオフしたG T 013の分担電圧V7、が最も
低くなる。この分担電圧差ΔVTは次のようになる。
For example, as shown in FIG. 6, at time t1, three GTol
Even if the arcs 1 to 13 start to be extinguished at the same time, GTOll will not be able to reach the time t.
, , GTO12 is at t,2, and GTO13 is at t,
Turn off at 23. In the case of such a series connection, the shared voltage vT□ of the GTOII turned off first is the highest, and the shared voltage V7 of the GTO13 turned off last is the lowest. This shared voltage difference ΔVT is as follows.

s なお、Δを−よ直列接続されたGTOのターンオフ時間
差の最大値である。
s Note that Δ is the maximum value of the turn-off time difference of GTOs connected in series.

ここで、ΔvTがあまりに大きくなると早くオフしたG
TOの分担電圧が大きくなり、電圧責務やターンオフ損
失が増大するので、このΔVTはある許容値内にする必
要がある。67丁を許容値内に抑えるには、ターンオフ
時間差Δtmを許容値内に確保することが必要になり、
換言すればスナバコンデンサの容量を大きくする必要が
ある。
Here, if ΔvT becomes too large, G is turned off early.
Since the shared voltage of TO increases, voltage duty and turn-off loss increase, it is necessary to keep this ΔVT within a certain tolerance value. In order to keep 67 guns within the allowable value, it is necessary to ensure the turn-off time difference Δtm is within the allowable value.
In other words, it is necessary to increase the capacitance of the snubber capacitor.

ちなみに、4500(V)、 3000(A)級の大容
量GTOでは、ターンオフ時間(tgq)は20〜30
[μs〕程度である。上記(2)式から、I T= 3
000(A )、Cs =6〔μF〕トすると、Δtm
=1〔μs〕でΔVT=500(V)となる。従ッテ、
A t ra= 2 (us ) テはΔvT=100
0(V)となる。
By the way, in a large capacity GTO of 4500 (V), 3000 (A) class, the turn-off time (tgq) is 20 to 30
It is about [μs]. From the above formula (2), I T = 3
000 (A), Cs = 6 [μF], then Δtm
= 1 [μs] and ΔVT = 500 (V). Follow me,
A tra= 2 (us) Te is ΔvT=100
It becomes 0 (V).

(発明が解決しようとする課題) 以上のことから、GTOを直列接続してアームを構成す
る場合、GTOの直列数に関係なくターンオフ時間のば
らつきを1〔μs〕程度にすることが、スナバコンデン
サの電圧責務等の点から必要となる。ここで、GTOの
直列数が数個の場合には。
(Problem to be Solved by the Invention) From the above, when configuring an arm by connecting GTOs in series, it is important to keep the variation in turn-off time to about 1 [μs] regardless of the number of GTOs connected in series. This is necessary from the viewpoint of voltage responsibilities, etc. Here, if there are several GTOs connected in series.

上記ばらつきを1〔μs〕程度に管理することは可能で
あるが、直列数が多い場合、前述した如<20〜30〔
μs〕程度の範囲にある大容量GTOのターンオフ時間
のばらつきを全て1〔μs〕以内の範囲内で管理するこ
とは実用上困難である。
It is possible to control the above variation to about 1 [μs], but if there are many series, it is possible to control the variation to <20 to 30 [μs] as described above
It is practically difficult to control all the variations in the turn-off time of large-capacity GTOs, which are in the range of approximately 1 μs, to within 1 μs.

このため、従来ではGTOの直列数を数個程度にするの
が実用的な限界であり、それ以上の場合には素子を特別
に選別する等の対処が必要で素子価格が高くなったり、
場合によっては多数の直列接続が困難になる等の問題が
あった。これに対し。
For this reason, in the past, the practical limit was to limit the number of GTOs connected in series to a few; if the number was more than that, it would be necessary to take measures such as special selection of the elements, which would increase the element price.
In some cases, there were problems such as difficulty in connecting a large number of devices in series. Against this.

スナバコンデンサの容量を大きくしてGTO直列接続可
能数を増大させることも考えられるが、スナバ抵抗に発
生する損失が増大するため、実際にはコンデンサ容量の
増大にも限界があった。
Although it is conceivable to increase the number of GTOs that can be connected in series by increasing the capacitance of the snubber capacitor, there is actually a limit to increasing the capacitor capacitance because the loss occurring in the snubber resistor increases.

すなわち、GTOを複数直列接続してアームを構成する
各種の電力変換器においては、高耐圧化。
In other words, various power converters in which multiple GTOs are connected in series to form an arm are required to have high voltage resistance.

低価格化が要請されているにも拘らず、これに応え得る
ものは未だに提供されていない現状である。
Despite the demand for lower prices, there is currently no product that can meet this demand.

本発明は上記問題点を解決するためになされたもので、
その目的とするところは、GTOの選別やコンデンサ容
量の増大等の手段によることなく低コストにて複数のG
TOの直列接続を可能にしたGTOサイリスタアームを
提供することにある。
The present invention has been made to solve the above problems,
The objective is to create multiple GTOs at low cost without having to sort GTOs or increase capacitance.
An object of the present invention is to provide a GTO thyristor arm that enables series connection of TOs.

(課題を解決するための手段) 従来では、アームを構成するGTOには個々にスナバ回
路のみを接続する方式であるため、アーム内のGTOの
電圧差はアーム内の全GTOのターンオフ時間の差で決
まってしまう。そこで本発明では、アームを複数のユニ
ットブロックに分割して各ブロック毎に電圧クランプ回
路をそれぞれ接続すると共に、各ブロック内のGTOの
ターンオフ時間のばらつきは従来と同様に管理し、ブロ
ック間のターンオフ時間のばらつきの管理は行わないか
、またはアーム内における各GTO間の管理より緩める
こととした。
(Means for solving the problem) Conventionally, only a snubber circuit is connected to each GTO forming an arm, so the voltage difference between the GTOs in the arm is equal to the difference in turn-off time of all GTOs in the arm. It is decided. Therefore, in the present invention, the arm is divided into a plurality of unit blocks, a voltage clamp circuit is connected to each block, and the variation in the turn-off time of the GTO within each block is managed in the same manner as before, and the turn-off time between the blocks is It was decided that time dispersion would not be managed, or that it would be looser than that between GTOs within an arm.

(作用) 本発明によれば、各ユニットブロック毎ではターンオフ
時間が異なるため、早くオフするブロックと遅くオフす
るブロックとが生ずる。この場合早くオフしたブロック
では、他にまだオフしていないブロックがあるために電
流を流し続ける必要があるが、この電流は早くオフした
ブロックに並列に接続されている電圧クランプ回路に流
れる。
(Operation) According to the present invention, since the turn-off time differs for each unit block, some blocks turn off early and some blocks turn off late. In this case, in the block that turned off early, current must continue to flow because there are other blocks that have not turned off yet, but this current flows to the voltage clamp circuit connected in parallel to the block that turned off early.

電圧クランプ回路は、上記電流が流れても電圧をほぼ一
定に保つように構成されているため、早くオフしたブロ
ックの両端電圧は前記電圧クランプ回路の電圧にクラン
プされる。この結果、このブロック内のGTOはこのク
ランプ電圧を規定のばらつき内で分担する。
Since the voltage clamp circuit is configured to keep the voltage substantially constant even when the current flows, the voltage across the block that is turned off early is clamped to the voltage of the voltage clamp circuit. As a result, the GTOs within this block share this clamp voltage within a specified variation.

(実施例) 以下、図に沿って本発明の一実施例を説明する。(Example) An embodiment of the present invention will be described below with reference to the drawings.

第1図はこの実施例の構成を示すもので、同図において
101〜103は直列接続されたユニットブロックであ
る。これらのユニットブロック101〜103は第3図
におけるGTOサイリスタスタック100と全て同一の
構成であり、それぞれ直列接続された複数のGTOと1
分圧抵抗と、スナバ回路とによって構成されている。な
お、この実施例ではブロック数が3個となっているが、
この個数は何ら限定的なものではない。
FIG. 1 shows the configuration of this embodiment, and in the figure, 101 to 103 are unit blocks connected in series. These unit blocks 101 to 103 have the same configuration as the GTO thyristor stack 100 in FIG.
It is composed of a voltage dividing resistor and a snubber circuit. Note that in this example, the number of blocks is three, but
This number is not limited at all.

これらのユニットブロック101〜103には、電圧ク
ランプ回路201〜203がそれぞれ並列に接続されて
いる。これらの電圧クランプ回路201〜203の構成
は何れも同一であり、その−例を電圧クランプ回路20
1について説明すると、ダイオード212と、これに直
列接続されたコンデンサ211と、前記ダイオード21
2に並列接続された抵抗213とからなっている。なお
、他の電圧クランプ回路202,203において、22
2,232はダイオード、221,231はコンデンサ
、223,233は抵抗を示す。ここで、抵抗213゜
223.233はコンデンサ211,221,231の
放電抵抗であるが、ユニットブロック101〜103が
オン期間中でもコンデンサ211,221,231の電
圧をほぼ一定に保つように、その抵抗値はユニットブロ
ック101〜103内のスナバ抵抗(第3図におけるス
ナバ抵抗(放電抵抗)313,323,333)の抵抗
値よりも十分に大きく設定されている。
Voltage clamp circuits 201 to 203 are connected in parallel to these unit blocks 101 to 103, respectively. The configurations of these voltage clamp circuits 201 to 203 are all the same, and an example thereof is shown in voltage clamp circuit 20.
1, a diode 212, a capacitor 211 connected in series with the diode 212, and the diode 21
2 and a resistor 213 connected in parallel. Note that in the other voltage clamp circuits 202 and 203, 22
2 and 232 are diodes, 221 and 231 are capacitors, and 223 and 233 are resistors. Here, the resistor 213°223.233 is a discharge resistance of the capacitors 211, 221, 231, and the resistance is set so that the voltage of the capacitors 211, 221, 231 is kept almost constant even during the ON period of the unit blocks 101 to 103. The value is set sufficiently larger than the resistance value of the snubber resistors (snubber resistors (discharge resistors) 313, 323, 333 in FIG. 3) in the unit blocks 101 to 103.

また、各ブロック101〜103内の複数のGTOは、
ターンオフ時に、ターンオフ時間のばらつきに起因して
早くターンオフした素子に許容値以上の過電圧が発生し
ないように、同一ブロック内ではターンオフ時間のばら
つきが規定値以内に収まるように配慮されている。一方
、各ブロック101〜103毎のGTOのターンオフ時
間のばらつきは、各ブロック101〜103の電圧クラ
ンプ回路201〜203によるクランプ電圧差に対応し
た値となる。このばらつきは、ブロック101〜103
内の各GTO間のばらつきよりも数倍まで大きく許容さ
れている。
Moreover, the plurality of GTOs in each block 101 to 103 are
At turn-off, care is taken to keep variations in turn-off time within a specified value within the same block so that overvoltage exceeding the allowable value does not occur in elements that turn off early due to variations in turn-off time. On the other hand, the variation in turn-off time of the GTO for each block 101 to 103 is a value corresponding to the clamp voltage difference between the voltage clamp circuits 201 to 203 of each block 101 to 103. This variation is caused by blocks 101 to 103.
It is allowed to be several times larger than the variation between GTOs within the GTO.

次に、このGTOサイリスタアームのオフ時の動作を第
2図を参照しつつ説明する。すなわち、同図において時
刻t、でオフ動作を開始すると、ブロック101は時刻
t□でオフ動作に入り、ブロック電圧は上昇していく。
Next, the operation of this GTO thyristor arm when it is off will be explained with reference to FIG. 2. That is, when the off-operation starts at time t in the figure, the block 101 enters the off-operation at time t□, and the block voltage increases.

また、ブロック102は時刻t2で、ブロック103は
時刻t□で各々オフ動作に入り、ブロック電圧が上昇し
ていく。これらの時刻tユl tll t、は各ブロッ
ク101〜103内のGTOのターンオフ時間のばらつ
きにより同一とはならず、図ではブロック101が最も
早く、次いでブロック102.103の順でオフ動作に
入るものと仮定している。
Further, the block 102 enters the off operation at time t2, and the block 103 enters the off operation at time t□, and the block voltage increases. These times t, t, are not the same due to variations in the turn-off times of the GTOs in each block 101 to 103, and in the figure, block 101 enters the off operation earliest, followed by blocks 102 and 103 in that order. It is assumed that

ブロック101はオフ動作に入ってからその電圧が上昇
していき1時刻t1□でコンデンサ211の電圧Vtに
達するので、ブロック101の電圧はこの電圧VLにク
ランプされる。ブロック101に流れていた電流工は時
刻t11以後、電流ioとして電圧クランプ回路201
に転流する。同様にして、ブロック102は時刻tzz
でクランプ電圧VLに達する。
After the block 101 enters the off-operation, its voltage increases and reaches the voltage Vt of the capacitor 211 at one time t1□, so the voltage of the block 101 is clamped to this voltage VL. After time t11, the current flowing to block 101 is transferred to voltage clamp circuit 201 as current io.
Translocated to. Similarly, block 102 indicates time tzz
The clamp voltage VL is reached at .

また、ブロック103は図示するように時刻t、でオフ
動作に入り、ブロック電圧が上昇していくが、時刻t4
になるとブロック101〜103の電圧の合成値が電源
電圧に達するため、電流icが以後減少していき、時刻
t5において零となるものである。
Further, as shown in the figure, the block 103 enters the off operation at time t, and the block voltage increases, but at time t4
Since the combined value of the voltages of blocks 101 to 103 reaches the power supply voltage, the current ic decreases thereafter and becomes zero at time t5.

(発明の効果) 以上のように本発明によれば、直列接続される複数のG
TOを−ユニットブロックとし、このユニットブロック
を複数直列に接続すると共に各ユニットブロックに電圧
クランプ回路を並列に接続したため、ブロック内のGT
Oのターンオフ時間のばらつきは従来と同じばらつき管
理を必要とするが、ブロック間ではターンオフ時間のば
らつきを大きく許容することができる。
(Effects of the Invention) As described above, according to the present invention, a plurality of G
TO is a - unit block, and multiple unit blocks are connected in series, and a voltage clamp circuit is connected in parallel to each unit block, so the GT in the block
The variation in turn-off time of O requires the same variation management as in the past, but it is possible to tolerate a large variation in turn-off time between blocks.

すなわち、ターンオフ時間が大きくばらついても、ター
ンオフ時間を複数組にグループ分けし。
In other words, even if the turn-off times vary widely, the turn-off times can be grouped into multiple groups.

ターンオフ時間のグループ毎にユニットブロックを構成
することができる。この結果、GTOを特別に選抜する
必要がなく使用歩留まりが大幅に向上すると共に、コン
デンサの容量増大等を要しないため、コストを大幅に低
下させることができる。
A unit block can be configured for each group of turn-off times. As a result, it is not necessary to specially select the GTO, and the yield of use is greatly improved, and there is no need to increase the capacitance of the capacitor, so the cost can be significantly reduced.

また、従来ではGTOのターンオフ時間のばらつきから
その直列接続数に限界があったが、本発明では多数のG
TOを自由に直列接続できるため。
In addition, in the past, there was a limit to the number of GTOs connected in series due to variations in turn-off time, but with the present invention, a large number of GTOs can be connected in series.
Because TO can be freely connected in series.

高圧化が要請される各種の電力変換器を容易に実現する
ことができる。
Various power converters that require high voltage can be easily realized.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例を示す回路図、第2図はター
ンオフ時の動作を示す波形図、第3図は従来技術を示す
回路図、第4図はGTOの基本回路図、第5図は第4図
におけるターンオフ時の動作を示す波形図、第6図は第
3図におけるターンオフ時の動作を示す波形図である。 tH6図 101〜103・・・ユニットブロック201〜203
・・・電圧クランプ回路211.221,231・・・
コンデンサ212.222,232・・・ダイオード2
13.223,233・・・抵抗
Fig. 1 is a circuit diagram showing an embodiment of the present invention, Fig. 2 is a waveform diagram showing operation at turn-off, Fig. 3 is a circuit diagram showing the prior art, Fig. 4 is a basic circuit diagram of GTO, 5 is a waveform diagram showing the operation at turn-off in FIG. 4, and FIG. 6 is a waveform diagram showing the operation at turn-off in FIG. tH6 Figures 101-103...Unit blocks 201-203
...Voltage clamp circuit 211, 221, 231...
Capacitor 212, 222, 232...Diode 2
13.223,233...Resistance

Claims (1)

【特許請求の範囲】[Claims] スナバ回路がそれぞれ接続された複数のGTOサイリス
タを直列に接続してユニットブロックを構成し、このユ
ニットブロックを複数直列に接続すると共に、各ユニッ
トブロックに、前記GTOサイリスタのターンオフ時に
前記ユニットブロックの両端電圧を許容値以内にクラン
プする電圧クランプ回路をそれぞれ並列に接続したこと
を特徴とするGTOサイリスタアーム。
A plurality of GTO thyristors each connected to a snubber circuit are connected in series to form a unit block, and a plurality of these unit blocks are connected in series, and each unit block is provided with a signal at both ends of the unit block when the GTO thyristor is turned off. A GTO thyristor arm characterized by having voltage clamp circuits connected in parallel to each other to clamp the voltage within an allowable value.
JP6858789A 1989-03-20 1989-03-20 GTO thyristor arm Pending JPH02250626A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6858789A JPH02250626A (en) 1989-03-20 1989-03-20 GTO thyristor arm

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6858789A JPH02250626A (en) 1989-03-20 1989-03-20 GTO thyristor arm

Publications (1)

Publication Number Publication Date
JPH02250626A true JPH02250626A (en) 1990-10-08

Family

ID=13378075

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6858789A Pending JPH02250626A (en) 1989-03-20 1989-03-20 GTO thyristor arm

Country Status (1)

Country Link
JP (1) JPH02250626A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1160965A3 (en) * 2000-06-01 2002-07-31 Liebert Corporation Apparatus and method for rapid fault detection and transfer in a utility-interactive uninterruptible power supply

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1160965A3 (en) * 2000-06-01 2002-07-31 Liebert Corporation Apparatus and method for rapid fault detection and transfer in a utility-interactive uninterruptible power supply
US6768223B2 (en) 2000-06-01 2004-07-27 Liebert Corporation Apparatus and method for rapid fault detection and transfer in a utility-interactive uninterruptible power supply

Similar Documents

Publication Publication Date Title
US5483192A (en) Gate power supply circuit
KR20010048380A (en) Passive auxiliary circuit for series connection of IGBTs
US4274135A (en) Gating circuit for high voltage thyristor strings
US4298809A (en) Gate circuit for gate turn-off thyristor
JPH02250626A (en) GTO thyristor arm
US7054174B2 (en) Series power switch bridge having the ability of automatic voltage-sharing
JPS5826526A (en) Overvoltage protecting circuit
US4678932A (en) Snubber circuit for GTO thyristor
Knöll High-current transistor choppers
JPS6046778A (en) power converter
JPH03198618A (en) Snubber circuit for power converter
JPH03106116A (en) Connection system for self-arc-extinction element
EP0112096A2 (en) Gate circuit for gate turn-off thyristor
JPH0632760Y2 (en) Series type instantaneous voltage drop compensator
JPH1052030A (en) Thyristor drive circuit
EP0602892B1 (en) Semiconductor valve
JPS59202727A (en) Overvoltage preventing device of semiconductor switch
JPS62118770A (en) Two crystal system forward type switching regulator
EP0166399A2 (en) Electron beam control system
SU868867A1 (en) Timer
JPH0362006B2 (en)
JPS6369460A (en) rectifier circuit
JPS60207454A (en) Switching regulator
JPS61139225A (en) gate circuit
JPH04285466A (en) power converter