[go: up one dir, main page]

JPH02275626A - Dry etching method - Google Patents

Dry etching method

Info

Publication number
JPH02275626A
JPH02275626A JP308190A JP308190A JPH02275626A JP H02275626 A JPH02275626 A JP H02275626A JP 308190 A JP308190 A JP 308190A JP 308190 A JP308190 A JP 308190A JP H02275626 A JPH02275626 A JP H02275626A
Authority
JP
Japan
Prior art keywords
etching
dry etching
silicon
forming
silicon substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP308190A
Other languages
Japanese (ja)
Inventor
Tomoaki Gotou
友彰 後藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP308190A priority Critical patent/JPH02275626A/en
Publication of JPH02275626A publication Critical patent/JPH02275626A/en
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

PURPOSE:To reduce the amount of side etching and speed up etching by coating a silicon oxide film of a mask layer on the main surface of a silicon substrate and by forming a recessed part by mixed gas etching between six fluoric sulfur and oxygen using a parallel plane type device of anode combination system. CONSTITUTION:A silicon oxide film 3 formed on a silicon substrate 1 by thermal oxidation is etched, thus forming a pattern where a recessed part formation part 4 is exposed. This substrate is placed on a lower-part electrode 12 of the parallel plane type dry etching device, a mixed reaction gas 13 between SF6 and O2 is allowed to flow into a reaction room 11, and a pressure of 53-54 Pa is retained by evacuation. Then, a high-frequency power is applied to an upper-part electrode 15 from a power supply 18 to allow a plasma 19 to be generated between itself and a lower-part electrode 12 and silicon at the recessed part forming part 5 and an active species and a reaction gas ion within plasma are allowed to react, thus eliminating silicon and forming a recessed part 2. Therefore, it is possible to reduce the amount of side etching and perform high-speed etching in the direction of depth.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、単結晶シリコン基板の一生面から主面に垂直
な側壁をもっ凹部を形成するためのドライエツチング方
法に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a dry etching method for forming a concave portion having a side wall perpendicular to the main surface from the entire surface of a single crystal silicon substrate.

(従来の技術〕 単結晶基板の一生面から凹部を形成する従来の加工方法
には、反応性溶液を用いるウェットエツチングと反応性
ガスを用いるドライエツチング、特に反応性ガスプラズ
マを用いる反応性イオンエツチング(RI E)という
二種類の方法がある。
(Prior Art) Conventional processing methods for forming recesses from the entire surface of a single crystal substrate include wet etching using a reactive solution, dry etching using a reactive gas, and especially reactive ion etching using a reactive gas plasma. There are two methods: (RIE).

ウェットエツチング方法は第2図18)に示すように、
シリコン基板lにシリコン酸化膜21およびシリコン窒
化膜22からなるマスクを被加工部が露出されるように
開口部23を設けて被着させ、第2開山)に示すように
弗酸でシリコン基板の被加工部をエツチングして、凹部
2を形成するものである。一方、ドライエツチング方法
は、第3図(alに示すように、シリコン基板工にアル
ミニウムからなるマスク31をウェットエツチング方法
の場合と同様に被着させ、陽極結合方式あるいは陰極結
合方式の平行平板型ドライエツチング装置にて、シリコ
ンを深掘りエツチングして第3開山)に示すような凹部
2を形成しようとするものである。
The wet etching method is as shown in Figure 2 (18).
A mask consisting of a silicon oxide film 21 and a silicon nitride film 22 is attached to a silicon substrate l with an opening 23 so that the part to be processed is exposed, and the silicon substrate is coated with hydrofluoric acid as shown in the second opening. The recessed portion 2 is formed by etching the processed portion. On the other hand, in the dry etching method, as shown in FIG. A dry etching device is used to deep-etch the silicon to form a recess 2 as shown in the third opening.

形成しようとする凹部2が、深さが開口部面積に比して
深い深溝の場合は、第4図(alに示すように、シリコ
ン基板21にシリコン窒化膜22からなるマスクを被加
工部が露出されるように被着させ、第4図(b)に示す
ように、KOHのようなアルカリ溶液で前記シリコン基
板の被加工部をウェットエツチングして深溝4を形成す
るか、あるいは塩素系の反応性ガスを用いたドライエツ
チング(RIE)による。
If the recess 2 to be formed is a deep groove whose depth is larger than the area of the opening, as shown in FIG. As shown in FIG. 4(b), deep grooves 4 are formed by wet-etching the processed portion of the silicon substrate with an alkaline solution such as KOH, or with a chlorine-based etching solution. By dry etching (RIE) using a reactive gas.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

弗酸等を用いるウェットエツチング法では、シリコン基
板にマスク層を被着させる際、前記マスク層の厚さには
ある程度限りがあるため、エツチング深さに限界を生じ
、厚さ1mを越えるシリコン基板を深くエツチングする
ときなどには上記方法は適さない、また、上記方法はエ
ツチング後の凹部の深さが、単結晶シリコン基板内で大
きくばらつき、そのため歩留まりが低下してしまうとい
う問題点がある。KOHのようなアルカリ溶液を用いる
ウェットエツチング法は、単結晶シリコン基板の面方位
ごとにエツチング速度の異なることを利用するもので、
前記基板の面方位に応じて深溝が形成可能であり、しか
もエツチング速度が高速である。ところが、エツチング
速度が面方位に依存するため溝の形状が複雑になる場合
があることや、任意の面方位をもつ単結晶シリコン基板
に、任意の形状の深溝を形成できないという問題点があ
る。また、深さ30irmの溝を形成すると、溝幅を3
0−より大きくする必要がある。従って、LSIの素子
分離のための深溝(トレンチ)をこの方法で形成すると
、LSIのチップサイズが大きくなってコスト的に不利
である。
In the wet etching method using hydrofluoric acid, etc., when depositing a mask layer on a silicon substrate, there is a certain limit to the thickness of the mask layer, so there is a limit to the etching depth, and silicon substrates with a thickness exceeding 1 m may be used. The above method is not suitable for deep etching, and the above method also has the problem that the depth of the recess after etching varies widely within the single crystal silicon substrate, resulting in a decrease in yield. The wet etching method using an alkaline solution such as KOH takes advantage of the fact that the etching rate differs depending on the plane orientation of the single crystal silicon substrate.
Deep grooves can be formed depending on the surface orientation of the substrate, and the etching rate is high. However, there are problems in that the etching rate depends on the surface orientation, so the shape of the groove may become complicated, and that deep grooves of arbitrary shapes cannot be formed in single-crystal silicon substrates with arbitrary surface orientations. Also, when forming a groove with a depth of 30irm, the groove width is 30irm.
Must be greater than 0-. Therefore, if a deep groove (trench) for LSI element isolation is formed using this method, the chip size of the LSI will increase, which is disadvantageous in terms of cost.

一方、弗素系の反応ガスを用いたドライエツチング (
RIB)では、陽極結合方式の装置を用いた場合、エツ
チング速度が速く、アルミニウムマスクの選択比が非常
に大きいため上記厚さ1fiを越えるシリコン基板でも
エツチング可能であり、しかもシリコン基板内での均一
性が良いという利点がある。しかし、サイドエッチ量に
ついては弗酸等を用いたウェットエツチングに比べれば
少ないものの、上記方法でサイドエッチ量が最小となる
エツチング条件を選んでも、上記方法はもともと等方性
エツチングであるため、サイドエッチ量を深さをエッチ
量で除した値であられすエツチングファクタがおよそ0
.55でサイドエッチ量はやや多く、シリコン基板にも
っとサイドエッチ量を少なく凹部を形成したい場合、た
とえば複雑なパターンをもつシリコン基板に凹部を形成
した場合などには不都合であり、より異方的なエツチン
グ方法が要求される。これに対し、陰極結合方式の平行
平板型RIEI置を用いると、弗素系の反応ガスを用い
たドライエツチングの場合、前記エツチングファクタを
0.30程度まで小さくできるが、エツチング速度が前
記陽極結合方式でのドライエツチングに比較すると約2
5分の1になってしまい、しかもシリコン基板内での均
一性がやや悪いという問題点がある。また、陰極結合方
式の平行平板型の装置において、塩素系の反応ガスを用
いるドライエツチング (RIE)では、イオンのアシ
スト効果によりエツチングが垂直方向 く深さ方向)に
進行するため、単結晶シリコン基板に精度よく深溝が形
成できるが、形成可能な溝深さは10nがほぼ限界であ
り、しかもエツチング速度が0.2 trys/端in
、程度と非常に遅い、さらに、イオン衝撃によりエツチ
ング面にダメージが残るという問題点がある。
On the other hand, dry etching using a fluorine-based reactive gas (
In RIB), when an anodic bonding system is used, the etching speed is fast and the selectivity of the aluminum mask is very high, so it is possible to etch even silicon substrates with a thickness exceeding 1fi, and the etching is uniform within the silicon substrate. It has the advantage of good sex. However, although the amount of side etching is small compared to wet etching using hydrofluoric acid, etc., even if the etching conditions for the above method that minimize the amount of side etching are selected, the above method is originally isotropic etching, so side etching is not possible. The etching factor, which is the value obtained by dividing the etch amount by the depth, is approximately 0.
.. 55, the amount of side etching is somewhat large, which is inconvenient when forming a recess in a silicon substrate with a smaller amount of side etching, for example, when forming a recess in a silicon substrate with a complicated pattern. An etching method is required. On the other hand, if a cathode-coupled parallel plate type RIEI device is used, the etching factor can be reduced to about 0.30 in the case of dry etching using a fluorine-based reactive gas, but the etching rate is lower than that of the anodic-coupling method. Approximately 2 times the dry etching time
Moreover, there is a problem that the uniformity within the silicon substrate is rather poor. In addition, in dry etching (RIE) using a chlorine-based reactive gas in a cathode-coupled parallel plate type device, the etching progresses vertically (in the depth direction) due to the assist effect of ions. Although deep grooves can be formed with high accuracy, the maximum groove depth that can be formed is approximately 10 nm, and the etching rate is 0.2 tries/in.
Furthermore, there is a problem that the etching process is very slow and that damage remains on the etched surface due to ion bombardment.

本発明の目的は、サイドエッチ量が少なく、エツチング
ファクタが小さくてかつ速いエツチング速度で単結晶シ
リコン基板の一主面から凹部を形成できるエツチング方
法を提供することにある。
SUMMARY OF THE INVENTION An object of the present invention is to provide an etching method capable of forming a recess from one main surface of a single crystal silicon substrate with a small amount of side etching, a small etching factor, and a high etching rate.

さらにまた、エツチング面にダメージを残すことなく深
溝を形成できるエツチング方法を提供することにある。
A further object of the present invention is to provide an etching method capable of forming deep grooves without leaving any damage on the etched surface.

〔課題を解決するための手段〕[Means to solve the problem]

上記の課題の解決のために、本発明は凹部を形成すべき
単結晶シリコン基板の主面に凹部を形成する個所を除い
てシリコン酸化膜を被着させ、陽極結合方式の平行平板
型ドライエツチング装置にて反応ガスとして六弗化硫黄
と酸素との混合ガスを用いてエツチングを行うものとす
る。また、深溝形成に有効な方法として上記の方法で、
平行平仮型ドライエツチング装置の反応室内に流M5〜
7 ccn+の六弗化硫黄ガスと流!3〜5 ccmの
酸素ガスとを同時に導入し、両電極間に電極面積に対し
て0.42〜0.46W/cm3の高周波電力を印加し
てエツチングを行うものとする。
In order to solve the above problems, the present invention deposits a silicon oxide film on the main surface of a single crystal silicon substrate except for the area where the recess is to be formed, and performs anodic bonding parallel plate dry etching. Etching is carried out in an apparatus using a mixed gas of sulfur hexafluoride and oxygen as a reactive gas. In addition, the above method is an effective method for forming deep grooves.
Flow M5~ in the reaction chamber of parallel flat type dry etching equipment
7 ccn+ sulfur hexafluoride gas and flow! Etching is performed by simultaneously introducing 3 to 5 ccm of oxygen gas and applying high frequency power of 0.42 to 0.46 W/cm<3 >to the electrode area between both electrodes.

〔作用〕[Effect]

本発明におけるドライエツチングの反応機構としては、
次のように考えられる。まず、SFh と0!のそれぞ
れの反応ガスは、プラズマ中で解離し、Fラジカルと0
ラジカルが生成される。つぎに、プラズマ中の0ラジカ
ルが被加工部ウェットエツチングのSt原子と反応し、
瞬間的な中間生成物としてSIOが生成される。この瞬
間的な中間生成物のSiOとFラジカルとが反応し、s
ip、が生成される。この5IF4は沸点が非常に低い
ため、自然にガスとなって反応室外に排気される。
The reaction mechanism of dry etching in the present invention is as follows:
It can be considered as follows. First, SFh and 0! The respective reaction gases dissociate in the plasma, forming F radicals and 0
Radicals are generated. Next, the 0 radicals in the plasma react with the St atoms in the wet etching of the processed part,
SIO is produced as an instantaneous intermediate product. This instantaneous intermediate product SiO and F radical react, and s
ip is generated. Since this 5IF4 has a very low boiling point, it naturally turns into a gas and is exhausted outside the reaction chamber.

本発明によるサイドエッチ防止効果は次の理由によると
考えられる。すなわち、マスク材としてシリコン酸化膜
を用いているため、溝内面の側壁に酸化膜が付着し、エ
ツチング反応を妨げるマスキング効果をもたらすと考え
られる。さらに、ドライエツチング反応機構において、
瞬間的な中間生成物であるSiOもマスキング効果をも
つと考えられる。特に、08ガスの混合比を30〜50
%とした場合は、03ガスの全反応ガスに占める割合が
非常に大きい、そこで、中間生成物のSiOも深溝の側
壁に効率よく堆積しながら、マスキング効果をもたらし
、サイドエッチ量が非常に少ないエツチングが行われる
。その結果、深溝の形成が可能になる。一方、深さ方向
は、単結晶シリコン基板付近に存在する小さな電位勾配
によるごくわずかなイオンのアシスト効果により、Si
OあるいはSingのマスキング効果は阻止され、エッ
チジグ反応が進行しやすい、また、陽極結合方式である
ため、陰極結合方式と異なりエツチング速度が速く、エ
ツチングの際にシリコン基板に与えるダメージも最小に
抑えられる。さらに、高周波印加電力の密度を0.42
〜0.46W /−と従来のRIHの2.8W/cdに
較べて小さくした場合は、プラズマ中に存在するイオン
を加速する電位勾配が小さいのでイオン衝撃によるダメ
ージが残らず、またドライエツチングの選択比が大幅に
向上するため、従来形成できなかった深さの狭い深溝も
形成可能となる。
The side etch prevention effect of the present invention is believed to be due to the following reasons. That is, since a silicon oxide film is used as a mask material, the oxide film is thought to adhere to the sidewalls of the inner surface of the groove, resulting in a masking effect that hinders the etching reaction. Furthermore, in the dry etching reaction mechanism,
SiO, which is an instantaneous intermediate product, is also considered to have a masking effect. In particular, the mixing ratio of 08 gas is 30 to 50.
%, the proportion of the 03 gas in the total reaction gas is very large. Therefore, the intermediate product SiO is also efficiently deposited on the side walls of the deep groove, providing a masking effect, and the amount of side etching is extremely small. Etching is performed. As a result, deep grooves can be formed. On the other hand, in the depth direction, the Si
The masking effect of O or Sing is blocked, making it easier for the etch jig reaction to proceed. Also, since it is an anodic bonding method, unlike the cathodic bonding method, the etching speed is fast, and damage to the silicon substrate during etching can be minimized. . Furthermore, the density of high-frequency applied power is 0.42
~0.46W/-, which is smaller than the 2.8W/cd of conventional RIH, has a small potential gradient for accelerating ions existing in the plasma, so there is no damage caused by ion bombardment, and dry etching is reduced. Since the selection ratio is greatly improved, it becomes possible to form deep grooves with narrow depths that could not be formed conventionally.

〔実施例〕〔Example〕

第1図(al、Q))は本発明の一実施例の概要を示す
もので、第1図ta+のように、たとえば厚さ600趨
のシリコン基板1の一方の面に、熱酸化により厚さ1−
のシリコン酸化膜3を形成し、シリコン基板l上の凹部
を形成すべき部分のシリコン酸化膜3を弗化アンモニウ
ム等のエツチング液で除去し、凹部形成部5を露出させ
たパターンを形成する。
FIG. 1 (al, Q)) shows an outline of an embodiment of the present invention. As shown in FIG. Sa1-
A silicon oxide film 3 is formed on the silicon substrate l, and the silicon oxide film 3 on the portion where the recess is to be formed is removed with an etching solution such as ammonium fluoride to form a pattern in which the recess formation portion 5 is exposed.

この基板を第5図に示すような陽極結合方式の平行平板
型ドライエツチング装置の反応室11内の下部電極ステ
ージ12上に置き、反応室11内にSFhと0、を7対
3の割合で混合した反応ガス13をガス導入管14より
流入させ、下部よりの真空排気16で反応室11内を5
3〜54Paの圧力に保持して、反応室内の直径15c
111の円形の上部電極15にマツチングボックス17
を介して接続された電i*tsにより150Wの高周波
電力を印加し、50鶴離れた下部型8i12との間にプ
ラズマ19を発生させ、露出した凹部形成部5のシリコ
ンとプラズマ内に存在する活性種や反応ガスイオンとを
物理化学的反応等を起こさせることで、被加工部のシリ
コンを除去し、第1図(blに示すように前記シリコン
基板の所定の個所に深さ50−の凹部2を形成する。こ
のとき、サイドエッチ量を深さエッチ量で除した値とし
て定義され、エツチングの異方性を知るパラメータであ
るエツチングファクタについて、従来のドライエツチン
グのデータと共に第6図に示す0条件は第1表に示す通
りで、Cが本発明の一実施例である。
This substrate was placed on the lower electrode stage 12 in the reaction chamber 11 of an anodic bonding type parallel plate dry etching apparatus as shown in FIG. The mixed reaction gas 13 is introduced through the gas introduction pipe 14, and the interior of the reaction chamber 11 is evacuated 16 from the bottom.
Maintain a pressure of 3 to 54 Pa and make a diameter of 15 cm inside the reaction chamber.
Matching box 17 to circular upper electrode 15 of 111
A high frequency power of 150 W is applied by the electric i*ts connected through the 150 W to generate plasma 19 between the lower mold 8i12 which is 50 mm apart, and the plasma 19 is present in the exposed silicon of the recess forming part 5 and the plasma. By causing a physicochemical reaction with active species and reactive gas ions, the silicon in the processed area is removed, and as shown in Figure 1 (bl), a 50 - A recess 2 is formed.At this time, the etching factor, which is defined as the value obtained by dividing the amount of side etching by the amount of depth etching, and is a parameter that determines the anisotropy of etching, is shown in Fig. 6 together with conventional dry etching data. The zero conditions shown are as shown in Table 1, and C is an example of the present invention.

第1表 第6図から、本発明のエツチングファクタは0.20で
、従来異方性エツチングが可能とされている陰極結合方
式のドライエツチングのエツチングファクタ0.31よ
りも0.11小さく、すなわち本発明はサイドエッチ量
をさらに少なくすることがわかる。また、第7図はエツ
チング速度を従来の陰極結合方式の場合と比較して示し
、本発明の一実施例でのエツチング速度は4.7m/分
で、従来の陰極結合方式のドライエツチングでのエツチ
ング速度0.2m/分よりも25倍以上大きく、本発明
のエツチング速度は非常に高速である・ことがわかる。
From Table 1 and Figure 6, the etching factor of the present invention is 0.20, which is 0.11 smaller than the etching factor of 0.31 in the cathode-coupled dry etching, which is conventionally thought to be capable of anisotropic etching. It can be seen that the present invention further reduces the amount of side etching. FIG. 7 shows the etching speed in comparison with the conventional cathode bonding method. The etching speed in one embodiment of the present invention is 4.7 m/min, which is higher than that in the conventional cathode bonding dry etching method. It can be seen that the etching speed of the present invention is more than 25 times higher than the etching speed of 0.2 m/min, which is extremely high.

さらに、本実施例において、シリコン基板1内の凹部2
の深さの不均一性は5%以下である。
Furthermore, in this embodiment, the recess 2 in the silicon substrate 1
The depth non-uniformity is less than 5%.

第8図(al、(b)は本発明の別の実施例の深溝形成
工程を示し、第1図と共通の部分には同一の符号が付さ
れている。この場合は、単結晶シリコン基板1の厚さは
500 tnaであった。シリコン酸化膜3のパターン
を形成した単結晶シリコン基板1を第5図に示したよう
な陰極結合方式の平行平板型ドライエツチング装置の反
応室IIの下部電極ステージ12上に置き、平行平板電
極12.15の間隔を45〜55mに調整し、流量5.
5〜6.5ccmのSF&ガスと、流量3.5〜4.5
ccmの08ガスを同時に反応室11内に流入させ、反
応室内の圧力を26〜27Paの圧力に保持して電極1
2.15間に、0.42〜0.46W/cm3の範囲内
の高周波電力を印加して、プラズマ19を発生させ、被
加工部のシリコンを除去し、第8図(blのようにシリ
コン基板1に溝幅5−1深さ30μの深溝4を形成する
。このような深溝をLSIの素子分離用トレンチに利用
すれば、チップサイズを小さくすることができる。
8(al) and (b) show a deep groove forming process in another embodiment of the present invention, and the same parts as in FIG. 1 are given the same reference numerals. The thickness of the silicon oxide film 3 was 500 tna.The single crystal silicon substrate 1 on which the pattern of the silicon oxide film 3 was formed was placed in the lower part of the reaction chamber II of a cathode-coupled parallel plate dry etching apparatus as shown in FIG. Place it on the electrode stage 12, adjust the distance between the parallel plate electrodes 12.15 to 45 to 55 m, and set the flow rate to 5.
5-6.5 ccm SF & gas and flow rate 3.5-4.5
ccm of 08 gas is simultaneously flowed into the reaction chamber 11, and the pressure inside the reaction chamber is maintained at a pressure of 26 to 27 Pa.
During the period of 2.15, high frequency power within the range of 0.42 to 0.46 W/cm3 is applied to generate plasma 19 to remove silicon from the workpiece area, as shown in Figure 8 (bl). A deep groove 4 having a groove width of 5-1 and a depth of 30 .mu. is formed in the substrate 1.If such a deep groove is used as an LSI element isolation trench, the chip size can be reduced.

〔発明の効果〕〔Effect of the invention〕

本発明によれば、エツチング速度は速いが等方性エツチ
ングであるため単結晶シリコン基板にサイドエッチ量中
なく深掘りエツチングすることには不適当と思われてい
た陽極結合方式の平行平板型ドライエツチング装置を用
い、マスクの材料をエツチング中に一部揮発して形成さ
れる凹部側壁を保護するシリコン酸化膜とすることによ
り、シリコン基板にサイドエッチ量を極端に少なく、か
つエツチング速度を従来の陰極結合方式のドライエツチ
ング装置を用いた場合に比べ25倍以上の速さで、しか
もシリコン基板内の凹部の深さの不均一性を5%以下で
凹部を形成することができる。
According to the present invention, an anodic bonding type parallel plate dryer, which has a fast etching speed but is isotropic etching, was thought to be unsuitable for deep etching of single crystal silicon substrates without side etching. By using an etching device and forming a silicon oxide film that protects the side walls of the recess formed by partially volatilizing the mask material during etching, the amount of side etching on the silicon substrate can be extremely small and the etching speed can be reduced compared to conventional etching. Concave portions can be formed at a speed more than 25 times faster than when a cathode-coupled dry etching device is used, and the non-uniformity of the depth of the concave portions in the silicon substrate is 5% or less.

すなわち、本発明によれば、従来のドライエツチングで
はサイドエッチ量が多くて不可能あるいは歩留まりが上
がらなかった複雑なパターン形状をもつ単結晶シリコン
基板にも凹部を形成することができ、溝幅のせまい深溝
の形成も可能となる。
In other words, according to the present invention, it is possible to form recesses even in single crystal silicon substrates with complex pattern shapes, which was impossible or did not improve yield due to the large amount of side etching using conventional dry etching. It is also possible to form narrow deep grooves.

また、陽極結合方式のドライエツチング装置を用いるの
でエツチング速度は非常に高速であるため、高い生産性
が確保される。さらに、従来異方性エツチングが可能と
されている陰極結合方式のドライエツチング装置でのエ
ツチングは、プラズマ中に存在するイオンのアシスト効
果により異方性がでるのではないかと考えられて゛おり
、そのためエツチングされるシリコン基板上の凹部加工
面が前記イオンの衝撃を受け、加工面にダメージが残っ
てしまい、これがシリコン基板に悪影響を及ぼすという
欠点がある。ところが、本発明の場合の陽極結合方式の
ドライエツチング装置でのエツチングはプラズマ中の活
性種がエツチング反応の主体であると考えられ、エツチ
ングがほぼ化学的反応となるため、シリコン基板の凹部
加工面にそれほどダメージは残らないという利点がある
Further, since an anodic bonding type dry etching device is used, the etching speed is very high, so high productivity is ensured. Furthermore, it is thought that etching using a cathode-coupled dry etching device, which is conventionally thought to be capable of anisotropic etching, may result in anisotropy due to the assisting effect of ions existing in the plasma. The etched surface of the recessed portions of the silicon substrate is bombarded by the ions, leaving damage on the etched surface, which has a disadvantage in that it has an adverse effect on the silicon substrate. However, in the case of the present invention, when etching is performed using an anodic bonding dry etching apparatus, the active species in the plasma are thought to be the main cause of the etching reaction, and the etching is almost a chemical reaction. The advantage is that it does not leave much damage.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例の工程を(al、Cblの順
に順次示す断面図、第2図はウェフトエツチングによる
工程を+a+、(blの順に順次示す断面図、第3図は
従来のドライエツチングによる工程をfat、rblの
順に順次示す断面図、第4図はウニ7トエツチングによ
る深溝加工の工程を(11+、(b)の順に順次示す断
面図、第5図は本発明の実施に用いる陽極結合方式によ
る平行平板型ドライエツチング装置の概略構成図、第6
図はエツチングファクタに対する本発明の効果を示すグ
ラフ、第7図はエツチング速度に対する本発明の効果を
示すグラフ、第8図は本発明の別の実施例の深溝加工の
工程を(a)。 山)の順に順次示す断面図である。 1:シリコン基板、2:凹部、3:酸化膜、第1図 第2図 第5図 第3図 第4肥 第6図
FIG. 1 is a cross-sectional view showing the steps of an embodiment of the present invention in the order of (al and Cbl), FIG. 2 is a cross-sectional view showing the steps of wet etching in the order of +a+ and (bl), and FIG. FIG. 4 is a cross-sectional view showing the process of dry etching in order of fat and RBL, FIG. Schematic diagram of a parallel plate type dry etching device using an anodic bonding method used for
FIG. 7 is a graph showing the effect of the present invention on etching factor, FIG. 7 is a graph showing the effect of the present invention on etching speed, and FIG. 8 is a diagram showing the process of deep groove machining in another embodiment of the present invention (a). FIG. 1: Silicon substrate, 2: Concave portion, 3: Oxide film, Figure 1, Figure 2, Figure 5, Figure 3, Figure 4, Figure 6

Claims (2)

【特許請求の範囲】[Claims] (1)凹部を形成すべき単結晶シリコン基板の主面に凹
部を形成する個所を除いてシリコン酸化膜を被着させ、
陽極結合方式の平行平板型ドライエッチング装置にて反
応ガスとして六弗化硫黄と酸素との混合ガスを用いてエ
ッチングを行うことを特徴とするドライエッチング方法
(1) A silicon oxide film is deposited on the main surface of the single crystal silicon substrate where the recess is to be formed, except for the area where the recess is to be formed;
A dry etching method characterized by etching using a mixed gas of sulfur hexafluoride and oxygen as a reactive gas in an anodic bonding parallel plate type dry etching apparatus.
(2)平行平板型ドライエッチング装置の反応室内に流
量5〜7ccmの六弗化硫黄ガスと流量3〜5ccmの
酸素ガスとを同時に導入し、両電極間に電極面積に対し
て0.42〜0.46W/cm^3の高周波電力を印加
してエッチングを行うことを特徴とする請求項1記載の
ドライエッチング方法。
(2) Sulfur hexafluoride gas with a flow rate of 5 to 7 ccm and oxygen gas with a flow rate of 3 to 5 ccm are simultaneously introduced into the reaction chamber of a parallel plate type dry etching apparatus, and between the two electrodes 0.42 to 2. The dry etching method according to claim 1, wherein the etching is performed by applying a high frequency power of 0.46 W/cm^3.
JP308190A 1989-01-13 1990-01-10 Dry etching method Pending JPH02275626A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP308190A JPH02275626A (en) 1989-01-13 1990-01-10 Dry etching method

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP1-7310 1989-01-13
JP731089 1989-01-13
JP308190A JPH02275626A (en) 1989-01-13 1990-01-10 Dry etching method

Publications (1)

Publication Number Publication Date
JPH02275626A true JPH02275626A (en) 1990-11-09

Family

ID=26336578

Family Applications (1)

Application Number Title Priority Date Filing Date
JP308190A Pending JPH02275626A (en) 1989-01-13 1990-01-10 Dry etching method

Country Status (1)

Country Link
JP (1) JPH02275626A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5536364A (en) * 1993-06-04 1996-07-16 Nippon Soken, Inc. Process of plasma etching silicon
US5575887A (en) * 1994-03-25 1996-11-19 Nippondenso Co., Ltd. Plasma etching method and device manufacturing method thereby
JP2006295031A (en) * 2005-04-14 2006-10-26 Fuji Electric Holdings Co Ltd Manufacturing method of semiconductor device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62250643A (en) * 1986-04-24 1987-10-31 Fuji Electric Co Ltd Plasma etching method

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62250643A (en) * 1986-04-24 1987-10-31 Fuji Electric Co Ltd Plasma etching method

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5536364A (en) * 1993-06-04 1996-07-16 Nippon Soken, Inc. Process of plasma etching silicon
US5575887A (en) * 1994-03-25 1996-11-19 Nippondenso Co., Ltd. Plasma etching method and device manufacturing method thereby
JP2006295031A (en) * 2005-04-14 2006-10-26 Fuji Electric Holdings Co Ltd Manufacturing method of semiconductor device

Similar Documents

Publication Publication Date Title
US5423941A (en) Dry etching process for semiconductor
US4615764A (en) SF6/nitriding gas/oxidizer plasma etch system
US5522966A (en) Dry etching process for semiconductor
JP4209774B2 (en) Silicon substrate etching method and etching apparatus
JPS61136229A (en) dry etching equipment
JPS61147531A (en) Reactive ion etching method
JPS61500821A (en) Method for dislocation-free slot separation in device fabrication
US6756314B2 (en) Method for etching a hard mask layer and a metal layer
JPH02275626A (en) Dry etching method
JPS62249421A (en) plasma etching method
JPH0626199B2 (en) Etching method
JP5041696B2 (en) Dry etching method
JP2945034B2 (en) Dry etching method
JPS60120525A (en) Method for reactive ion etching
JP2979737B2 (en) Dry etching method
JP2522036B2 (en) Deep etching method
JP2797685B2 (en) Dry etching method
JPH0375373A (en) Method for cleaning plasma treating device
JP5154013B2 (en) Dry etching method
JPH0661190A (en) Dry etching method
JP3337502B2 (en) Plasma etching apparatus and plasma etching method
JPS62249420A (en) plasma processing equipment
JPH0817169B2 (en) Plasma etching method
JPH08148468A (en) Etching method
JP2000269186A (en) Pattern forming method and semiconductor device manufacturing method