[go: up one dir, main page]

JPH0261620A - liquid crystal display device - Google Patents

liquid crystal display device

Info

Publication number
JPH0261620A
JPH0261620A JP63212462A JP21246288A JPH0261620A JP H0261620 A JPH0261620 A JP H0261620A JP 63212462 A JP63212462 A JP 63212462A JP 21246288 A JP21246288 A JP 21246288A JP H0261620 A JPH0261620 A JP H0261620A
Authority
JP
Japan
Prior art keywords
signal line
liquid crystal
crystal display
film
video signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63212462A
Other languages
Japanese (ja)
Inventor
Hideaki Taniguchi
秀明 谷口
Kazuo Shirohashi
白橋 和男
Ryoji Oritsuki
折付 良二
Kenkichi Suzuki
堅吉 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP63212462A priority Critical patent/JPH0261620A/en
Publication of JPH0261620A publication Critical patent/JPH0261620A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Liquid Crystal (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、液晶表示装置、特に、アクティブ・マトリッ
クス方式で構成される液晶表示装置に適用して有効な技
術に関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Industrial Application Field] The present invention relates to a technique that is effective when applied to a liquid crystal display device, particularly a liquid crystal display device configured using an active matrix method.

〔従来の技術〕[Conventional technology]

アクティブ・マトリックス方式の液晶表示装置の液晶表
示部にはマトリックス状に複数の画素を配置している。
A plurality of pixels are arranged in a matrix in a liquid crystal display section of an active matrix type liquid crystal display device.

各画素は水平方向に延在する複数の走査信号線(ゲート
信号線)とそれと交差する垂直方向に延在、する複数の
映像信号線(ドレイン信号線)とで周囲を囲まれた領域
内に配置されている。前記走査信号線の一端部には走査
信号が印加される外部端子が、映像信号線の一端部には
映像信号が印加される外部端子が夫々接続されている。
Each pixel is located within an area surrounded by multiple scanning signal lines (gate signal lines) that extend horizontally and multiple video signal lines (drain signal lines) that extend vertically and intersect with these lines. It is located. An external terminal to which a scanning signal is applied is connected to one end of the scanning signal line, and an external terminal to which a video signal is applied is connected to one end of the video signal line.

各外部端子は液晶表示部の外周に配列されている。Each external terminal is arranged around the outer periphery of the liquid crystal display section.

前記各画素は薄膜トランジスタ(TPT)と透明画素電
極との直列回路で構成されている。薄膜トランジスタは
ゲート電極上にゲート絶縁膜、半導体層(チャネル形成
領域)、ソース電極及びドレイン電極を順次積層して構
成されている。ソース電極は透明画素電極に電気的に接
続されている。ドレイン電極は前記映像信号線と一体に
構成され電気的に接続されている。前記ゲート電極は走
査信号線に一体に構成され電気的に接続されている。
Each pixel is composed of a series circuit of a thin film transistor (TPT) and a transparent pixel electrode. A thin film transistor is constructed by sequentially stacking a gate insulating film, a semiconductor layer (channel forming region), a source electrode, and a drain electrode on a gate electrode. The source electrode is electrically connected to the transparent pixel electrode. The drain electrode is integrally constructed and electrically connected to the video signal line. The gate electrode is integrated with and electrically connected to the scanning signal line.

この種の液晶表示装置は、特開昭59−22030号公
報に記載されるように、映像信号線の外部端子に接続す
る部分を映像信号線の幅寸法に比べて部分的に太く形成
している。この映像信号線の幅寸法が太く形成された部
分はゲート絶縁膜に相当する絶縁膜の端部に形成された
段差部分を乗り越えるように形成されている。つまり、
映像信号線は、前記段差部分の乗り越えによる断線を防
止し、映像信号線に接続された複数の画素が使用不可能
になる所謂線欠陥を低減できる特徴がある。
This type of liquid crystal display device, as described in Japanese Unexamined Patent Publication No. 59-22030, has a part of the video signal line connected to an external terminal that is formed thicker than the width of the video signal line. There is. The wide portion of the video signal line is formed so as to go over a stepped portion formed at the end of the insulating film corresponding to the gate insulating film. In other words,
The video signal line has a feature that it can prevent disconnection due to climbing over the stepped portion and reduce so-called line defects in which a plurality of pixels connected to the video signal line become unusable.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

前述の液晶表示装置の映像信号線はフォトリソグラフィ
技術(写真蝕刻技術)で形成されている。
The video signal lines of the liquid crystal display device described above are formed using photolithography technology (photo-etching technology).

つまり、導電膜上にフォトレジスト膜でエツチングマス
クを形成し、このエツチングマスクを用いて前記導電膜
を所定の平面形状でエツチングすることにより、映像信
号線は形成されている。しかしながら、映像信号線の段
差部分は幅寸法が太いので、この映像信号線の段差部分
とエツチングマスクとの界面に線膨張係数の違いによる
応力が増大し、前記界面が剥離する現象が多発した。こ
のため、前記エツチングの際に前記剥離された界面にエ
ツチング液が浸入し、サイドエツチングにより映像信号
線が断線するという問題点があった。
That is, the video signal line is formed by forming an etching mask with a photoresist film on the conductive film and etching the conductive film in a predetermined planar shape using this etching mask. However, since the step portion of the video signal line has a large width dimension, stress due to the difference in linear expansion coefficient increases at the interface between the step portion of the video signal line and the etching mask, resulting in frequent peeling of the interface. For this reason, there is a problem in that during the etching, the etching liquid infiltrates the peeled interface and the video signal line is disconnected due to side etching.

この映像信号線の断線は、液晶表示装置に特有な線欠陥
となり、液晶表示装置の製造上の歩留りを低下させる。
This disconnection of the video signal line causes a line defect specific to liquid crystal display devices, and reduces the manufacturing yield of the liquid crystal display device.

本発明の目的は、液晶表示装置において、信号配線の段
差部分の断線を防止することが可能な技術を提供するこ
とにある。
SUMMARY OF THE INVENTION An object of the present invention is to provide a technique that can prevent disconnection at a stepped portion of a signal wiring in a liquid crystal display device.

本発明の他の目的は、前記液晶表示装置において、液晶
表示装置に特有な線欠陥を防止し、製造上の歩留りを低
減することが可能な技術を提供することにある。
Another object of the present invention is to provide a technique that can prevent line defects peculiar to liquid crystal display devices and reduce manufacturing yield in the liquid crystal display device.

本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述及び添付図面によって明らかになるであろ
う。
The above and other objects and novel features of the present invention will become apparent from the description of this specification and the accompanying drawings.

〔課題を解決するための手段〕[Means to solve the problem]

本願において開示される発明のうち、代表的なものの概
要を簡単に説明すれば、下記のとおりである。
A brief overview of typical inventions disclosed in this application is as follows.

液晶表示装置において、少なくとも映像信号線(又は走
査信号線)の段差部を乗り越える部分を複数本の信号配
線に分岐する。
In a liquid crystal display device, at least a portion of a video signal line (or a scanning signal line) that crosses a stepped portion is branched into a plurality of signal lines.

〔作  用〕[For production]

上述した手段によれば、前記映像信号線の段差部を乗り
越える部分の表面々積を縮小し、映像信号線とフォトレ
ジスト膜(エツチングマスク)との界面に作用する応力
を低減したので、前記界面の剥離に起因する映像信号線
の断線を防止することができる。
According to the above-mentioned means, the surface area of the portion of the video signal line that crosses over the stepped portion is reduced, and the stress acting on the interface between the video signal line and the photoresist film (etching mask) is reduced. It is possible to prevent disconnection of the video signal line due to peeling of the video signal line.

この結果、液晶表示装置に特有の線欠陥を防止すること
ができるので、液晶表示装置の製造上の歩留りを向上す
ることができる。
As a result, line defects specific to liquid crystal display devices can be prevented, so that the manufacturing yield of liquid crystal display devices can be improved.

以下、本発明の構成について、アクティブ・マトリック
ス方式を採用する液晶表示装置に本発明を適用した一実
施例とともに説明する。
Hereinafter, the structure of the present invention will be described together with an embodiment in which the present invention is applied to a liquid crystal display device that employs an active matrix method.

なお、実施例を説明するための全図において、同一機能
を有するものは同一符号を付け、その繰り返しの説明は
省略する。
In addition, in all the figures for explaining the embodiment, parts having the same functions are given the same reference numerals, and repeated explanations thereof will be omitted.

〔実施例〕〔Example〕

本発明の一実施例である液晶表示装置の液晶表示部を第
1図(要部平面図)で示し、第1図の■−■切断線で切
った断面を第2図で示す。
A liquid crystal display section of a liquid crystal display device according to an embodiment of the present invention is shown in FIG. 1 (a plan view of main parts), and FIG. 2 shows a cross section taken along the line 1--2 in FIG.

第1図及び第2図に示すように、液晶表示装置は、1.
1[mml程度の厚さを有する下部透明ガラス基板SU
B 1の内側(液晶側)の表面上に薄膜トランジスタT
PTを有している。薄膜トランジスタTPTは、主に、
ゲート電極GT、ゲート絶縁膜として使用される絶縁膜
GI、チャネル形成領域として使用されるi型半導体層
AS、ソース電極(又はドレイン電極)SDI、ドレイ
ン電極(又はソース電極)SD2で構成されている。
As shown in FIGS. 1 and 2, the liquid crystal display device includes 1.
Lower transparent glass substrate SU having a thickness of about 1 mm
A thin film transistor T is placed on the inner surface (liquid crystal side) of B1.
Has PT. The thin film transistor TPT is mainly
It is composed of a gate electrode GT, an insulating film GI used as a gate insulating film, an i-type semiconductor layer AS used as a channel formation region, a source electrode (or drain electrode) SDI, and a drain electrode (or source electrode) SD2. .

前記ゲート電極GTは例えばスパッタ法で堆積した約1
100r人]程度の膜厚のCr膜で形成されている。ゲ
ート電極GTは、走査信号線(ゲート信号線又は水平信
号4りGLと同一製造工程(同一導電層)で形成され、
走査信号線GLに一体化されている。走査信号線OLは
例えば前記Cr膜上にAQ−8i膜を積層した複合膜で
形成されている。AQ−8i膜は、スパッタ法で堆積し
、約1000r人]程度の膜厚で形成する。このAQ−
8i膜は、主に走査信号線GLの抵抗値を低減し、走査
信号の伝達速度を速くするように構成されている。前記
ゲート電極GTは走査信号線GLのうちの下層のCr膜
と一体に構成されている。走査信号線OLは、第1図に
示すように水平方向に延在しており、図示していないが
垂直方向に複数本配置されている。
The gate electrode GT is formed by depositing, for example, a sputtering method.
It is formed of a Cr film with a thickness of about 100 r. The gate electrode GT is formed in the same manufacturing process (same conductive layer) as the scanning signal line (gate signal line or horizontal signal line GL),
It is integrated into the scanning signal line GL. The scanning signal line OL is formed of, for example, a composite film in which an AQ-8i film is laminated on the Cr film. The AQ-8i film is deposited by sputtering and is formed to a thickness of approximately 1000 μm. This AQ-
The 8i film is mainly configured to reduce the resistance value of the scanning signal line GL and increase the transmission speed of the scanning signal. The gate electrode GT is formed integrally with the lower layer Cr film of the scanning signal line GL. The scanning signal lines OL extend horizontally as shown in FIG. 1, and a plurality of scanning signal lines OL are arranged vertically (not shown).

前記走査信号線OLの少なくとも一端部は図示しないが
液晶表示装置の液晶表示部の外周部分において外部端子
GPに接続されている。この外部端子GPには走査信号
が印加されるように構成されている。
Although not shown, at least one end of the scanning signal line OL is connected to an external terminal GP at the outer periphery of the liquid crystal display section of the liquid crystal display device. A scanning signal is applied to this external terminal GP.

前記絶縁膜GIは、前記外部端子GP(後述する外部端
子DPも同轡に)を除き、ゲート電極GT及び走査信号
線OLの上層に形成されている。
The insulating film GI is formed above the gate electrode GT and the scanning signal line OL, except for the external terminal GP (the same applies to the external terminal DP, which will be described later).

絶縁膜GIは、例えばプラズマCVD法で堆積させた窒
化珪素膜を用い、約3500[入]程度の膜厚で形成さ
れている。
The insulating film GI is formed using, for example, a silicon nitride film deposited by a plasma CVD method, and has a thickness of about 3500 [in].

i型土導体層ASはゲート絶縁膜GIの上層に島形状で
構成されている。i型土導体層ASは、CVD法で堆積
させた非晶質珪素膜又、は多結晶珪素膜で形成し、約2
500[人コ程度の膜厚で形成されている。i型土導体
層ASは主に薄膜トランジスタTPTのチャネル形成領
域として使用されている。
The i-type soil conductor layer AS is formed in an island shape on the upper layer of the gate insulating film GI. The i-type soil conductor layer AS is formed of an amorphous silicon film or a polycrystalline silicon film deposited by the CVD method, and has a thickness of about 2
The film thickness is approximately that of a human body. The i-type soil conductor layer AS is mainly used as a channel forming region of the thin film transistor TPT.

ソース電極SD1、ドレイン電極SD2の夫々はi型半
導体層As上に夫々離隔して設けられている。ソース電
極SDIとドレイン電極SD2とは回路のバイアス極性
が変ると動作上ソースとドレインが入れ替わる。つまり
、薄膜トランジスタTPTは絶縁ゲート型電界効果トラ
ンジスタFETと同様に双方向性で構成されている。
Each of the source electrode SD1 and the drain electrode SD2 is provided on the i-type semiconductor layer As, separated from each other. The source electrode SDI and the drain electrode SD2 are operationally switched between source and drain when the bias polarity of the circuit changes. In other words, the thin film transistor TPT has a bidirectional structure like the insulated gate field effect transistor FET.

ソース電極soi、  ドレイン電極SD2の夫々は、
同一製造工程で形成されており、明確に断面構造を示し
ていないが例えばi型土導体層ASに接触する下層側か
ら n+型型厚導体層Cr膜、AQ−5i膜を順次積層
した複合膜で構成されている。n°型型半体体層、非晶
質珪素膜又は多結晶珪素膜で形成され、約500[人]
程度の膜厚で形成されている。n0型半導体層はi型土
導体層ASとCr膜との接触抵抗値を低減するように構
成されている。前記Cr膜は1例えばスパッタ法で堆積
し、約600[人]程度の膜厚で形成する。AQ−5i
膜は、例えばスパッタ法で堆積し、約3500c人]程
度の膜厚で形成する。Afi−8i膜は、主に映像信号
11DLの抵抗値を低減し、映像信号の伝達速度を速く
するように構成されている。
Each of the source electrode soi and drain electrode SD2 is
Although they are formed in the same manufacturing process and do not clearly show the cross-sectional structure, for example, a composite film in which an n+ type thick conductor layer Cr film and an AQ-5i film are sequentially laminated from the lower layer side that contacts the i-type soil conductor layer AS. It is made up of. Formed with n° type half body layer, amorphous silicon film or polycrystalline silicon film, approximately 500 people
It is formed with a film thickness of approximately The n0 type semiconductor layer is configured to reduce the contact resistance value between the i type soil conductor layer AS and the Cr film. The Cr film is deposited by, for example, a sputtering method, and is formed to have a thickness of about 600 [layers]. AQ-5i
The film is deposited by, for example, a sputtering method, and is formed to have a thickness of about 3,500 cm. The Afi-8i film is mainly configured to reduce the resistance value of the video signal 11DL and increase the transmission speed of the video signal.

前記映像信号線DLはソース電極SDI及びドレイン電
極SD2と同様にCr膜、Afl−8i膜の夫々を順次
積層した複合膜で形成されている。
The video signal line DL, like the source electrode SDI and drain electrode SD2, is formed of a composite film in which a Cr film and an Afl-8i film are sequentially laminated.

映像信号線DLは、第1図に示すように走査信号線GL
と交差する垂直方向に延在し、水平方向に複数本配置さ
れている。ドレイン電極SD2は映像信号線DLと一体
に構成され電気的に接続されており、見かけ上、ドレイ
ン電極SD2は映像信号線DLの一部として見ることが
できる。
The video signal line DL is connected to the scanning signal line GL as shown in FIG.
It extends in the vertical direction that intersects with the , and multiple pieces are arranged in the horizontal direction. The drain electrode SD2 is integrally configured and electrically connected to the video signal line DL, and the drain electrode SD2 can be seen as part of the video signal line DL.

前記ソース電極SDIには、画素毎に設けられた透明電
極(透明画素電極)ITOIが接続されている。透明電
極ITOIは液晶表示部の画素電極の一方を構成する。
A transparent electrode (transparent pixel electrode) ITOI provided for each pixel is connected to the source electrode SDI. The transparent electrode ITOI constitutes one of the pixel electrodes of the liquid crystal display section.

透明電極ITOIは絶縁膜GI上に設けられている。透
明電極ITOIは、例えばスパッタ法で堆積し、約12
00E人コ程度の膜厚で形成する。
The transparent electrode ITOI is provided on the insulating film GI. The transparent electrode ITOI is deposited by sputtering, for example, and has a thickness of about 12
00E It is formed with a film thickness of about the same thickness as that of a human body.

第1図及び第2図に示すように、ソース電極SD1.ド
レイン電極5D2(映像信号線DL)の夫々は段差部を
乗り越えるように形成されている。
As shown in FIGS. 1 and 2, source electrodes SD1. Each of the drain electrodes 5D2 (video signal line DL) is formed so as to go over the stepped portion.

この段差部は薄膜トランジスタTPTのチャネル形成領
域であるi型土導体層ASの端部で形成されている。実
際には、前記段差部は、i型土導体層ASの端部で形成
される段差部に、ゲート電極GTの端部で形成される段
差部を加算した高さで形成されている。このソース電極
SDI、ドレイン電極SD2の夫々の段差部分は、第1
図に示すように、複数の電極(信号配線)として分岐さ
せている。分岐された個々の電極は夫々独立的に段差部
を乗り越えるように構成されており、この分岐された個
々の電極は表面々積を低減するようになっている0本実
施例においてはソース電極SD1、ドレイン電極SD2
の夫々の段差部分は3個の電極に分岐されているが、本
発明はこの数に限定されず、表面々積を小さくするため
に、2個又は4個の電極に分岐してもよい。
This stepped portion is formed at the end of the i-type soil conductor layer AS, which is the channel formation region of the thin film transistor TPT. Actually, the height of the stepped portion is the sum of the stepped portion formed at the end of the i-type soil conductor layer AS and the stepped portion formed at the end of the gate electrode GT. The step portions of the source electrode SDI and the drain electrode SD2 are located at the first
As shown in the figure, it is branched into a plurality of electrodes (signal wiring). The individual branched electrodes are configured to independently overcome the stepped portion, and the individual branched electrodes are designed to reduce the surface area. In this embodiment, the source electrode SD1 , drain electrode SD2
Although each stepped portion is branched into three electrodes, the present invention is not limited to this number, and may be branched into two or four electrodes in order to reduce the surface area.

前記ソース電極SDI、ドレイン電極SD2及び映像信
号線DLはフォトリソグラフィ(写真蝕刻)技術で形成
されている。つまり、これらの電極及び配線は、Cr膜
、A Q −S i膜等で形成された導電膜上にフォト
レジスト膜で形成されたエツチングマスクを形成し、こ
のエツチングマスクを用いて前記導電膜を所定の平面形
状でエツチングすることにより形成することができる。
The source electrode SDI, drain electrode SD2, and video signal line DL are formed using photolithography. In other words, these electrodes and wirings are formed by forming an etching mask made of a photoresist film on a conductive film made of a Cr film, an AQ-Si film, etc., and using this etching mask, the conductive film is etched. It can be formed by etching in a predetermined planar shape.

Cr膜のエッチャントは例えば硝酸第2セリウムアンモ
ニウム溶液である。A 11−8 i膜のエッチャント
は例えばリン酸、硝酸及び酢酸の混合溶液である。
The etchant for the Cr film is, for example, a ceric ammonium nitrate solution. The etchant for the A 11-8 i film is, for example, a mixed solution of phosphoric acid, nitric acid and acetic acid.

このように、フォトリソグラフィ技術で形成されるソー
ス電極SDI、ドレイン電極SD2.映像信号線DLの
夫々がi型半導体層Asの端部等に形成される段差部を
乗り越える液晶表示装置において、前記ソース電極SD
I、ドレイン電極SD2、映像信号線DLの夫々の前記
段差部分を複数本の電極や信号配線に分岐することによ
り、前記ソース電極SDI、ドレイン電極SD2.映像
信号線DLの夫々の段差部を乗り越える部分の表面々積
を縮小し、フォトリソグラフィ工程中においてそれらの
表面とフォトレジスト膜(エツチングマスク)との界面
に作用する応力を低減し、前記界面の接着性を向上する
ことができるので、前記界面にエツチング液が浸入する
ことを防止し。
In this way, the source electrode SDI, the drain electrode SD2 . In a liquid crystal display device in which each of the video signal lines DL overcomes a step formed at an end of an i-type semiconductor layer As, the source electrode SD
By branching the step portions of each of the source electrode SDI, drain electrode SD2, and video signal line DL into a plurality of electrodes and signal lines, the source electrode SDI, drain electrode SD2. The surface area of the portion of the video signal line DL that crosses over each stepped portion is reduced, and the stress acting on the interface between those surfaces and the photoresist film (etching mask) during the photolithography process is reduced, and the stress at the interface is reduced. Since the adhesiveness can be improved, it is possible to prevent the etching solution from entering the interface.

ソース電極SD1、ドレイン電極SD2.映像信号線D
Lの夫々の段差部分がサイドエツチングされ断線するこ
とを防止することができる。この結果、液晶表示装置に
特有の線欠陥を防止することができるので、液晶表示装
置の製造上の歩留りを向上することができる。
Source electrode SD1, drain electrode SD2. Video signal line D
It is possible to prevent side etching and disconnection of each stepped portion of L. As a result, line defects specific to liquid crystal display devices can be prevented, so that the manufacturing yield of liquid crystal display devices can be improved.

前記映像信号線DLの少なくとも一端部は、前記外部端
子GPと同様に、第3図(外部端子領域の要部平面図)
に示すように、液晶表示装置の液晶表示部の外周部分に
おいて外部端子DPに接続されている。この外部端子D
Pには映像信号が印加されるように構成されている。外
部端子DPは下部透明ガラス基板SUB 1の表面に複
数配列されている。外部端子DPは映像信号線DLと一
体に構成され略同−製造工程で形成されている。
At least one end portion of the video signal line DL is similar to the external terminal GP, as shown in FIG. 3 (a plan view of the main part of the external terminal area).
As shown in the figure, the outer peripheral portion of the liquid crystal display section of the liquid crystal display device is connected to the external terminal DP. This external terminal D
P is configured to be applied with a video signal. A plurality of external terminals DP are arranged on the surface of the lower transparent glass substrate SUB1. The external terminal DP is constructed integrally with the video signal line DL and is formed in substantially the same manufacturing process.

この映像信号線DLの外部端子DPとの接続部分(液晶
表示部と外部端子領域との境界部分)は映像信号線DL
の下層に形成された絶縁膜GIの端部に形成された段差
部を乗り越えるように構成されている。この映像信号線
DLの段差部分は、前記ソース電極SD1. ドレイン
電極SD2、映像信号線DLの夫々と同様に、複数本の
信号配線に分岐されている。つまり、映像信号線DLの
段差部分は断線を防止できるように構成されている。
The connection part of this video signal line DL with the external terminal DP (the boundary part between the liquid crystal display section and the external terminal area) is connected to the video signal line DL.
The insulating film GI is configured to cross over a step formed at the end of the insulating film GI formed in the lower layer. The step portion of the video signal line DL is located at the source electrode SD1. Like the drain electrode SD2 and the video signal line DL, it is branched into a plurality of signal lines. In other words, the stepped portion of the video signal line DL is configured to prevent disconnection.

前記薄膜トランジスタTPT及び透明電極IrO2上に
は保護膜psvtが設けられている。保護膜PSVIは
、主に薄膜トランジスタTPTを湿気等から保護するた
めに形成されており、透明性が高くしかも耐湿性の良い
ものを使用する。保護IEiPSV1は、例えばプラズ
マCVD法で堆積した酸化珪素膜や窒化珪素膜で形成さ
れ、約10oooc人]程度の膜厚で形成されている。
A protective film psvt is provided on the thin film transistor TPT and the transparent electrode IrO2. The protective film PSVI is formed mainly to protect the thin film transistor TPT from moisture, etc., and a film having high transparency and good moisture resistance is used. The protective IEiPSV1 is formed of, for example, a silicon oxide film or a silicon nitride film deposited by a plasma CVD method, and is formed to have a thickness of about 10 mm.

薄膜トランジスタTFT上の保護膜PSVIの上部には
、外部光がチャネル形成領域として使用されるi型半導
体層ASに入射されないように、遮光膜LSが設けられ
ている。遮光膜LSは、光に対する遮光性が高くしかも
導電性を有するように例えばAQ膜(或はA Q−8i
 、 A n−Cu)、Cr[等で形成されており、ス
パッタ法で堆積し1000〜4000[人]程度の膜厚
で形成されている。
A light shielding film LS is provided above the protective film PSVI on the thin film transistor TFT to prevent external light from entering the i-type semiconductor layer AS used as a channel formation region. The light shielding film LS is made of, for example, an AQ film (or AQ-8i
, An-Cu), Cr[, etc., and is deposited by sputtering to have a film thickness of about 1000 to 4000 [layers].

液晶LCは、下部透明ガラス基板SUB 1と上部透明
ガラス基板5UB2との間に形成された空関内に、液晶
分子の向きを設定する下部配向膜○RII及び上部配向
膜0RI2に規定され、封入されている。
The liquid crystal LC is defined by a lower alignment film ○RII and an upper alignment film 0RI2, which set the orientation of liquid crystal molecules, and is sealed in an air barrier formed between a lower transparent glass substrate SUB1 and an upper transparent glass substrate 5UB2. ing.

下部配向膜0RIIは下部透明ガラス基板5UBl側の
保護膜psviの上部に形成される。
The lower alignment film 0RII is formed on the protective film psvi on the lower transparent glass substrate 5UBl side.

上部透明ガラス基板5UB2の内側(液晶側)の表面に
は、カラーフィルタFIL、保護膜PSv2、共通透明
電極(共通透明画素電極)IrO2及び前記上部配向膜
0RI2が順次積層して設けられている。
On the inner surface (liquid crystal side) of the upper transparent glass substrate 5UB2, a color filter FIL, a protective film PSv2, a common transparent electrode (common transparent pixel electrode) IrO2, and the upper alignment film 0RI2 are sequentially laminated.

前記共通透明電極ITO2は、下部透明ガラス基板5U
BI側に画素毎に設けられた透明電極工TOIに対向し
、隣接する他の共通透明電極IT○2と一体に構成され
ている。
The common transparent electrode ITO2 is connected to the lower transparent glass substrate 5U.
It faces the transparent electrode TOI provided for each pixel on the BI side and is configured integrally with another adjacent common transparent electrode IT○2.

カラーフィルタFILは、アクリル樹脂等の樹脂材料で
形成される染色基材を各画素毎に染料で染め分けること
により形成されている。染料の染め分けは、フォトリソ
グラフィ技術を用いて行っている。
The color filter FIL is formed by dyeing a dyed base material made of a resin material such as acrylic resin with a dye for each pixel. Dyeing is done using photolithography technology.

保護膜PSV2は、前記カラーフィルタFILを異なる
色に染め分けた染料が液晶LCに漏れることを防止する
ために設けられている。保護膜PSV2は1例えば、ア
クリル樹脂、エポキシ樹脂等の透明樹脂材料で形成され
ている。
The protective film PSV2 is provided to prevent the dyes used to dye the color filter FIL into different colors from leaking into the liquid crystal LC. The protective film PSV2 is made of a transparent resin material such as acrylic resin or epoxy resin.

この液晶表示装置は、下部透明ガラス基板5UBl側、
上部透明ガラス基板5UB2側の夫々の層を別々に形成
し、その後、上下透明ガラス基板SUB 1及び5UB
2を重ね合せ、両者間に液晶LCを封入することによっ
て組み立てられる。
This liquid crystal display device has a lower transparent glass substrate 5UBl side,
Each layer on the upper transparent glass substrate 5UB2 side is formed separately, and then the upper and lower transparent glass substrates SUB1 and 5UB are formed separately.
2 are stacked on top of each other and a liquid crystal LC is sealed between the two.

下部透明ガラス基板5UB1.上部透明ガラス基板5U
B2の夫々の外側の表面には偏光板POLが形成されて
いる。
Lower transparent glass substrate 5UB1. Upper transparent glass substrate 5U
A polarizing plate POL is formed on each outer surface of B2.

以上、本発明者によってなされた発明を、前記実施例に
基づき具体的に説明したが、本発明は、前記実施例に限
定されるものではなく、その要旨を逸脱しない範囲にお
いて種々変更可能であることは勿論である。
As above, the invention made by the present inventor has been specifically explained based on the above embodiments, but the present invention is not limited to the above embodiments, and can be modified in various ways without departing from the gist thereof. Of course.

例えば、本発明は、走査信号線が段差部分を乗り越える
構造で構成されている場合、この走査信号線の段差部分
を複数本の信号配線に分岐してもよい。
For example, in the present invention, when the scanning signal line is configured to cross over a stepped portion, the stepped portion of the scanning signal line may be branched into a plurality of signal lines.

また、本発明は、前記映像信号線の走査信号線と交差す
る部分の段差部分を複数本の信号配線に分岐してもよい
Further, in the present invention, the stepped portion of the video signal line that intersects with the scanning signal line may be branched into a plurality of signal lines.

すなわち1本発明は、信号配線や電極が段差部を乗り越
える際に断線する部分を複数本に分岐するものであり、
液晶表示装置においてこのような構造が存在する部分に
は全べて適用することができる。
In other words, one aspect of the present invention is to branch a portion where a signal wiring or an electrode breaks when it crosses a step into a plurality of wires,
The present invention can be applied to any part of a liquid crystal display device in which such a structure exists.

〔発明の効果〕〔Effect of the invention〕

本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとおりであ
る。
A brief explanation of the effects obtained by typical inventions disclosed in this application is as follows.

液晶表示装置において、信号配線の断線を防止すること
ができる。
In a liquid crystal display device, disconnection of signal wiring can be prevented.

【図面の簡単な説明】 第1図は、本発明の一実施例である液晶表示装置の液晶
表示部を示す要部平面図、 第2図は、前記第1図の■−■切断線で切った断面図。 第3図は、前記第1図に示す液晶表示装置の外部端子領
域を示す要部平面図である。 図中、SUB・・透明ガラス基板、GL・・・走査信号
線、DL・・・映像信号線、GI・・・絶縁膜、GT・
・・ゲート電極、AS・・・i型半導体層、SD1山ソ
ース電極、SD2・・・ドレイン電極、Psv・・・保
護膜、LS・・・遮光膜、LC・・・液晶、TPT・・
・薄膜トランジスタ、GP、DP・・・外部端子である
。 第1図 第3因
[BRIEF DESCRIPTION OF THE DRAWINGS] FIG. 1 is a plan view of a main part showing a liquid crystal display section of a liquid crystal display device according to an embodiment of the present invention. FIG. A cut sectional view. FIG. 3 is a plan view of a main part showing an external terminal area of the liquid crystal display device shown in FIG. 1. FIG. In the figure, SUB...transparent glass substrate, GL...scanning signal line, DL...video signal line, GI...insulating film, GT...
...Gate electrode, AS...i-type semiconductor layer, SD1 source electrode, SD2...drain electrode, Psv...protective film, LS...light shielding film, LC...liquid crystal, TPT...
- Thin film transistor, GP, DP...external terminals. Figure 1 Third cause

Claims (1)

【特許請求の範囲】 1、フォトリソグラフィ技術で形成される映像信号線又
は走査信号線が絶縁膜端部等に形成される段差部を乗り
越える液晶表示装置において、前記映像信号線又は走査
信号線の前記段差部分を複数本の信号線に分岐したこと
を特徴とする液晶表示装置。 2、前記映像信号線は、薄膜トランジスタのチャネル形
成領域として使用される半導体層の端部に形成される段
差部を乗り越える部分、外部端子に接続する際に絶縁膜
端部に形成される段差部を乗り越える部分を複数の信号
線に分岐したことを特徴とする特許請求の範囲第1項に
記載の液晶表示装置。 3、前記映像信号線又は走査信号線は、導電膜上にレジ
スト膜で形成されるエッチングマスクを形成し、このエ
ッチングマスクを用いて前記導電膜を所定の平面形状に
エッチングすることにより形成されていることを特徴と
する特許請求の範囲第1項又は第2項に記載の液晶表示
装置。
[Scope of Claims] 1. In a liquid crystal display device in which a video signal line or a scanning signal line formed by photolithography technology overcomes a stepped portion formed at an end of an insulating film, the video signal line or scanning signal line A liquid crystal display device characterized in that the stepped portion is branched into a plurality of signal lines. 2. The video signal line crosses over a step formed at the end of a semiconductor layer used as a channel formation region of a thin film transistor, and a step formed at an end of an insulating film when connecting to an external terminal. 2. The liquid crystal display device according to claim 1, wherein the portion to be overcome is branched into a plurality of signal lines. 3. The video signal line or the scanning signal line is formed by forming an etching mask made of a resist film on the conductive film, and using this etching mask, etching the conductive film into a predetermined planar shape. A liquid crystal display device according to claim 1 or 2, characterized in that:
JP63212462A 1988-08-29 1988-08-29 liquid crystal display device Pending JPH0261620A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63212462A JPH0261620A (en) 1988-08-29 1988-08-29 liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63212462A JPH0261620A (en) 1988-08-29 1988-08-29 liquid crystal display device

Publications (1)

Publication Number Publication Date
JPH0261620A true JPH0261620A (en) 1990-03-01

Family

ID=16623037

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63212462A Pending JPH0261620A (en) 1988-08-29 1988-08-29 liquid crystal display device

Country Status (1)

Country Link
JP (1) JPH0261620A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009044529A1 (en) 2007-10-05 2009-04-09 Nec Electronics Corporation Method for producing hydrophobilized porous film
JP2009211007A (en) * 2008-03-06 2009-09-17 Hitachi Displays Ltd Liquid crystal display device
JP2010183027A (en) * 2009-02-09 2010-08-19 Sony Corp Thin-film transistor and display device
JP2014197679A (en) * 2009-03-26 2014-10-16 株式会社半導体エネルギー研究所 Semiconductor device and electronic apparatus
US10381219B1 (en) 2018-10-25 2019-08-13 Asm Ip Holding B.V. Methods for forming a silicon nitride film
US10381226B2 (en) 2016-07-27 2019-08-13 Asm Ip Holding B.V. Method of processing substrate

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009044529A1 (en) 2007-10-05 2009-04-09 Nec Electronics Corporation Method for producing hydrophobilized porous film
JP2009211007A (en) * 2008-03-06 2009-09-17 Hitachi Displays Ltd Liquid crystal display device
JP2010183027A (en) * 2009-02-09 2010-08-19 Sony Corp Thin-film transistor and display device
JP2016096360A (en) * 2009-03-26 2016-05-26 株式会社半導体エネルギー研究所 Display device and electronic apparatus
JP2016012725A (en) * 2009-03-26 2016-01-21 株式会社半導体エネルギー研究所 Semiconductor device and electronic apparatus
US9268185B2 (en) 2009-03-26 2016-02-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including transistors and electronic device including the same
JP2014197679A (en) * 2009-03-26 2014-10-16 株式会社半導体エネルギー研究所 Semiconductor device and electronic apparatus
US9576983B2 (en) 2009-03-26 2017-02-21 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device including the same
US10460690B2 (en) 2009-03-26 2019-10-29 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device including the same
US11114054B2 (en) 2009-03-26 2021-09-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US12223924B2 (en) 2009-03-26 2025-02-11 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device including the same
US10381226B2 (en) 2016-07-27 2019-08-13 Asm Ip Holding B.V. Method of processing substrate
US10381219B1 (en) 2018-10-25 2019-08-13 Asm Ip Holding B.V. Methods for forming a silicon nitride film

Similar Documents

Publication Publication Date Title
US5966190A (en) Array substrate for displaying device with capacitor lines having particular connections
US6614500B2 (en) Liquid crystal display having a dummy source pad and method for manufacturing the same
KR0169385B1 (en) Thin film transistor substrate for liquid crystal capable of black matrix structure and manufacturing method thereof
US4821092A (en) Thin film transistor array for liquid crystal display panel
KR100255592B1 (en) Liquid crystal display device and its manufacturing method
GB2307087A (en) Liquid crystal displays
US11586088B2 (en) Display substrate, display panel and display apparatus
JPS59232385A (en) Active matrix display device
US7872698B2 (en) Liquid crystal display with structure resistant to exfoliation during fabrication
JPS63208896A (en) Thin film transistor array
JPH0261620A (en) liquid crystal display device
KR100552298B1 (en) Liquid crystal display device and substrate manufacturing method for liquid crystal display device
JP2800958B2 (en) Active matrix substrate
KR20010055970A (en) a thin film transistor array panel for a liquid crystal display having an electrostatic protection structure and a manufacturing method thereof
KR100623974B1 (en) Liquid Crystal Display and Manufacturing Method Thereof
KR100386458B1 (en) array panel of liquid crystal display and manufacturing method thereof
JPH05323375A (en) Liquid crystal display device
JP2735236B2 (en) Manufacturing method of liquid crystal display device
JP2002099225A (en) Array substrate for display device and method of manufacturing for the same
KR100229610B1 (en) LCD and its manufacturing method
JPH0267523A (en) Manufacture of liquid crystal display device
JPH05119332A (en) Liquid crystal display device
JPH0534717A (en) Liquid crystal display device and production thereof
JPS63276031A (en) Liquid crystal display device
KR100318540B1 (en) Liquid Crystal Display and a Manufacturing Method thereof