[go: up one dir, main page]

JPH0272329A - Liquid crystal display device - Google Patents

Liquid crystal display device

Info

Publication number
JPH0272329A
JPH0272329A JP63222301A JP22230188A JPH0272329A JP H0272329 A JPH0272329 A JP H0272329A JP 63222301 A JP63222301 A JP 63222301A JP 22230188 A JP22230188 A JP 22230188A JP H0272329 A JPH0272329 A JP H0272329A
Authority
JP
Japan
Prior art keywords
signal line
liquid crystal
electrode
crystal display
video signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63222301A
Other languages
Japanese (ja)
Inventor
Masumi Sasuga
流石 真澄
Ryoji Oritsuki
折付 良二
Kenkichi Suzuki
堅吉 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP63222301A priority Critical patent/JPH0272329A/en
Publication of JPH0272329A publication Critical patent/JPH0272329A/en
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Medical Treatment And Welfare Office Work (AREA)

Abstract

PURPOSE:To reduce the size of a thin film transistor(TFT) and to improve the opening rate by projecting the drain electrode of the TFT from a video signal line in the extending direction of a scanning signal line, and projecting the gate electrode of the TFT from the scanning signal line in the extending direction of the video signal line. CONSTITUTION:The drain electrode SD2 of the TFT is projected form the video signal line DL in the extending direction of the scanning signal line GL and the gate electrode GT of the TFT is projected from the scanning signal line GL in the extending direction of the video signal line DL. The video signal line DL where the gate electrode GT is projected and the drain electrode SD2 projected along the scanning signal line GL constitute the substantial drain area of the TFT in an L shape. Therefore, the channel width size of the TFT can be increased. Consequently, the size of the TFT is reduced and the opening rate of picture elements is improved.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は一液晶表示装置、特に、アクティブ・マトリッ
クス方式で構成される液晶表示装置に適用して有効な技
術に関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a technique that is effective when applied to a liquid crystal display device, particularly a liquid crystal display device configured using an active matrix method.

〔従来の技術〕[Conventional technology]

アクティブ・マトリックス方式の液晶表示装置の液晶表
示部にはマトリックス状に複数の画素を配置している。
A plurality of pixels are arranged in a matrix in a liquid crystal display section of an active matrix type liquid crystal display device.

各画素は走査信号線(ゲート信号i)と映像信号線(ド
レイン信号線)とで周囲を囲まれた領域内に配置されて
いる。走査信号線は水平方向に延在し複数本配置されて
いる。映像信号線は走査信号線と交差する垂直方向に延
在し複数本配置されている。
Each pixel is arranged within a region surrounded by a scanning signal line (gate signal i) and a video signal line (drain signal line). A plurality of scanning signal lines are arranged and extend in the horizontal direction. A plurality of video signal lines are arranged and extend in the vertical direction intersecting the scanning signal lines.

前記各画素は薄膜トランジスタ(TPT)と透明画素電
極との直列回路で構成されている。薄膜トランジスタは
ゲート電極上にゲート絶縁膜、半導体層(チャネル形成
領域)、ソース電極及びドレイン電極を順次積層して構
成されている。ソース電極は透明画素電極に電気的に接
続されている。ドレイン電極は前記映像信号線と一体に
構成され電気的に接続されている。前記ゲー1へ電極は
走査信号線に一体に構成され電気的に接続されている。
Each pixel is composed of a series circuit of a thin film transistor (TPT) and a transparent pixel electrode. A thin film transistor is constructed by sequentially stacking a gate insulating film, a semiconductor layer (channel forming region), a source electrode, and a drain electrode on a gate electrode. The source electrode is electrically connected to the transparent pixel electrode. The drain electrode is integrally constructed and electrically connected to the video signal line. The electrode to the gate 1 is integrally constructed and electrically connected to the scanning signal line.

なお、この種の液晶表示装置については、例えば、ジャ
パンデイスプレィ’ 86 (1986年)、第208
頁乃至第211頁(rAcLive Matrix C
o1orLCD Fabricated by Usi
ng Redundacy and RepairSy
stemJ pp、208−211.Japan Di
splay’86)に記載されている。
Regarding this type of liquid crystal display device, for example, Japan Display '86 (1986), No. 208
Pages 211 to 211 (rAcLive Matrix C
o1orLCD Fabricated by Usi
ng Redundancy and RepairSy
stemJ pp, 208-211. Japan Di
spray'86).

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

液晶表示装置は大画面化(大面積化)に伴い、画素の薄
膜トランジスタのサイズが縮小する傾向にある。この薄
膜トランジスタは、駆動能力が低下するので、駆動能力
を確保するのにサイズを大きくする必要が生じる。この
ため、薄膜トランジスタのサイズの増加に相当する分、
透明画素電極のサイズが縮小され、開口率が低下すると
いう問題点があった。
As the screen size (area) of liquid crystal display devices becomes larger, the size of thin film transistors in pixels tends to decrease. Since the driving ability of this thin film transistor decreases, it becomes necessary to increase the size to ensure the driving ability. For this reason, the amount corresponding to the increase in the size of the thin film transistor is
There is a problem in that the size of the transparent pixel electrode is reduced and the aperture ratio is reduced.

また、前記画素の透明画素電極は、エツチングを使用し
たパターンニングにより、結晶性に起因してエツチング
された端面にぎざぎざな面が形成される。この透明画素
電極は、エツチング後にエツチングマスクの剥離処理や
洗浄処理が施されると、エツチングされた周辺部分つま
りぎざぎざな面部分が下地絶縁膜から剥随されてしまう
。特に、薄膜トランジスタのソース電極と透明画素電極
との接続部分においては1両者の接続部分が断線する。
In addition, the transparent pixel electrode of the pixel is patterned using etching, and a jagged surface is formed on the etched end surface due to crystallinity. When this transparent pixel electrode is subjected to an etching mask peeling treatment or a cleaning treatment after etching, the etched peripheral portion, that is, the jagged surface portion, is peeled off from the underlying insulating film. In particular, at the connection between the source electrode of the thin film transistor and the transparent pixel electrode, the connection between the two is disconnected.

このため、液晶表示装置の製造上の歩留りが低下すると
いう問題点があった。
Therefore, there is a problem in that the manufacturing yield of the liquid crystal display device is reduced.

本発明の目的は、液晶表示装置において、薄膜トランジ
スタのサイズを縮小し、開口率を向上することが可能な
技術を提供することにある。
An object of the present invention is to provide a technique that can reduce the size of a thin film transistor and improve the aperture ratio in a liquid crystal display device.

本発明の他の目的は、液晶表示装置において、製造上の
歩留りを向上することが可能な技術を提供することにあ
る。
Another object of the present invention is to provide a technique that can improve manufacturing yield in a liquid crystal display device.

本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述及び添付図面によって明らかになるであろ
う。
The above and other objects and novel features of the present invention will become apparent from the description of this specification and the accompanying drawings.

〔課題を解決するための手段〕[Means to solve the problem]

本願において開示される発明のうち、代表的なものの概
要を簡単に説明すれば、下記のとおりである。
A brief overview of typical inventions disclosed in this application is as follows.

(1)液晶表示装置において、走査信号線の延在する方
向に沿って映像信号線から薄膜トランジスタのドレイン
電極を突出させ、映像信号線の延在する方向に沿って走
査信号線から薄膜トランジスタのゲート電極を突出させ
る。
(1) In a liquid crystal display device, the drain electrode of the thin film transistor protrudes from the video signal line along the direction in which the scanning signal line extends, and the gate electrode of the thin film transistor projects from the scanning signal line in the direction in which the video signal line extends. make it stand out.

(2)液晶表示装置において、画素の透明画素電極の周
辺領域とその下地層との間に接着層を設ける。
(2) In a liquid crystal display device, an adhesive layer is provided between a peripheral region of a transparent pixel electrode of a pixel and an underlying layer thereof.

〔作  用〕[For production]

上述した手段(1)によれば、前記ゲート電極が突出し
た部分の映像信号線と走査信号線に沿って突出したドレ
イン電極とで薄膜トランジスタの実質的なドレイン領域
をL字形状で橘成し、薄膜トランジスタのチャネル幅寸
法を増加することができるので、薄膜トランジスタのサ
イズを縮小し。
According to the above-mentioned means (1), the substantial drain region of the thin film transistor is formed in an L-shape by the video signal line in the portion where the gate electrode projects and the drain electrode projecting along the scanning signal line; The channel width dimension of the thin film transistor can be increased, thus reducing the size of the thin film transistor.

画素の開口率を向上することができる。The aperture ratio of pixels can be improved.

前述の手段(2)によれば、前記透明画素71の周辺領
域と下地層との接着強度を向上することができるので、
透明画素電極の下地層からの剥がれを低減し、液晶表示
装置の製造上の歩留りを向上することができる。
According to the above-mentioned means (2), it is possible to improve the adhesive strength between the peripheral area of the transparent pixel 71 and the base layer.
Peeling of the transparent pixel electrode from the underlying layer can be reduced, and the manufacturing yield of the liquid crystal display device can be improved.

以下1本発明の構成について、アクティブ・マトリック
ス方式を採用する液晶表示装置に本発明を適用した一実
施例とともに説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The configuration of the present invention will be described below along with an embodiment in which the present invention is applied to a liquid crystal display device employing an active matrix method.

なお、実施例を説明するための企図において、同一機能
を有するものは同一符号を付け、その繰り返しの説明は
省略する。
In addition, in an attempt to explain the embodiments, parts having the same functions are given the same reference numerals, and repeated explanation thereof will be omitted.

〔実施例〕〔Example〕

本発明の一実施例である液晶表示装置の液晶表示部を第
1図(要部平面図)で示し、第1図のn−■切断線で切
った断面を第2図で示す。
A liquid crystal display section of a liquid crystal display device according to an embodiment of the present invention is shown in FIG. 1 (a plan view of main parts), and FIG. 2 shows a cross section taken along the line n--■ in FIG. 1.

第1図及び第2図に示すように、液晶表示装置は、1.
1[mm1程度の厚さを有する下部透明ガラス基板SU
B 1の内側(液晶側)の表面上に薄膜トランジスタT
PTを有している。この薄膜トランジスタTPTは液晶
表示部内において配置されている。薄膜トランジスタT
PTは、主に、ゲートな極GT、絶縁膜G1.i型単導
体層AS、ソース電極(又はドレイン電極)SDI、ド
レイン電極(又はソース電極)SD2で構成されている
As shown in FIGS. 1 and 2, the liquid crystal display device includes 1.
Lower transparent glass substrate SU having a thickness of about 1 mm1
A thin film transistor T is placed on the inner surface (liquid crystal side) of B1.
Has PT. This thin film transistor TPT is arranged within the liquid crystal display section. Thin film transistor T
PT mainly consists of a gate pole GT, an insulating film G1. It is composed of an i-type single conductor layer AS, a source electrode (or drain electrode) SDI, and a drain electrode (or source electrode) SD2.

前記ゲートff1tiGTは例えばスパッタ法で堆積し
た約1100[人]程度の膜厚のCr膜g1で形成され
ている。このゲート電極GTは、走査信号線(ゲート信
号線又は水平信号線)OLと同一製造工程(同−導電層
)で形成され、走査信号線G Lに一体化されている。
The gate ff1tiGT is formed of, for example, a Cr film g1 deposited by sputtering and having a thickness of about 1100 [layers]. This gate electrode GT is formed in the same manufacturing process (same conductive layer) as the scanning signal line (gate signal line or horizontal signal line) OL, and is integrated with the scanning signal line GL.

走査信号線GLは例えば前記Cr膜g1上にAQ−5i
膜g2を積層した複合膜で形成されている。AQ−5i
l1g2は、例えばスパッタ法で堆積し、約1000[
人コ程度の膜厚で形成する。このA Q −S i p
li g 2は、主に走査信号線GLの抵抗値を低減し
、走査信号の伝達速度を速くするように構成されている
。前記ゲート電極GTは走査信号SQLのうちの下層の
Cr膜g1と一体に構成されている。走査信号線GLは
、第1図に示すように水平方向に延在しており、図示し
ていないが垂直方向に複数本配置されている。
For example, the scanning signal line GL is formed by forming AQ-5i on the Cr film g1.
It is formed of a composite film in which films g2 are laminated. AQ-5i
l1g2 is deposited by sputtering, for example, and has a thickness of about 1000 [
Formed with a film thickness comparable to that of a human body. This AQ-S i p
li g 2 is configured to mainly reduce the resistance value of the scanning signal line GL and increase the transmission speed of the scanning signal. The gate electrode GT is formed integrally with the lower layer Cr film g1 of the scanning signal SQL. The scanning signal lines GL extend horizontally as shown in FIG. 1, and a plurality of scanning signal lines GL are arranged vertically (not shown).

ゲート電極GTは、第1図に示すように、走査信号線G
Lと映像信号線DLとが交差する部分において、映像信
号線DLの延在する方向(下側に)沿って走査信号線G
Lから突出するように構成されている。つまり、ゲート
電極GTは走査信号線GLから突出する平面形状が凸形
状で構成されている。
As shown in FIG. 1, the gate electrode GT is connected to the scanning signal line G.
At the intersection between L and the video signal line DL, the scanning signal line G is inserted along the direction in which the video signal line DL extends (downward)
It is configured to protrude from L. In other words, the gate electrode GT has a convex planar shape protruding from the scanning signal line GL.

前記絶縁膜GIはゲート電極GT及び走査信号線GLの
上層に形成されている。絶縁膜GTは。
The insulating film GI is formed on the gate electrode GT and the scanning signal line GL. Insulating film GT.

例えばプラズマCVD法で堆積させた窒化珪素膜を用い
、約3500[人]程度の膜厚で形成されている。絶縁
膜GIは主に薄膜トランジスタTPTのゲート絶縁膜と
して使用されている。
For example, a silicon nitride film deposited by a plasma CVD method is used to have a thickness of about 3,500 [layers]. The insulating film GI is mainly used as a gate insulating film of the thin film transistor TPT.

i型半導体層ASはゲート絶縁膜GIの上層に島形状で
構成されている。i型半導体層ASは、CVD法で堆積
させた非晶質珪素膜又は多結晶珪素膜で形成し、約25
00[人]程度の膜厚で形成さ九でいる。i型半導体J
’1FASは主に薄膜トランジスタTPTのチャネル形
成領域として使用されている。
The i-type semiconductor layer AS is formed in an island shape above the gate insulating film GI. The i-type semiconductor layer AS is formed of an amorphous silicon film or a polycrystalline silicon film deposited by the CVD method, and has a thickness of about 25
It is formed with a film thickness of about 0.00 [persons]. i-type semiconductor J
'1FAS is mainly used as a channel forming region of the thin film transistor TPT.

ソース電極SDI、ドレイン電極SD2の夫々はi型中
導体層AS上に夫々離隔して設けられている。ソース電
極SDIとドレイン電極SD2とは回路のバイアス極性
が変ると動作上ソースとドレインが入れ替わる。つまり
、薄膜トランジスタTPTは絶縁ゲート型電界効果トラ
ンジスタFETと同様に双方向性で構成されている6ソ
ース電極SDI、ドレイン電極SD2の夫々は、同一製
造工程で形成されており、明確に断面構造を示していな
いが例えばi型半導体層Asに接触する下層側からゴ型
半導体層、Cr膜の夫々を順次積層した複合膜で構成さ
れている。n゛型型半体体層、非晶質珪素膜又は多結晶
珪素膜で形成され、約500[人]程度の膜厚で形成さ
れている。
The source electrode SDI and the drain electrode SD2 are each provided on the i-type medium conductor layer AS to be spaced apart from each other. The source electrode SDI and the drain electrode SD2 are operationally switched between source and drain when the bias polarity of the circuit changes. In other words, the thin film transistor TPT has a bidirectional structure similar to the insulated gate field effect transistor FET.The six source electrodes SDI and drain electrodes SD2 are formed in the same manufacturing process and clearly show a cross-sectional structure. However, for example, it is composed of a composite film in which a Go-type semiconductor layer and a Cr film are sequentially laminated from the lower layer side in contact with the i-type semiconductor layer As. It is formed of an n-type half body layer, an amorphous silicon film or a polycrystalline silicon film, and has a thickness of about 500 [layers].

イ型半導体層はi型半導体層ASとCr膜との接触抵抗
値を低減するように構成されている。前記Cr膜は、例
えばスパッタ法で堆積し、約600[人]程度の膜厚で
形成する。このCr膜は、前述のようにソース電極SD
I、ドレイン電極SD2の夫々を形成すると共に、ソー
ス電極SDIと透明電極IT○1との接着層、透明電極
ITOIと絶縁膜GIとの接着層として使用されている
The i-type semiconductor layer is configured to reduce the contact resistance value between the i-type semiconductor layer AS and the Cr film. The Cr film is deposited by, for example, a sputtering method, and is formed to have a thickness of about 600 [layers]. This Cr film is connected to the source electrode SD as described above.
In addition to forming the drain electrode SD2 and the source electrode SDI, it is also used as an adhesive layer between the source electrode SDI and the transparent electrode IT○1, and an adhesive layer between the transparent electrode ITOI and the insulating film GI.

前記映像信号線DLはソース電極SDI及びドレイン電
極SD2と同様にCr膜を主体に構成されている。また
、映像信号線DLは、映像信号の伝達速度を速くするた
めに、Cr膜上にAQ膜、ITO膜等を積層した複合膜
で構成してもよい。
The video signal line DL is mainly composed of a Cr film like the source electrode SDI and drain electrode SD2. Further, the video signal line DL may be formed of a composite film in which an AQ film, an ITO film, etc. are laminated on a Cr film in order to increase the transmission speed of the video signal.

映像信号線DLは、第1図に示すように走査信号線GL
と交差する垂直方向に延在し、図示していないが水平方
向に複数本配置されている。
The video signal line DL is connected to the scanning signal line GL as shown in FIG.
Although not shown, a plurality of them are arranged in the horizontal direction.

前記ドレイン電極SD2は映像信号線DLと一体に構成
され電気的に接続されている。ドレイン電極SD2は、
第1図に示すように、走査信号線GLと映像信号線DL
とが交差する部分において。
The drain electrode SD2 is integrally constructed and electrically connected to the video signal line DL. The drain electrode SD2 is
As shown in FIG. 1, the scanning signal line GL and the video signal line DL
At the intersection of

走査信号線GLの延在する方向(右側に)沿って映像信
号線DLから突出するように構成されている。
It is configured to protrude from the video signal line DL along the direction in which the scanning signal line GL extends (to the right).

つまり、ドレイン電極SD2は映像信号線DLから突出
する平面形状が凸形状で構成されている。
In other words, the drain electrode SD2 has a convex planar shape protruding from the video signal line DL.

前記ソース5tasDiは、少なくとも5突出したトレ
イン電極SD2及び突出したゲート電極GT部分の映像
信号線DL(この部分は映像信号線DL及びドレイン電
極SD2として使用される)に沿って、それらと所定間
隔離隔した位置に配置されている。このソース電極SD
Iには5画素毎に設けられた透明電極(透明画素電極)
IrO2が接続されている。透明電極I ’r 01は
、ソース電極SDIの上層に形成され、ソース電極SD
Iの段差形状を乗り越えて直接その表面に接着されてい
る。透明電極ITOIは液晶表示部の画素電極の一方を
構成する。透明電極ITOIは、絶縁膜GI上に設けら
れ、これに限定されないが平面形状が方形状に構成され
ている。透明1.BIT○1は、ITO膜(又はネサ膜
)で形成され、例えばスパッタ法で堆積し、約1200
[入]程度の膜厚で形成する。
The source 5tasDi is spaced apart by a predetermined interval from at least five protruding train electrodes SD2 and a protruding gate electrode GT portion along the video signal line DL (this portion is used as the video signal line DL and the drain electrode SD2). It is placed in the same position. This source electrode SD
I has a transparent electrode (transparent pixel electrode) provided for every 5 pixels.
IrO2 is connected. The transparent electrode I'r01 is formed on the upper layer of the source electrode SDI, and the transparent electrode I'r01 is formed on the source electrode SDI.
It goes over the stepped shape of I and is directly bonded to the surface. The transparent electrode ITOI constitutes one of the pixel electrodes of the liquid crystal display section. The transparent electrode ITOI is provided on the insulating film GI, and has a rectangular planar shape, although it is not limited thereto. Transparent 1. BIT○1 is formed of an ITO film (or NESA film), and is deposited by, for example, a sputtering method, and has a thickness of about 1200
Form with a film thickness of about [ON].

前記透明電極ITOIの周辺部分とこの透明゛電極IT
○1の下地層との間には接着層Sが設けられている。接
着層Sは透明電極ITOIの周囲に沿って枠状に構成さ
れており、接着層Sの一部はソース電極SDIと一体に
構成されている。つまり、接着層Sは透明電極ITOI
であるITO膜と接着性の高いCr膜で形成されている
The peripheral part of the transparent electrode ITOI and this transparent electrode IT
An adhesive layer S is provided between the base layer of ○1. The adhesive layer S is configured in a frame shape along the periphery of the transparent electrode ITOI, and a part of the adhesive layer S is configured integrally with the source electrode SDI. In other words, the adhesive layer S is a transparent electrode ITOI
It is made of an ITO film and a Cr film with high adhesiveness.

このように、液晶表示装置において、走査信号線GLの
延在する方向に沿って映像信号線DLからaPIAトラ
ンジスタTPTのトレイン電極SD2を突出させ、映像
信号線DLの延在する方向に沿って走査信号線GLから
薄膜トランジスタTFTのゲート電極GTを突出させる
にの構成により、前記ゲート電極GTが突出した部分の
映像信号線DLと走査信号線GLに沿って突出したドレ
イン電極SD2とで薄膜トランジスタTPTの実質的な
ドレイン領域SD2をL字形状で構成し、薄膜トランジ
スタTPTのチャネル幅寸法を増加する(駆動能力を向
上する)ことができるので、薄膜トランジスタTPTの
サイズを縮小し、画素の開口率を向上することができる
In this manner, in the liquid crystal display device, the train electrode SD2 of the aPIA transistor TPT is made to protrude from the video signal line DL along the direction in which the scanning signal line GL extends, and scanning is performed along the direction in which the video signal line DL extends. Due to the structure in which the gate electrode GT of the thin film transistor TFT protrudes from the signal line GL, the portion of the video signal line DL where the gate electrode GT protrudes and the drain electrode SD2 protruding along the scanning signal line GL form the substantial part of the thin film transistor TPT. By configuring the drain region SD2 in an L-shape, it is possible to increase the channel width dimension of the thin film transistor TPT (improve the driving ability), thereby reducing the size of the thin film transistor TPT and improving the aperture ratio of the pixel. Can be done.

また、液晶表示装置において1画素の透明電極ITOI
の周辺領域とその下地層の絶縁膜G■との間に接着層S
を設ける。この構成により、前記透明電極ITOIの周
辺領域と下地層の絶縁膜G■との接着強度を向上するこ
とができるので、透明IFi■Totのパターンニング
工程、エツチングマスク剥離工程、洗浄工程等において
、透明型tl I T O1が下地層の絶縁膜GIから
剥がれることを低減し、液晶表示装置の製造上の歩留り
を向上することができる。
In addition, in a liquid crystal display device, a transparent electrode ITOI of one pixel is used.
An adhesive layer S is formed between the peripheral region of
will be established. With this configuration, it is possible to improve the adhesive strength between the peripheral region of the transparent electrode ITOI and the underlying insulating film G2, so that in the patterning process, etching mask peeling process, cleaning process, etc. of the transparent IFi2Tot, It is possible to reduce peeling of the transparent type tl I T O1 from the underlying insulating film GI, and improve the manufacturing yield of the liquid crystal display device.

また、同様に、前記透明電極ITOIが接続されるソー
ス電極SDIをCr膜等の接着性の高い材料で構成する
。この構成により、ソース電極SDIと透明電極ITO
Iとの接着性を向上し1両者の剥がれを低減することが
できるので、液晶表示装置の製造上の歩留りを向上する
ことができる。
Similarly, the source electrode SDI to which the transparent electrode ITOI is connected is made of a highly adhesive material such as a Cr film. With this configuration, the source electrode SDI and the transparent electrode ITO
Since it is possible to improve the adhesion with I and reduce the peeling of both, it is possible to improve the manufacturing yield of liquid crystal display devices.

前記薄膜トランジスタTPT及び透明電極IrO1上に
は保護膜PSVIが設けられている。保護膜PSVIは
、主に薄膜トランジスタTPTを湿気等から保護するた
めに形成されており、透明性が高くしかも耐湿性の良い
ものを使用する。保護膜PSVIは5例えばプラズマC
VD法で堆積した酸化珪素膜や窒化珪素膜で形成され、
約10oooc人コ程度の膜厚で形成されている。
A protective film PSVI is provided on the thin film transistor TPT and the transparent electrode IrO1. The protective film PSVI is formed mainly to protect the thin film transistor TPT from moisture, etc., and a film having high transparency and good moisture resistance is used. The protective film PSVI is 5, for example plasma C
It is formed from a silicon oxide film or silicon nitride film deposited by the VD method,
It is formed with a film thickness of approximately 10 oooc.

薄膜トランジスタTFT上の保護膜PSVIの上部には
、外部光がチャネル形成領域として使用されるi型半導
体層ASに入射されないように、遮光膜LSが設けられ
ている。遮光膜LSは、光に対する遮光性が高くしかも
導電性を有するように例えばAQ膜、Cr膜等で形成さ
れており、スパッタ法で堆積し1000〜4000[人
]程度の膜厚で形成されている。
A light shielding film LS is provided above the protective film PSVI on the thin film transistor TFT to prevent external light from entering the i-type semiconductor layer AS used as a channel formation region. The light-shielding film LS is formed of, for example, an AQ film, a Cr film, etc., so as to have high light-shielding properties and conductivity. There is.

液晶LCは、下部透明ガラス基板SUB 1と上部透明
ガラス基板5UB2との間に形成された空間内に、液晶
分子の向きを設定する下部配向膜0RII及び上部配向
膜○RI2に規定され、封入されている。
The liquid crystal LC is defined and enclosed by a lower alignment film 0RII and an upper alignment film ○RI2 that set the orientation of liquid crystal molecules in a space formed between a lower transparent glass substrate SUB1 and an upper transparent glass substrate 5UB2. ing.

下部配向膜0R41は下部透明ガラス基板5UBl側の
保護膜PSVIの上部に形成される。
The lower alignment film 0R41 is formed on the protective film PSVI on the lower transparent glass substrate 5UBl side.

上部透明ガラス基板5UB2の内側(液晶側)の素面に
は、カラーフィルタFIL、保護膜PSv2、共通透明
電極(共通透明画素電極)ITO2及び前記上部配向膜
0RI2が順次積層して設けられている。
On the inner surface (liquid crystal side) of the upper transparent glass substrate 5UB2, a color filter FIL, a protective film PSv2, a common transparent electrode (common transparent pixel electrode) ITO2, and the upper alignment film 0RI2 are sequentially laminated.

前記共通透明電極ITO2は、下部透明ガラス基板5U
BI側に画素毎に設けられた透明電極ITOIに対向し
、隣接する他の共通透明電極ITO2と一体に構成され
ている。
The common transparent electrode ITO2 is connected to the lower transparent glass substrate 5U.
It faces the transparent electrode ITOI provided for each pixel on the BI side and is configured integrally with another adjacent common transparent electrode ITO2.

カラーフィルタFILは、アクリル樹脂等の樹脂材料で
形成される染色基材を各画素毎に染料で染め分けること
により形成されている。染料の染め分けは、フォトリン
グラフィ技術を用いて行っている。
The color filter FIL is formed by dyeing a dyed base material made of a resin material such as acrylic resin with a dye for each pixel. Dyeing is done using photolithography technology.

保護膜PSV2は、前記カラーフィルタFILを異なる
色に染め分けた染料が液晶LCに漏れることを防止する
ために設けられている。保護膜PSV2は、例えば、ア
クリル樹脂、エポキシ樹脂等の透明樹脂材料で形成され
ている。
The protective film PSV2 is provided to prevent the dyes used to dye the color filter FIL into different colors from leaking into the liquid crystal LC. The protective film PSV2 is made of, for example, a transparent resin material such as acrylic resin or epoxy resin.

この液晶表示装置は、下部透明ガラス基板5UBl側、
上部透明ガラス基板5UB2側の夫々の層を別々に形成
し、その後、上下透明ガラス基板5UBI及び5UB2
を重ね合せ、両者間に液晶LCを封入することによって
組み立てられる。
This liquid crystal display device has a lower transparent glass substrate 5UBl side,
Each layer on the upper transparent glass substrate 5UB2 side is formed separately, and then the upper and lower transparent glass substrates 5UBI and 5UB2 are formed separately.
It is assembled by overlapping the two and sealing the liquid crystal LC between them.

下部透明ガラス基板SUB 1、上部透明ガラス基板5
UB2の夫々の外側の表面には偏光板P○Lが形成され
ている。
Lower transparent glass substrate SUB 1, upper transparent glass substrate 5
A polarizing plate P○L is formed on the outer surface of each UB2.

以上、本発明者によってなされた発明を、前記実施例に
基づき具体的に説明したが、本発明は、前記実施例に限
定されるものではなく、その要旨を逸脱しない範囲にお
いて種々変更可能であることは勿論である。
As above, the invention made by the present inventor has been specifically explained based on the above embodiments, but the present invention is not limited to the above embodiments, and can be modified in various ways without departing from the gist thereof. Of course.

例えば、本発明は、前記画素の透明電極ITO1とその
下地層との接着性を向上する接着層Sをソース電極SD
I部分のみに形成してもよい。
For example, in the present invention, an adhesive layer S that improves the adhesion between the transparent electrode ITO1 of the pixel and its base layer is attached to the source electrode SD.
It may be formed only in the I portion.

〔発明の効果〕〔Effect of the invention〕

本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとおりであ
る。
A brief explanation of the effects obtained by typical inventions disclosed in this application is as follows.

液晶表示装置において、画素の開口率を向上することが
できる。
In a liquid crystal display device, the aperture ratio of pixels can be improved.

また、前記液晶表示装置において、製造上の歩留りを向
上することができる。
Further, in the liquid crystal display device, manufacturing yield can be improved.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は、本発明の一実施例である液晶表示装置の液晶
表示部を示す要部平面図、 第2図は、前記第1図のn−n切断線で切った断面図で
ある。 図中、SUB・・・透明ガラス基板、OL・・・走査信
号線、DL・・・映像信号線、GI・・・絶縁膜、GT
・・・ゲート電極、AS・・・i型半導体層、SDI・
・・ソース電極、SD2・・・ドレイン電極、S・・・
接着層、PSV・・・保護膜、LS・・・遮光膜、LC
・・・液晶、TPT・・・薄膜トランジスタである。 第1図
FIG. 1 is a plan view of a main part showing a liquid crystal display section of a liquid crystal display device according to an embodiment of the present invention, and FIG. 2 is a cross-sectional view taken along the line nn in FIG. 1. In the figure, SUB...transparent glass substrate, OL...scanning signal line, DL...video signal line, GI...insulating film, GT
...gate electrode, AS...i-type semiconductor layer, SDI
...Source electrode, SD2...Drain electrode, S...
Adhesive layer, PSV...protective film, LS...light shielding film, LC
...Liquid crystal, TPT...Thin film transistor. Figure 1

Claims (1)

【特許請求の範囲】 1、水平方向に延在する走査信号線と垂直方向に延在す
る映像信号線との交差部に、薄膜トランジスタと透明画
素電極との直列回路で形成された画素を配置する液晶表
示装置において、前記走査信号線の延在する方向に沿っ
て前記映像信号線から前記薄膜トランジスタのドレイン
電極を突出させ、前記映像信号線の延在する方向に沿っ
て前記走査信号線から前記薄膜トランジスタのゲート電
極を突出させたことを特徴とする液晶表示装置。 2、走査信号線と映像信号線との交差部に、薄膜トラン
ジスタと透明画素電極との直列回路で形成された画素を
配置する液晶表示装置において、前記透明画素電極の周
辺領域とこの透明画素電極の下地層との間に接着層を設
けたことを特徴とする液晶表示装置。 3、前記接着層は少なくとも前記薄膜トランジスタのソ
ース電極と透明画素電極とが接続される部分に設けられ
ていることを特徴とする特許請求の範囲第2項に記載の
液晶表示装置。
[Claims] 1. A pixel formed by a series circuit of a thin film transistor and a transparent pixel electrode is arranged at the intersection of a scanning signal line extending in the horizontal direction and a video signal line extending in the vertical direction. In the liquid crystal display device, the drain electrode of the thin film transistor protrudes from the video signal line along the extending direction of the scanning signal line, and the drain electrode of the thin film transistor protrudes from the scanning signal line along the extending direction of the video signal line. A liquid crystal display device characterized by having a protruding gate electrode. 2. In a liquid crystal display device in which a pixel formed by a series circuit of a thin film transistor and a transparent pixel electrode is arranged at the intersection of a scanning signal line and a video signal line, the peripheral area of the transparent pixel electrode and the transparent pixel electrode are A liquid crystal display device characterized in that an adhesive layer is provided between the base layer and the base layer. 3. The liquid crystal display device according to claim 2, wherein the adhesive layer is provided at least in a portion where the source electrode of the thin film transistor and the transparent pixel electrode are connected.
JP63222301A 1988-09-07 1988-09-07 Liquid crystal display device Pending JPH0272329A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63222301A JPH0272329A (en) 1988-09-07 1988-09-07 Liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63222301A JPH0272329A (en) 1988-09-07 1988-09-07 Liquid crystal display device

Publications (1)

Publication Number Publication Date
JPH0272329A true JPH0272329A (en) 1990-03-12

Family

ID=16780216

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63222301A Pending JPH0272329A (en) 1988-09-07 1988-09-07 Liquid crystal display device

Country Status (1)

Country Link
JP (1) JPH0272329A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000162647A (en) * 1998-11-26 2000-06-16 Samsung Electronics Co Ltd Thin film transistor substrate for liquid crystal display device and method of manufacturing the same
US7839460B2 (en) 1998-11-26 2010-11-23 Samsung Electronics Co., Ltd. Thin film transistor array panel for liquid crystal display and method of manufacturing the same
JP2019054283A (en) * 2008-05-16 2019-04-04 株式会社半導体エネルギー研究所 Semiconductor device

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000162647A (en) * 1998-11-26 2000-06-16 Samsung Electronics Co Ltd Thin film transistor substrate for liquid crystal display device and method of manufacturing the same
US7839460B2 (en) 1998-11-26 2010-11-23 Samsung Electronics Co., Ltd. Thin film transistor array panel for liquid crystal display and method of manufacturing the same
US7978276B2 (en) 1998-11-26 2011-07-12 Samsung Electronics Co., Ltd. Thin film transistor array panel for liquid crystal display and method of manufacturing the same
JP2011237807A (en) * 1998-11-26 2011-11-24 Samsung Electronics Co Ltd Thin film transistor for liquid crystal display device and method for manufacturing the same
US8294839B2 (en) 1998-11-26 2012-10-23 Samsung Display Co., Ltd. Thin film transistor array panel for liquid crystal display and method of manufacturing the same
JP2019054283A (en) * 2008-05-16 2019-04-04 株式会社半導体エネルギー研究所 Semiconductor device
US10580797B2 (en) 2008-05-16 2020-03-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
US11133332B2 (en) 2008-05-16 2021-09-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
US11646322B2 (en) 2008-05-16 2023-05-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having conductive oxide electrode layers in direct contact with oxide semiconductor layer
US12300702B2 (en) 2008-05-16 2025-05-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including storage capacitor having pixel electrode, directly stacked conductive layer, and insulating layer interposed between them, wherein the stacked conductive layers extending towards the gate and source wirings/lines

Similar Documents

Publication Publication Date Title
JPH09160509A (en) Active-matrix substrate and its manufacture
JPH04326329A (en) Liquid crystal display device and its manufacturing method
JPH0258030A (en) liquid crystal display device
JPH06289414A (en) Liquid crystal display
KR20010079729A (en) Active matrix liquid crystal device and method for producing the same
KR20000010168A (en) Liquid crystal display device and its manufacturing method
JPH0272329A (en) Liquid crystal display device
JPH0258029A (en) liquid crystal display device
CN110109305A (en) Display panel
JP2735236B2 (en) Manufacturing method of liquid crystal display device
KR100926433B1 (en) Liquid Crystal Display and Manufacturing Method Thereof
JP2004004526A (en) Liquid crystal display
JPS6381327A (en) Liquid crystal display element
JPH0258028A (en) liquid crystal display device
JP2644751B2 (en) Liquid crystal display
JPH02234127A (en) Liquid crystal display device
JPS62278537A (en) Display electrode array for active matrix display devices
JPS6037590A (en) Liquid crystal display
KR950002289B1 (en) Liquid crystal display device
JPH01306819A (en) color liquid crystal display device
JPH05249485A (en) Active matrix liquid crystal display having thin-film transistor for switching
JPH04268536A (en) Active matrix substrate and its manufacturing method
KR930004349B1 (en) Thin film transistor of liquid crystal display device
KR930004348B1 (en) Thin film transistor for lcd
JP3109956B2 (en) Display device