JPH0313920A - 液晶表示素子の静電気破壊防止電極構造 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、各画素毎に非線形素子を設置したアクティブ
マトリクス液晶表示素子に関する。

〔発明の概要〕

本発明は、非線形抵抗素子を用いたアクティブマトリク
ス液晶表示素子において、対向する電橿間に成る容量の
画素を形成する事により、外部から加わる過大な入力信
号や静電気による電圧から非線形抵抗素子の破壊を防止
するようにしたものである。

〔従来の技術〕

従来の液晶表示素子の例として、非線形抵抗素子を用い
たアクティブマトリクス液晶表示素子の等価回路を第２
図（ａｌに示す。

第２図（ａｌの１１は行電極、１２は列電極でそれぞれ
必要な画素数分のみ画素１５が配置されている。行電極
と列電極の交点には、液晶１３と非線形抵抗素子１４が
直列に形成されている。

第２図山）は、従来の非線形抵抗素子を用いたアクティ
ブマトリクス液晶表示素子の平面図を示す。

第２図ｆｃ）は、従来の非線形抵抗素子を用いたアクテ
ィブマトリクス液晶表示素子の断面図である。

画素電極１６の膜上に非線形抵抗ｌｌ１１７が設けられ
、さらに膜１７上に行電極１９が設けられ非線形抵抗素
子が形成されている。

そしてガラス基板２０．２０間に液晶２１が封止保持さ
れている。

この素子の画素電極１６と行電極１９の間の電流電圧特
性を第４図に示す。

第４図では、縦軸は電流・横軸は電圧で電圧は素子に流
れる電流の対数である事を示す、この図から急峻な電流
−電圧特性である事がわかる。その上、液晶表示素子の
構造上、列電極はアース電位から浮いた状態になってい
る（電極構造上、アースされていない為）。

このために、静電気が数Ｋｖ行電極あるいは列電極いず
れかの端子に印加されてしまうと、この電圧は直接非線
形抵抗素子に印加されるため、素子の静電耐電圧を越え
、非線形抵抗素子を破壊してしまう（静電破壊）。

今まで、こうした静電破壊のため、非線形抵抗素子を用
いた液晶表示素子の製造歩留まりおよび製品信転性が悪
かった。

〔発明が解決しようとする課題〕 従来の技術では、静電気によって起こる非線形抵抗素子
の異常による画素欠陥が比較的頻繁に発生しており、歩
留まり低下・コストアップを促進していた。

非線形抵抗素子の静電気による不良は、「製品製造工程
中」から「製品完成後」と広範囲におよび、静電気によ
る不良防止対策はたいへん困難である。

そこで本発明では、静電気による非線形抵抗素子の破壊
防止として比較的容易に、しかも、製品製造工程を増加
させる事なく、歩留まり・信顛性の高い非線形抵抗素子
を用いたアクティブマトリクス液晶表示素子を提供する
事を目的としている。

〔課題を解決するための手段〕

少なくとも一方の画素電極形成側基板の入力端子で、画
素として使用する表示領域の外側に、少なくとも一画素
以上設ける事により、上記問題点を解決しようとするも
のである。

〔作用〕

静電気による画素欠陥の状態は、傾向として入力端子部
側から数画素目程度の範囲内で発生するものが大多数を
占めているので、入力端子部と入力端子側からみて最初
の画素部の間に数画素分に相当するだけの画素を設ける
。

この新しく設けた画素の容量により、静電気の印加電圧
を低くするので、表示領域画素部の非線形抵抗素子に加
わる静電気の印加電圧を低く抑える事が出来るため、こ
れらの非線形抵抗素子の破壊を防止することが出来る。

〔実施例〕

本発明の実施例＋１１として、非線形抵抗素子を用いた
アクティブマトリクス液晶表示素子の等価回路図を第１
図１ａｌに示す。

第１図（ａｌの１は行電極、２は列電極で、それぞれ必
要な画素数分のみ画素５が配置されている。

行電極と列電極の交点には、液晶３と非線形抵抗素子４
が直列に形成されている。

ここまでの構造は従来の技術と同様であるが、そこに７
で囲んだ範囲に示す様に、入力端子部と表示領域の画素
群６の間に、さらに数画素配置した。

この新しく配置した画素群７の構造は、従来の技術と同
様なものなので、パターンマスクのみの変更で、従来通
りの製造工程・製造工程条件にて製造可能である。第１
図（ｂｌに本発明の実施例における基板の平面図を示す
、第１図（１））の８は！・Ｔ・０透明電極で画素電極
となる。９は非線形抵抗素子、１は行電極・２は対向す
る基板側の列電極である。入力端子部１ａから表示領域
の間に、表示領域で形成している画素と同一な画素を静
電気の印加電圧を抑えることが出来る数だけ形成しであ
る。

本発明の他の実施例として等価回路図を第３図に示す。

この実施例は前述した実施例と比べて、入力端子部１ａ
と表示効果を起こす表示領域の画素群の間に設けた画素
群の形状が異なる。図に示した通りに画素が表示領域に
形成されている画素の少なくとも１倍よりも大きく形成
されており、これに伴い非線形抵抗素子が、画素を大き
く形成した分だけ大きく出来る。この様に、静電気破壊
防止用に設けた画素の大きさをいろいろ変化させてモジ
ュール完成後、デイスプレィの見栄えに悪影響しない様
に画素数を減らす。

〔発明の効果〕

本発明では、非線形抵抗素子を用いたアクティブマトリ
クス液晶表示素子に、静電気破壊防止用に画素を形成し
、これにより製造工程中、実装中に発生する非線形抵抗
素子の静電気等による過剰電圧の破壊が防止できる。ま
た、静電気破壊防止用の画素形成は、パターンマスクの
みの変更で従来通りの製造工程・製造条件にて製造可能
であるため、製造工程が増加することが全くなく、製造
コストが高価にならず、また、製造歩留まりは低下しな
い。

来液晶表示素子の一画素分の断面図、第３図は本発明の
他の実施例の平面図、第４図は非線形抵抗素子の電流電
圧特性を示すグラフである。

１・・・行電極 ３・・・液晶 ６・・・表示領域 ２・・・列電極 ４・・・非線形抵抗素子 ７・・・非表示領域 以上

Claims (1)

1. 【特許請求の範囲】 一方の基板上に、画素電極と非線形抵抗素子とからなる
   画素をマトリクス状に行電極・あるいは列電極に形成し
   たものと、他方の基板上に列電極・あるいは行電極を形
   成した基板間に液晶を封止した液晶表示素子において、 少なくとも一方の画素形成側基板の入力端子で、画素と
   して使用する表示領域の外側に、画素からなる非表示領
   域を設けた事を特徴とする液晶表示素子。