JPH03153217A - TFT panel and its manufacturing method - Google Patents
TFT panel and its manufacturing methodInfo
- Publication number
- JPH03153217A JPH03153217A JP1291164A JP29116489A JPH03153217A JP H03153217 A JPH03153217 A JP H03153217A JP 1291164 A JP1291164 A JP 1291164A JP 29116489 A JP29116489 A JP 29116489A JP H03153217 A JPH03153217 A JP H03153217A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- insulating film
- forming
- gate
- oxide insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、TFTアクティブマトリックス型液晶表示素
子に用いられるTFTパネルおよびその製造方法に関す
るものである。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a TFT panel used in a TFT active matrix liquid crystal display element and a method for manufacturing the same.
TFTアクティブマトリックス型液晶表示素子に用いら
れるTFTパネルは、透明な基板上に、透明な両素電極
とこの両素電極を選択駆動する薄膜トランジスタ(T
P T)とを配列形成したもので、各薄膜トランジスタ
のゲート電極およびドレイン電極は両素電極の列間に配
線されたゲートラインおよびデータラインにつながって
おり、ソース電極は両素電極に接続されている。A TFT panel used in a TFT active matrix type liquid crystal display element consists of a transparent bipolar electrode and a thin film transistor (TFT) that selectively drives the bipolar electrode on a transparent substrate.
The gate and drain electrodes of each thin film transistor are connected to the gate line and data line wired between the rows of both elemental electrodes, and the source electrode is connected to both elemental electrodes. There is.
ところで、最近、上2 T P Tパネルとして、その
薄膜トランジスタの信頼性および液晶表示素子の表示品
質を向上させるため、上記薄膜トランジスタのゲート絶
縁層を二層構造としてゲート電極とソース、ドレイン電
極間の短絡の発生を確実に防止するとともに、両素電極
の下に絶縁膜を介して前記両素電極と対向する容量形成
用電極を設けてこの容量形成用電極と前記両素電極との
間に電荷蓄積容量を形成し、両素電極の非選択時(選択
駆動された両素電極が次に選択駆動されるまでの1フレ
一ム周期間)にも上記電荷蓄積容量から両素電極に表示
駆動電圧を印加しておけるようにしたものが提案されて
いる。By the way, recently, in order to improve the reliability of the thin film transistor and the display quality of the liquid crystal display element in the upper 2 TPT panel, the gate insulating layer of the thin film transistor has been made into a two-layer structure to prevent short circuits between the gate electrode and the source and drain electrodes. In addition to reliably preventing the occurrence of , a capacitance forming electrode is provided below the bipolar electrode and faces the bipolar electrode via an insulating film, and charge is accumulated between the capacitance forming electrode and the bipolar electrode. A display drive voltage is applied to the bipolar electrode from the charge storage capacitor even when the bipolar electrode is not selected (during one frame period until the selectively driven bipolar electrode is next selectively driven). A system has been proposed in which the voltage can be applied in advance.
第3図はこの種のTFTパネルとして従来考えられてい
るものを示したもので、図中1はガラスからなる透明基
板、2はこの基板1上に形成された薄膜トランジスタで
ある。この薄膜トランジスタ2は逆スタガー型のもので
、基板1上に形成されたゲート電極3aと、このゲート
電極3aの上に基板1のほぼ全面にわたって形成された
窒化シリコン(SI N)等からなるゲート絶縁膜4と
、このゲート絶縁膜4の上に前記ゲート電極3aと対向
させて形成したi型アモルファスシリコン(i−a−S
l)からなるi型半導体層5と、このi型半導体層5の
両側部の上にn型アモルファスシリコン(n”−a−3
t)からなるn型半導体層6を介して積層形成されたソ
ース電極7およびドレイン電極8とからなっている。ま
た、この薄膜トランジスタ2のゲート電極3aは、基板
1上にゲート電極3aの厚さより厚く形成したタンタル
(Ta )等の金属膜3で形成されており、この金属膜
3の下層部分は上記ゲート電極3aとされ、またこの金
属膜3のゲート電極38部分を除く上層部分は、この部
分を陽極酸化させて形成した金属酸化物(金属膜3がT
aである場合は酸化タンタル;Ta0x)からなる酸化
絶縁層3bとされている。なお、上記ゲート電極3aが
つながるゲートライン(図示せず)は、前記金属膜によ
りゲート電極3aと一体に形成されており、したがって
このゲートラインの上にも上記酸化絶縁層3bが形成さ
れている。FIG. 3 shows what has been conventionally considered as this type of TFT panel. In the figure, 1 is a transparent substrate made of glass, and 2 is a thin film transistor formed on this substrate 1. This thin film transistor 2 is of an inverted stagger type, and includes a gate electrode 3a formed on a substrate 1, and a gate insulator made of silicon nitride (SI N) or the like formed on the gate electrode 3a over almost the entire surface of the substrate 1. film 4 and i-type amorphous silicon (ia-S) formed on the gate insulating film 4 to face the gate electrode 3a.
n-type amorphous silicon (n''-a-3
The source electrode 7 and the drain electrode 8 are laminated with an n-type semiconductor layer 6 interposed therebetween. The gate electrode 3a of the thin film transistor 2 is formed of a metal film 3 made of tantalum (Ta) or the like, which is formed on the substrate 1 to be thicker than the gate electrode 3a. 3a, and the upper layer part of this metal film 3 except for the gate electrode 38 part is made of a metal oxide (the metal film 3 is formed by anodic oxidation of this part).
In the case of a, the oxide insulating layer 3b is made of tantalum oxide (Ta0x). Note that the gate line (not shown) to which the gate electrode 3a is connected is formed integrally with the gate electrode 3a by the metal film, and therefore the oxide insulating layer 3b is also formed on this gate line. .
一方、9は前記基板1上の両素電極形成領域に形成され
たITO等の透明導電膜からなる容量形成用電極であり
、この容量形成用電極9は前記薄膜トランジスタ2のゲ
ート絶縁膜4で覆われており、両素電極10は前記ゲー
ト絶縁膜4の上に容量形成用電極9と対向させて形成さ
れている。この両素電極10はITO等の透明導電膜か
らなっており、前記薄膜トランジスタ2のソース電極7
は、その端部を両素電極10の端部上に重ねて形成する
ことによって上記両素電極10と接続されている。On the other hand, reference numeral 9 denotes a capacitance forming electrode made of a transparent conductive film such as ITO, which is formed in the bipolar electrode forming region on the substrate 1, and this capacitance forming electrode 9 is covered with the gate insulating film 4 of the thin film transistor 2. The bipolar electrode 10 is formed on the gate insulating film 4 so as to face the capacitance forming electrode 9. This double electrode 10 is made of a transparent conductive film such as ITO, and is made of the source electrode 7 of the thin film transistor 2.
is connected to the bipolar electrode 10 by forming its end over the edge of the bipolar electrode 10.
すなわち、このTFTパネルは、薄膜トランジスタ2の
ゲート電極3aとi型半導体層5との間のゲート絶縁層
を、ゲート電極3aを形成する金属膜3の上層部分を酸
化させた酸化絶縁層3bとゲート絶縁膜4とからなる二
層構造とするとともに、両素電極10の下に前記ゲート
絶縁膜4を介して両素電極10と対向する容量形成用電
極9を設けて、この容量形成用電極9と両素電極10と
の間に、電荷蓄積容量Cを形成したものである。That is, in this TFT panel, the gate insulating layer between the gate electrode 3a of the thin film transistor 2 and the i-type semiconductor layer 5 is combined with the oxide insulating layer 3b obtained by oxidizing the upper layer portion of the metal film 3 forming the gate electrode 3a. It has a two-layer structure consisting of an insulating film 4, and a capacitance forming electrode 9 is provided below the bipolar electrode 10 and facing the bipolar electrode 10 with the gate insulating film 4 interposed therebetween. A charge storage capacitor C is formed between the electrode 10 and the electrode 10.
このように、上記薄膜トランジスタ2のゲート絶縁層を
上記酸化絶縁層3bとゲート絶縁膜4とからなる二層構
造とすれば、前記ゲート絶縁膜4にピンホール等の欠陥
があっても、ゲート電極3aとi型土導体層5との間を
上記酸化絶縁層3bによって確実に絶縁することができ
、したがってゲート電極3aとソース、ドレイン電極7
゜8とがi型土導体層5およびn型土導体層6を介して
短絡することはないから、薄膜トランジスタ2の信頼性
を向上させることができる。また、上記のように、両素
電極10の下に容量形成用電極りを設けて、この容量形
成用電極9と両素電極10との間に電荷蓄積容RCを形
成しておけば、薄膜トランジスタ2をオンさせて両素電
極10を選択駆動したときに、電荷蓄積容量Cに電荷が
充電され、両素電極10が非選択状態となった後も上記
電荷蓄積容量Cから両素電極10に表示駆動電圧が印加
されるから、両素電極の非選択時、つまり選択駆動され
た画素電極10が次に選択駆動されるまでの1フレ一ム
周期間にも液晶を電界印加状態に保持して、液晶表示素
子の表示品質を向上させることができる。In this way, if the gate insulating layer of the thin film transistor 2 has a two-layer structure consisting of the oxide insulating layer 3b and the gate insulating film 4, even if the gate insulating film 4 has defects such as pinholes, the gate electrode 3a and the i-type soil conductor layer 5 can be reliably insulated by the oxide insulating layer 3b, so that the gate electrode 3a and the source and drain electrodes 7 can be reliably insulated.
8 will not be short-circuited through the i-type soil conductor layer 5 and the n-type soil conductor layer 6, so the reliability of the thin film transistor 2 can be improved. Further, as described above, if a capacitance forming electrode is provided under the bipolar electrode 10 and a charge storage capacitor RC is formed between the capacitance forming electrode 9 and the bipolar electrode 10, the thin film transistor 2 is turned on to selectively drive the bipolar electrode 10, charge is charged in the charge storage capacitor C, and even after the bipolar electrode 10 is in the non-selected state, the charge storage capacitor C is transferred to the bipolar electrode 10. Since the display driving voltage is applied, the liquid crystal is maintained in the electric field applied state even when both element electrodes are not selected, that is, during one frame period until the selectively driven pixel electrode 10 is selectively driven next. Therefore, the display quality of the liquid crystal display element can be improved.
しかしながら、上記従来のTFTパネルでは、上記電荷
蓄積容量Cが、容量形成用電極9と両素電極10とを薄
膜トランジスタ2のゲート絶縁膜4だけをはさんで対向
させた構造となっているため、両素電極10と容量形成
用電極9との間に短絡が生じて、電荷蓄積容量Cがその
機能を失ってしまうという問題をもっていた。However, in the conventional TFT panel, the charge storage capacitor C has a structure in which the capacitor forming electrode 9 and the bipolar electrode 10 are opposed to each other with only the gate insulating film 4 of the thin film transistor 2 interposed therebetween. There is a problem in that a short circuit occurs between the bipolar electrode 10 and the capacitor forming electrode 9, and the charge storage capacitor C loses its function.
これは、窒化シリコン等からなる上記ゲート絶縁膜4は
プラズマCVD法によって堆積形成されており、プラズ
マCVD法によって堆積された膜にはピンホール等の欠
陥があるため、この欠陥部分において両素電極10と容
量形成用電極9とが短絡してしまうためである。なお、
上記欠陥は、基板1のほぼ全面にわたって堆積形成され
たゲー絶縁膜4中に点在しているが、容量形成用電極9
と両素電極10とは基板1のほぼ全域に多数個縦横に配
列形成されるため、両素電極10と容量形成用電極9と
の短絡により電荷蓄積機能を失う電荷蓄積容jICは、
1つのTFTパネル中に一定の確率で必ず発生する。This is because the gate insulating film 4 made of silicon nitride or the like is deposited by the plasma CVD method, and the film deposited by the plasma CVD method has defects such as pinholes. This is because the capacitance forming electrode 10 and the capacitor forming electrode 9 will be short-circuited. In addition,
The defects described above are scattered in the Ga insulating film 4 deposited over almost the entire surface of the substrate 1, but
Since a large number of amorphous electrodes 10 are arranged vertically and horizontally over almost the entire area of the substrate 1, a charge storage capacitor jIC which loses its charge storage function due to a short circuit between the amorphous electrode 10 and the capacitor forming electrode 9 is
This always occurs with a certain probability in one TFT panel.
そして、このように電荷蓄積容量Cがその機能を失うと
、この電荷蓄積容量Cに対応する両素電極10は非選択
状態になると同時に電圧の印加を絶たれてしまい、逆に
、液晶層に蓄積された?!!荷が両素電極10から容量
形成用電極9へと逃げてしまうから、この部分の液晶を
電界印加状態に保持しておくことができなくなって、液
晶表示素子の表示画像中に点欠陥ができてしまう。When the charge storage capacitor C loses its function in this way, the bipolar electrode 10 corresponding to the charge storage capacitor C becomes unselected and at the same time the voltage application is cut off, and conversely, the liquid crystal layer Accumulated? ! ! Since the charge escapes from the bipolar electrode 10 to the capacitance forming electrode 9, it becomes impossible to maintain the liquid crystal in this area with an electric field applied, and point defects occur in the displayed image of the liquid crystal display element. It ends up.
本発明は上記のような実情にかんがみてなされたもので
あって、その目的とするとろこは、薄膜トランジスタの
ゲート絶縁層を二層構造としてゲート電極とソース、ド
レイン電極との間の短絡を確実に防止するだけでなく、
電荷蓄積容量も両素電極と容量形成用電極との間に短絡
を発生することがない(J軸性の高いものとし、しかも
従来のTFTパネルを製造するのと変わらない製造工程
で容易に製造することができるTFTパネルと提供する
とともに、あわせてその製造方法を提供することにある
。The present invention has been made in view of the above-mentioned circumstances, and its purpose is to ensure a short circuit between the gate electrode and the source and drain electrodes by forming the gate insulating layer of a thin film transistor into a two-layer structure. In addition to preventing
The charge storage capacitor also does not cause short circuits between the bipolar electrode and the capacitor forming electrode (it has high J-axis properties, and can be easily manufactured using the same manufacturing process as conventional TFT panels). It is an object of the present invention to provide a TFT panel that can be used as a TFT panel, and also to provide a method for manufacturing the same.
本発明のTFTパネルは、薄膜トランジスタを、基板上
に形成した金属膜の下層部分からなるゲート電極と、前
記金属膜の上層部分を酸化させた酸化絶縁層およびこの
酸化絶縁層の上に形成したゲート絶縁膜とからなる二層
構造のゲート絶縁層と、前記ゲート絶縁膜の上に形成し
た半導体層およびソース、ドレイン電極とで構成すると
ともに、前記基板上の両素電極形成領域に容量形成用電
極を形成し、この容量形成用電極の上に、前記薄膜トラ
ンジスタのゲート電極および酸化絶縁層となる前記金属
膜と同じ金属からなる金属膜をその全厚にわたって酸化
させた酸化絶縁膜を形成するとともに、この酸化絶縁膜
の上に前記薄膜トランジスタのゲート絶縁膜を積層して
、このゲート絶縁膜の上に、前記容量形成用電極と対向
する両素電極を形成したことを特徴とするものである。The TFT panel of the present invention includes a thin film transistor including a gate electrode made of a lower part of a metal film formed on a substrate, an oxide insulating layer formed by oxidizing the upper part of the metal film, and a gate formed on the oxide insulating layer. The gate insulating layer has a two-layer structure consisting of an insulating film, a semiconductor layer and source and drain electrodes formed on the gate insulating film, and a capacitance forming electrode is provided in the double electrode forming area on the substrate. and forming an oxide insulating film on the capacitance forming electrode by oxidizing a metal film made of the same metal as the metal film that will become the gate electrode and oxide insulating layer of the thin film transistor over its entire thickness; A gate insulating film of the thin film transistor is laminated on this oxide insulating film, and a double electrode facing the capacitance forming electrode is formed on this gate insulating film.
また、本発明のTFTパネルの製造方法は、基板上の両
素電極形成領域に容量形成用電極を形成した後、前記基
板上の薄膜トランジスタ形成鎖酸と前記両素電極形成領
域とに同じ金属からなる金属膜を同時に形成する工程と
、
前記薄膜トランジスタ形成領域に形成した前記金属膜の
上層部分を陽極酸化してこの金属膜の下層部分からなる
ゲート電極と前記金属膜の上層部分からなる酸化絶縁層
とを形成するとともに、前記両素電極形成領域に形成し
た前記金属膜をその全厚にわたって陽極酸化して酸化絶
縁膜を形成する工程と、
前記薄膜トランジスタ形成領域の酸化絶縁層と前記両素
電極形成領域の酸化絶縁膜の上にゲート絶縁膜を堆積さ
せる工程と、
前記ゲート絶縁膜の上に、前記容量形成用電極と対向す
る両素電極と、薄膜トランジスタの半導体層およびソー
ス、ドレイン電極とを形成する工程と、
からなることを特徴とするものである。Further, in the method for manufacturing a TFT panel of the present invention, after forming a capacitance forming electrode in a bipolar electrode formation region on a substrate, a thin film transistor forming chain acid on the substrate and the bipolar electrode formation region are made of the same metal. a step of simultaneously forming a metal film formed in the thin film transistor formation region, and anodizing an upper layer portion of the metal film formed in the thin film transistor formation region to form a gate electrode consisting of a lower layer portion of the metal film and an oxide insulating layer consisting of an upper layer portion of the metal film. and forming an oxide insulating film by anodizing the metal film formed in the bipolar electrode formation region over its entire thickness; and forming an oxide insulating layer in the thin film transistor formation region and the bipolar electrode formation a step of depositing a gate insulating film on the oxide insulating film in the region; and forming on the gate insulating film a double electrode facing the capacitance forming electrode, and a semiconductor layer and source and drain electrodes of a thin film transistor. It is characterized by the following steps:
すなわち、本発明のTFTパネルは、薄膜トランジスタ
のゲート電極と半導体層との間のゲート絶縁層を、上記
ゲート電極を形成する金属膜の上層部分を酸化させた酸
化絶縁層とその上に形成したゲート絶縁膜とからなる二
層構造とするとともに、電荷蓄積容量も、容量形成用電
極と両素電極との間に、酸化絶縁膜とその上に桔層した
ゲート絶縁膜とからなる二層構造の絶縁層を介在させた
構造として、前記ゲート絶縁膜にピンホール等の欠陥が
あっても、前記ゲート電極と半導体層との間、および前
記容量形成用電極と両素電極との間を、上記酸化絶縁層
および前記酸化絶縁膜によって確実に絶縁できるように
したものである。したがって、本発明のTFTパネルに
よれば、薄膜トランジスタのゲート電極とソース、ドレ
イン電極とが半導体層を介して短絡するのを確実に防止
してその信頼性を向上させるだけでなく、前記Th (
:を蓄積容量も、両素電極と容量形成用電極との間に短
絡を発生することがない信頼性の高いものとすることが
できる。しかも、本発明では、前記容量形成用電極の上
に形成する酸化絶縁膜を、薄膜トランジスタのゲート電
極および酸化絶縁層となる金属膜と同じ金属からなる金
属膜をその全厚にわたって酸化させたものとしているか
ら、この酸化絶縁膜となる金属膜を、前記ゲート電極お
よび酸化絶縁層となる金属膜と同時に形成することがで
き、したがって、本発明のTFTパネルは、従来のTF
Tパネルを製造するのと変わらない製造工程で容易に製
造することができる。That is, in the TFT panel of the present invention, the gate insulating layer between the gate electrode of the thin film transistor and the semiconductor layer is formed by forming an oxide insulating layer in which the upper layer of the metal film forming the gate electrode is oxidized, and a gate formed thereon. In addition to the two-layer structure consisting of an insulating film, the charge storage capacity also has a two-layer structure consisting of an oxide insulating film and a gate insulating film layered on top of the oxide insulating film between the capacitor forming electrode and the bipolar electrode. As a structure in which an insulating layer is interposed, even if there is a defect such as a pinhole in the gate insulating film, the above-mentioned The oxide insulating layer and the oxide insulating film ensure reliable insulation. Therefore, the TFT panel of the present invention not only reliably prevents the gate electrode, source, and drain electrodes of the thin film transistor from being short-circuited through the semiconductor layer, thereby improving its reliability, but also improves the reliability of the thin film transistor by
: The storage capacitor can also be made highly reliable without causing a short circuit between the bipolar electrode and the capacitor forming electrode. Moreover, in the present invention, the oxide insulating film formed on the capacitance forming electrode is formed by oxidizing a metal film made of the same metal as the gate electrode and the oxide insulating layer of the thin film transistor over its entire thickness. Therefore, the metal film that will become the oxide insulating film can be formed simultaneously with the metal film that will become the gate electrode and the oxide insulating layer.
It can be easily manufactured using the same manufacturing process as manufacturing T panels.
また、本発明のTFTパネルの製造方法によれば、基板
上の薄膜トランジスタ形成領域と両素電極形成領域とに
同じ金属からなる金属膜を同時に形成し、前記薄膜トラ
ンジスタ形成領域に形成した前記金属膜の上層部分を陽
極酸化してこの金属膜の下層部分からなるゲート電極と
前記金属膜の上層部分からなる酸化絶縁層とを形成する
とともに、両素電極形成領域に形成した金属膜をその全
厚にわたって陽極酸化して酸化絶縁膜を形成しているか
ら、薄膜トランジスタのゲート電極および酸化絶縁層を
形成する工程を利用して電荷蓄積容量の酸化絶縁膜を形
成することができ、したがって上記TFTパネルを容易
に製造することができる。Further, according to the method for manufacturing a TFT panel of the present invention, a metal film made of the same metal is simultaneously formed in a thin film transistor formation region and a bipolar electrode formation region on a substrate, and the metal film formed in the thin film transistor formation region is The upper layer portion is anodized to form a gate electrode consisting of the lower layer portion of this metal film and an oxide insulating layer consisting of the upper layer portion of the metal film, and the metal film formed in the bipolar electrode forming region is covered over its entire thickness. Since the oxide insulating film is formed by anodic oxidation, the oxide insulating film of the charge storage capacity can be formed using the process of forming the gate electrode and oxide insulating layer of the thin film transistor, and therefore the above TFT panel can be easily manufactured. can be manufactured.
以下、本発明の一実施例を第1図および第2図を参照し
て説明する。An embodiment of the present invention will be described below with reference to FIGS. 1 and 2.
第1図は本実施例のTFTパネルの一部分の断面を示し
たもので、図中11はガラスからなる透明基板、12は
この基板11上に形成された薄膜トランジスタである。FIG. 1 shows a cross section of a part of the TFT panel of this embodiment. In the figure, 11 is a transparent substrate made of glass, and 12 is a thin film transistor formed on this substrate 11. In FIG.
この薄膜トランジスタ12は逆スタガー型のもので、基
板11上に形成されたゲート電極13aと、このゲート
電極13aの上に基板11のほぼ全面にわたって形成さ
れた窒化シリコン(Si N)等からなるゲート絶縁膜
14と、このゲート絶縁膜14の上に前記ゲート電極1
3aと対向させて形成したi型アモルファスシリコン(
i−a−31)からなるi型半導体層15と、このi型
半導体層15の両側部の上にn型アモルファスシリコン
(n”−a−3t)からなるn型半導体層16を介して
積層形成されたソース電極17およびドレイン電極18
とからなっている。また、この薄膜トランジスタ12の
ゲート電極13aは、基板11上にゲート電極13aの
厚さより十分厚く形成した金属膜13で形成されており
、この金属膜13の上層部分は上記ゲート電極13aと
され、またこの金属膜13のゲート電極13a部分を除
く上層部分は、この部分を陽極酸化させて形成した金属
酸化物からなる酸化絶縁層13bとされている。なお、
この実施例では、上記金属膜13をタンタル(Ta )
で形成しており、したがって上記酸化絶縁層13bの金
属酸化物は酸化タンタル(Ta Ox )である。This thin film transistor 12 is of an inverted stagger type, and includes a gate electrode 13a formed on a substrate 11, and a gate insulator made of silicon nitride (SiN) or the like formed on the gate electrode 13a over almost the entire surface of the substrate 11. film 14 and the gate electrode 1 on this gate insulating film 14.
I-type amorphous silicon (
An i-type semiconductor layer 15 made of i-a-31) and an n-type semiconductor layer 16 made of n-type amorphous silicon (n''-a-3t) are stacked on both sides of this i-type semiconductor layer 15. The formed source electrode 17 and drain electrode 18
It consists of Further, the gate electrode 13a of this thin film transistor 12 is formed of a metal film 13 formed on the substrate 11 to be sufficiently thicker than the thickness of the gate electrode 13a, and the upper layer portion of this metal film 13 serves as the gate electrode 13a, and The upper layer portion of the metal film 13 excluding the gate electrode 13a portion is an oxide insulating layer 13b made of a metal oxide formed by anodic oxidation of this portion. In addition,
In this embodiment, the metal film 13 is made of tantalum (Ta).
Therefore, the metal oxide of the oxide insulating layer 13b is tantalum oxide (TaOx).
また、上記ゲート電極13aがつながるゲートライン(
図示せず)は、前記金属膜によりゲート電極13aと一
体に形成されており、したがってこのゲートラインの上
にも上記酸化絶縁層13bが形成されている。In addition, a gate line (
(not shown) is formed integrally with the gate electrode 13a using the metal film, and therefore the oxide insulating layer 13b is also formed on this gate line.
一方、19は基板11上の両素電極形成領域に形成され
たITO等の透明導電膜からなる容量形成用電極、21
bはこの容量形成用電極19の上に形成された酸化絶縁
WA21bであり、前記薄膜トランジスタ12のゲート
絶縁膜14は上記酸化絶縁膜21bの上に積層されてい
る。上記酸化絶縁膜21bは、前記薄膜トランジスタ1
2のゲート電極13aおよび酸化絶縁層13bとなる金
属膜13と同じ金属(Ta )からなる金属膜21をそ
の全厚にわたって陽極酸化させたもので、この酸化絶縁
膜21bも酸化タンタル(Ta Ox )からなってい
る。なお、この酸化絶縁膜21bと前記ゲート絶縁膜1
4はいずれも透明膜である。また、20はITO等の透
明導電膜からなる両素電極であり、この両素電極20は
、前記ゲート絶縁膜14上に上記容量形成用電極19と
対向させて形成されている。なお、この両素電極20は
、その端部の上に前記薄膜トランジスタ12のソース電
極17の端部を重ねて形成することによって上記ソース
電極17と接続されている。On the other hand, reference numeral 19 denotes a capacitance forming electrode made of a transparent conductive film such as ITO formed in the bipolar electrode forming area on the substrate 11;
b is an oxide insulating film WA21b formed on the capacitor forming electrode 19, and the gate insulating film 14 of the thin film transistor 12 is laminated on the oxide insulating film 21b. The oxide insulating film 21b is the thin film transistor 1.
The metal film 21 made of the same metal (Ta) as the metal film 13 which becomes the gate electrode 13a and the oxide insulating layer 13b of No. 2 is anodized over its entire thickness, and this oxide insulating film 21b is also made of tantalum oxide (TaOx). It consists of Note that this oxide insulating film 21b and the gate insulating film 1
4 are all transparent films. Reference numeral 20 denotes a bipolar electrode made of a transparent conductive film such as ITO, and the bipolar electrode 20 is formed on the gate insulating film 14 to face the capacitance forming electrode 19. Note that this double electrode 20 is connected to the source electrode 17 by overlapping the end of the source electrode 17 of the thin film transistor 12 on the end thereof.
そして、上記両素電極20と前記容量形成用電極19と
を前記酸化絶縁膜21bおよびゲート絶縁膜14をはさ
んで対向させた部分は、両素電極20の非選択時に両素
電極20に表示駆動電圧を印加する電荷蓄積容量C3と
なっている。The portion where the bipolar electrode 20 and the capacitance forming electrode 19 are opposed to each other with the oxide insulating film 21b and the gate insulating film 14 in between is displayed on the bipolar electrode 20 when the bipolar electrode 20 is not selected. It serves as a charge storage capacitor C3 to which a driving voltage is applied.
第2図は上記TFTパネルの製造方法を工程順に示した
もので、このTFTパネルは次のようにして製造する。FIG. 2 shows the method for manufacturing the TFT panel in the order of steps, and the TFT panel is manufactured as follows.
まず、第2図(a)に示すように、基板11上の両素電
極形成領域に透明導電膜の膜付けおよびそのパターニン
グにより容量形成用電極19を形成した後、この基板1
1上にスパッタリング法等によりタンタル(Ta )を
約4000人の厚さに堆積させ、この堆積膜をバターニ
ングして、基板11上の薄膜トランジスタ形成領域と両
素電極形成領域とに、同じ金属(Ta )からなる金属
膜13゜21を同時に形成する。なお、この場合、薄膜
トランジスタ形成領域に形成する金属膜13は、ゲート
電極13aの面積より若干大きく形成する。First, as shown in FIG. 2(a), a capacitance forming electrode 19 is formed by depositing a transparent conductive film on the bipolar electrode forming area on the substrate 11 and patterning it.
Tantalum (Ta) is deposited on the substrate 11 to a thickness of approximately 4000 nm by sputtering or the like, and this deposited film is patterned to deposit the same metal ( At the same time, a metal film 13.21 made of Ta) is formed. In this case, the metal film 13 formed in the thin film transistor forming region is formed to have a slightly larger area than the gate electrode 13a.
次に、第2図(b)に示すように、薄膜トランジスタ形
成領域に形成した金属N113の上層部分を約3000
人の深さまで陽極酸化し、この金属膜13の下層部分か
らなるゲート電極13a(厚さ約1000人)と、前記
金属膜13の上層部分からなる酸化絶縁層(Ta oX
層)13b (厚さ約3000人)とを形成するととも
に、両素電極形成領域に形成した金属膜21をその全厚
にわたって陽極酸化して、この金属膜21を酸化絶縁膜
(Ta oX膜)21bとする。なお、この金属膜13
.21の陽極酸化は、別工程で行なっても、同時に行な
ってもよく、両方の金属膜13.21を同時に陽極酸化
する場合は、薄膜トランジスタ形成領域の金属膜13に
印加する電圧を両素電極形成領域の金属膜21に印加す
る電圧よりも低く設定して、薄膜トランジスタ形成領域
の金属膜13の酸化の進行を遅くしてやればよい。また
、上記金属膜13.21の酸化は、その上面側からだけ
でなく周側面側からも進行するため、金属膜13のゲー
ト電極13aとなる下層部分の周囲も酸化されて絶縁膜
となるが、この金属膜13を上記のようにゲート電極1
3aの面積より若干大きく形成しておけば、ゲート電極
13aとして残る部分の面積を十分確保することができ
る。Next, as shown in FIG. 2(b), the upper layer of the metal N113 formed in the thin film transistor forming region is
The gate electrode 13a (approximately 1000 mm thick) is formed by anodizing the lower layer of the metal film 13, and the oxide insulating layer (TaOX) is formed by the upper layer of the metal film 13.
At the same time, the metal film 21 formed in the bipolar electrode formation region is anodized over its entire thickness, and this metal film 21 is formed into an oxide insulating film (TaOX film). 21b. Note that this metal film 13
.. The anodic oxidation of 21 may be performed in a separate process or at the same time. When both metal films 13.21 are anodized at the same time, the voltage applied to the metal film 13 in the thin film transistor forming region is applied to both electrodes. The voltage may be set lower than the voltage applied to the metal film 21 in the region to slow down the progress of oxidation of the metal film 13 in the thin film transistor forming region. Furthermore, since the oxidation of the metal film 13.21 proceeds not only from the upper surface side but also from the peripheral side, the periphery of the lower layer portion of the metal film 13 that will become the gate electrode 13a is also oxidized and becomes an insulating film. , this metal film 13 is connected to the gate electrode 1 as described above.
By forming the gate electrode 3a to be slightly larger in area, a sufficient area can be secured for the portion remaining as the gate electrode 13a.
この後は、第2図(c)に示すように、薄膜トランジス
タ形成領域の酸化絶縁層13bと画1g電極形成領域の
酸化絶縁膜21bの上に基板11のほぼ全面にわたって
窒化シリコン(Si N)等からなるゲート絶縁膜14
をプラズマCVD法により堆積させ、この後、薄膜トラ
ンジスタ形成領域のゲート絶縁膜14の上に、薄膜トラ
ンジスタ12のn型半導体層15とn型半導体層16と
を形成する。なお、このn型半導体層15とn型半導体
層16は、上記ゲート絶縁膜14の土にi型アモルファ
スシリコン(i−a−Si)と口型アモルファスシリコ
ン(n’−a−5t)とを連続して堆積させ、この堆積
膜をトランジスタ素子形状にバタ・−ニングするととも
に、n型半導体層15の中央部(チャンネル領域)の上
のn型半導体層16をエツチング除去して形成する。After this, as shown in FIG. 2(c), silicon nitride (SiN) or the like is applied over almost the entire surface of the substrate 11 on the oxide insulating layer 13b in the thin film transistor formation region and the oxide insulating film 21b in the electrode formation region of the image 1g. A gate insulating film 14 consisting of
is deposited by a plasma CVD method, and then an n-type semiconductor layer 15 and an n-type semiconductor layer 16 of the thin film transistor 12 are formed on the gate insulating film 14 in the thin film transistor formation region. Note that the n-type semiconductor layer 15 and the n-type semiconductor layer 16 are formed by adding i-type amorphous silicon (ia-a-Si) and mouth-type amorphous silicon (n'-a-5t) to the soil of the gate insulating film 14. The deposited film is successively deposited, and the deposited film is buttered into the shape of a transistor element, and the n-type semiconductor layer 16 above the central portion (channel region) of the n-type semiconductor layer 15 is removed by etching.
次に、第2図(d)に示すように、両素電極形成領域の
ゲート絶縁膜14の上に、前記容量形成用電極19と対
向させて両素電極20を形成し、電荷蓄積容量C5を構
成する。この両素電極20は、ゲート絶縁[14の上に
ITO等の透明導電膜を膜付けし、この透明導電膜をパ
ターニングして形成する。Next, as shown in FIG. 2(d), a bipolar electrode 20 is formed on the gate insulating film 14 in the bipolar electrode formation region so as to face the capacitance forming electrode 19, and a charge storage capacitor C5 Configure. This double electrode 20 is formed by depositing a transparent conductive film such as ITO on the gate insulator [14] and patterning this transparent conductive film.
この後は、その上にクロム(Cr )等の金属膜を堆積
させ、この金属膜をバターニングして第2図(C)に示
すように前記n型半導体層15の上に薄膜トランジスタ
12のソース、ドレイン電極17.18を形成し、TF
Tパネルを完成する。Thereafter, a metal film such as chromium (Cr) is deposited thereon, and this metal film is patterned to form the source of the thin film transistor 12 on the n-type semiconductor layer 15 as shown in FIG. 2(C). , forming drain electrodes 17 and 18, and forming TF
Complete the T panel.
なお、上記製造工程では、ゲート絶縁11414の上に
1型半導体層15とn型半導体層16とを形成した後に
両素電極20を形成し、この後ソース。Note that in the above manufacturing process, after the 1-type semiconductor layer 15 and the n-type semiconductor layer 16 are formed on the gate insulator 11414, the double electrode 20 is formed, and then the source electrode 20 is formed.
ドレイン電極17.18を形成しているが、上記両素電
極20は、n型半導体層15とn型半導体層16および
ソース、ドレイン電極17.18を形成した後に形成し
てもよく、その場合は、両素電極20の端部をソース電
極17の上に重ねて形成して、この両素電極20とソー
ス電極17とを接続すればよい。Although the drain electrodes 17 and 18 are formed, the bipolar electrodes 20 may be formed after the n-type semiconductor layer 15, the n-type semiconductor layer 16, and the source and drain electrodes 17 and 18 are formed. In this case, the end portion of the bipolar electrode 20 may be formed to overlap the source electrode 17, and the bipolar electrode 20 and the source electrode 17 may be connected.
しかして、上記実施例のTFTパネルでは、薄膜トラン
ジスタ12のゲート電極13aとn型半導体層15との
間のゲート絶縁層を、上記ゲート電極13aを形成する
金属膜13の上層部分を酸化させた酸化絶縁層13bと
その上に形成したゲート絶縁膜14とからなる二層構造
とするとともに、電荷蓄積容量C8も、容量形成用電極
19と両素電極20との間に、酸化絶縁膜21bとその
上に積層したゲート絶縁膜14とからなる二層構造の絶
縁層を介在させた構造としているから、プラズマCVD
法により堆積形成されるゲート絶縁膜14にピンホール
等の欠陥があっても、ゲート電極13aとn型半導体層
15との間、および前記容量形成用電極19と両素電極
20との間を、酸化絶縁層13bおよび酸化絶縁膜21
bによって確実に絶縁することができる。したがって、
このTFTパネルによれば、薄膜トランジスタ12のゲ
ート電極13aとソース、ドレイン電極17゜18とが
n型半導体層15を介して短絡するのを確実に防止して
その信頼性を向上させるだけでなく、前記電荷蓄積容量
C3も、両素電極20と容量形成用電極19との間に短
絡を発生することがない(j顕性の高いものとすること
ができる。Therefore, in the TFT panel of the above embodiment, the gate insulating layer between the gate electrode 13a of the thin film transistor 12 and the n-type semiconductor layer 15 is oxidized by oxidizing the upper layer portion of the metal film 13 forming the gate electrode 13a. It has a two-layer structure consisting of an insulating layer 13b and a gate insulating film 14 formed thereon, and the charge storage capacitor C8 also has an oxide insulating film 21b and its Since it has a structure with a two-layer insulating layer consisting of the gate insulating film 14 laminated on top, plasma CVD is not possible.
Even if there is a defect such as a pinhole in the gate insulating film 14 deposited by the method, the gap between the gate electrode 13a and the n-type semiconductor layer 15 and between the capacitance forming electrode 19 and the dielectric electrode 20 will be maintained. , oxide insulating layer 13b and oxide insulating film 21
b ensures reliable insulation. therefore,
This TFT panel not only reliably prevents the gate electrode 13a of the thin film transistor 12 from being short-circuited to the source and drain electrodes 17 and 18 via the n-type semiconductor layer 15, but also improves its reliability. The charge storage capacitor C3 also does not cause a short circuit between the bipolar electrode 20 and the capacitor forming electrode 19 (j can be made to be highly obvious).
しかも、上記TFTパネルでは、前記容量形成用電極1
9の上に形成する酸化絶縁1fi21bを、薄膜トラン
ジスタ12のゲート電極13aおよび酸化絶縁層13b
となる金属膜13と同じ金属からなる金属膜21をその
全厚にわたって酸化させたものとしているから、この酸
化絶縁膜21bとなる金属1121を、前記ゲート電極
13aおよび酸化絶縁層13bとなる金属膜13と同時
に形成することができ、したがって、このTFTパネル
は、従来のTFTパネルを製造するのと変わらない製造
工程で容易に製造することができる。Moreover, in the TFT panel, the capacitance forming electrode 1
The oxide insulating layer 1fi21b formed on the gate electrode 13a of the thin film transistor 12 and the oxide insulating layer 13b formed on the thin film transistor 12
Since the metal film 21 made of the same metal as the metal film 13 is oxidized over its entire thickness, the metal 1121 that will become the oxide insulating film 21b is replaced by the metal film 1121 that will become the gate electrode 13a and the oxide insulating layer 13b. 13, and therefore, this TFT panel can be easily manufactured using a manufacturing process that is no different from manufacturing conventional TFT panels.
また、上記TFTパネルの製造方法によれば、基板11
上の薄膜トランジスタ形成領域と両素電極形成領域とに
同じ金属からなる金属膜13゜21を同時に形成し、薄
膜トランジスタ形成領域に形成した金属膜13の上層部
分を陽極酸化してこの金属膜13の下層部分からなるゲ
ート電極13aと前記金属膜13の上層部分からなる酸
化絶縁層13bとを形成するとともに、両素電極形成領
域に形成した金属膜21をその全厚にわたって陽極酸化
して酸化絶縁膜21bを形成しているから、薄膜トラン
ジスタ12のゲート電極13aおよび酸化絶縁層13b
を形成する工程を利用して電荷蓄積容ffi Csの酸
化絶縁M21bを形成することができ、したがって上記
TFTパネルを容易に製造することができる。Further, according to the above TFT panel manufacturing method, the substrate 11
A metal film 13.21 made of the same metal is simultaneously formed in the upper thin film transistor formation region and the bipolar electrode formation region, and the upper layer portion of the metal film 13 formed in the thin film transistor formation region is anodized to remove the lower layer of this metal film 13. A gate electrode 13a consisting of a portion of the metal film 13 and an oxide insulating layer 13b consisting of an upper layer portion of the metal film 13 are formed, and the metal film 21 formed in both electrode formation regions is anodized over its entire thickness to form an oxide insulating film 21b. Therefore, the gate electrode 13a and the oxide insulating layer 13b of the thin film transistor 12
The oxide insulation M21b of the charge storage capacitor ffiCs can be formed using the process of forming the TFT panel, and therefore the TFT panel described above can be easily manufactured.
なお、上記実施例では両素電極2Uを選択駆動する薄膜
トランジスタ12を逆スタガー型のものとしたが、この
薄膜トランジスタは逆スタガ−型でもよく、その場合は
、TFTパネルの製造に際して、薄膜トランジスタの半
導体層15.16とソース、ドレイン電極17.18と
を、上記実施例と逆の順序で形成すればよい。In the above embodiment, the thin film transistor 12 for selectively driving the bipolar electrodes 2U is of an inverted stagger type, but this thin film transistor may be of an inverted stagger type. In that case, the semiconductor layer of the thin film transistor is The source and drain electrodes 15, 16 and 17, 18 may be formed in the reverse order of the above embodiment.
本発明のTFTパネルは、薄膜トランジスタのゲート電
極と半導体層との間のゲート絶縁層を、上記ゲート電極
を形成する金属膜の上層部分を酸化させた酸化絶縁層と
その上に形成したゲート絶縁膜とからなる二層構造とす
るとともに、電荷蓄積容量も、容量形成用電極と両素電
極との間に、酸化絶縁膜とその上に接層したゲート絶縁
膜とからなる二層構造の絶縁層を介在させた構造とした
ものであるから、前記ゲート絶縁膜にピンホール等の欠
陥があっても、前記ゲート電極と半導体層との間、およ
び前記容量形成用電極と両素電極との間を、上記酸化絶
縁層および前記酸化絶縁膜によって確実に絶縁すること
ができる。したがって、本発明のTFTパネルによれば
、薄膜トランジスタのゲート電極とソース、ドレイン電
極とが半導体層を介して短絡するのを確実に防止してそ
の信頼性を向上させるだけでなく、前記電荷蓄積容量も
、両素電極と容量形成用電極との間に短絡を発生するこ
とがない信頼性の高いものとすることができる。しかも
、本発明では、前記容量形成用電極の上に形成する酸化
絶縁膜を、薄膜トランジスタのゲート電極および酸化絶
縁層となる金属膜と同じ金属からなる金属膜をその全厚
にわたって酸化させたものとしているから、この酸化絶
縁膜となる金属膜を、前記ゲート電極および酸化絶縁層
となる金属膜と同時に形成することができ、したがって
、本発明のTFTパネルは、従来のTFTパネルを製造
するのと変わらない製造工程で容品に製造することがで
きる。In the TFT panel of the present invention, the gate insulating layer between the gate electrode of the thin film transistor and the semiconductor layer is composed of an oxide insulating layer formed by oxidizing the upper part of the metal film forming the gate electrode, and a gate insulating film formed thereon. In addition, the charge storage capacitor has a two-layer structure consisting of an oxide insulating film and a gate insulating film in contact with it, between the capacitance forming electrode and the bipolar electrode. Since the structure is such that even if there is a defect such as a pinhole in the gate insulating film, there will be no damage between the gate electrode and the semiconductor layer and between the capacitance forming electrode and the bipolar electrode. can be reliably insulated by the oxide insulating layer and the oxide insulating film. Therefore, according to the TFT panel of the present invention, not only can the gate electrode of the thin film transistor and the source and drain electrodes be reliably prevented from being short-circuited via the semiconductor layer to improve the reliability thereof, but also the charge storage capacity can be improved. Also, it is possible to provide a highly reliable structure in which no short circuit occurs between the bipolar electrode and the capacitor forming electrode. Moreover, in the present invention, the oxide insulating film formed on the capacitance forming electrode is formed by oxidizing a metal film made of the same metal as the gate electrode and the oxide insulating layer of the thin film transistor over its entire thickness. Therefore, the metal film that will become the oxide insulating film can be formed at the same time as the gate electrode and the metal film that will become the oxide insulating layer. It can be manufactured into containers using the same manufacturing process.
また、本発明のTFTパネルの製造方法によれば、基板
上の薄膜トランジスタ形成領域と両素電極形成領域とに
同じ金属からなる金属膜を同時に形成し、前記薄膜トラ
ンジスタ形成領域に形成した前記金属膜の上層部分を陽
極酸化してこの金属膜の下層部分からなるゲート電極と
前記金属膜の上層部分からなる酸化絶縁層とを形成する
とともに、両素電極形成領域に形成した金属膜をその全
厚にわたって陽極酸化して酸化絶縁膜を形成しているか
ら、薄膜トランジスタのゲート電極および酸化絶縁層を
形成する工程を利用して電荷蓄積容量の酸化絶縁膜を形
成することができ、したがって上記TFTパネルを容易
に製造することができる。Further, according to the method for manufacturing a TFT panel of the present invention, a metal film made of the same metal is simultaneously formed in a thin film transistor formation region and a bipolar electrode formation region on a substrate, and the metal film formed in the thin film transistor formation region is The upper layer portion is anodized to form a gate electrode consisting of the lower layer portion of this metal film and an oxide insulating layer consisting of the upper layer portion of the metal film, and the metal film formed in the bipolar electrode forming region is covered over its entire thickness. Since the oxide insulating film is formed by anodic oxidation, the oxide insulating film of the charge storage capacity can be formed using the process of forming the gate electrode and oxide insulating layer of the thin film transistor, and therefore the above TFT panel can be easily manufactured. can be manufactured.
!@1図および第2図は本発明の一実施例を示すTFT
パネルの一部分の断面図およびその製造工程図、第3図
は従来のTFTパネルの一部分の断面図である。
11・・・基板、12・・・薄膜トランジスタ、13・
・・金属膜、13a・・・ゲート電極、13b・・・酸
化絶縁層、14・・・ゲート絶縁膜、15・・・i型半
導体層、16・・・n型半導体層、17・・・ソース電
極、18・・・ドレイン電極、19・・・容量形成用電
極、20・・・両素電極、21・・・金属膜、21b・
・・酸化絶縁膜、Cs・・・電化蓄積容量。! @Figure 1 and Figure 2 are TFTs showing one embodiment of the present invention.
FIG. 3 is a cross-sectional view of a portion of a conventional TFT panel. 11...Substrate, 12...Thin film transistor, 13.
... Metal film, 13a... Gate electrode, 13b... Oxide insulating layer, 14... Gate insulating film, 15... I-type semiconductor layer, 16... N-type semiconductor layer, 17... Source electrode, 18... Drain electrode, 19... Capacitance forming electrode, 20... Ampholytic electrode, 21... Metal film, 21b.
... Oxide insulating film, Cs... Charge storage capacity.
Claims (2)
薄膜トランジスタとを形成するとともに、前記両素電極
の下に絶縁膜を介して前記画素電極と対向する容量形成
用電極を設けて、この容量形成用電極と前記画素電極と
の間に電荷蓄積容量を形成したTFTパネルにおいて、 前記薄膜トランジスタを、前記基板上に形成した金属膜
の下層部分からなるゲート電極と、前記金属膜の上層部
分を酸化させた酸化絶縁層およびこの酸化絶縁層の上に
形成したゲート絶縁膜とからなる二層構造のゲート絶縁
層と、前記ゲート絶縁膜の上に形成した半導体層および
ソース、ドレイン電極とで構成するとともに、 前記基板上の画素電極形成領域に容量形成用電極を形成
し、この容量形成用電極の上に、前記薄膜トランジスタ
のゲート電極および酸化絶縁層となる前記金属膜と同じ
金属からなる金属膜をその全厚にわたって酸化させた酸
化絶縁膜を形成するとともに、この酸化絶縁膜の上に前
記薄膜トランジスタのゲート絶縁膜を積層して、このゲ
ート絶縁膜の上に、前記容量形成用電極と対向する画素
電極を形成したことを特徴とするTFTパネル。(1) A bipolar electrode and a thin film transistor for selectively driving the bipolar electrode are formed on a substrate, and a capacitance forming electrode is provided below the bipolar electrode to face the pixel electrode with an insulating film interposed therebetween. , in a TFT panel in which a charge storage capacitor is formed between the capacitance forming electrode and the pixel electrode, the thin film transistor is formed by a gate electrode consisting of a lower layer portion of a metal film formed on the substrate, and an upper layer of the metal film. A gate insulating layer with a two-layer structure consisting of an oxide insulating layer partially oxidized and a gate insulating film formed on the oxide insulating layer, a semiconductor layer formed on the gate insulating film, and source and drain electrodes. A capacitance forming electrode is formed in the pixel electrode forming region on the substrate, and a capacitance forming electrode made of the same metal as the metal film which becomes the gate electrode and oxide insulating layer of the thin film transistor is formed on the capacitance forming electrode. An oxide insulating film is formed by oxidizing a metal film over its entire thickness, and a gate insulating film of the thin film transistor is laminated on this oxide insulating film, and the capacitance forming electrode and the capacitor forming electrode are formed on the gate insulating film. A TFT panel characterized in that opposing pixel electrodes are formed.
成した後、前記基板上の薄膜トランジスタ形成領域と前
記画素電極形成領域とに同じ金属からなる金属膜を同時
に形成する工程と、 前記薄膜トランジスタ形成領域に形成した前記金属膜の
上層部分を陽極酸化してこの金属膜の下層部分からなる
ゲート電極と前記金属膜の上層部分からなる酸化絶縁層
とを形成するとともに、前記画素電極形成領域に形成し
た前記金属膜をその全厚にわたって陽極酸化して酸化絶
縁膜を形成する工程と、 前記薄膜トランジスタ形成領域の酸化絶縁層と前記画素
電極形成領域の酸化絶縁膜の上にゲート絶縁膜を堆積さ
せる工程と、 前記ゲート絶縁膜の上に、前記容量形成用電極と対向す
る両素電極と、薄膜トランジスタの半導体層およびソー
ス、ドレイン電極とを形成する工程と、 からなることを特徴とするTFTパネルの製造方法。(2) After forming a capacitance forming electrode in both electrode forming regions on the substrate, simultaneously forming a metal film made of the same metal in the thin film transistor forming region and the pixel electrode forming region on the substrate; An upper layer portion of the metal film formed in the thin film transistor formation region is anodized to form a gate electrode consisting of a lower layer portion of the metal film and an oxide insulating layer consisting of an upper layer portion of the metal film, and the pixel electrode formation region forming an oxide insulating film by anodizing the metal film formed over its entire thickness; and depositing a gate insulating film on the oxide insulating layer in the thin film transistor formation region and the oxide insulating film in the pixel electrode formation region. and a step of forming, on the gate insulating film, a bipolar electrode facing the capacitance forming electrode, a semiconductor layer, and source and drain electrodes of a thin film transistor. manufacturing method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1291164A JPH03153217A (en) | 1989-11-10 | 1989-11-10 | TFT panel and its manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1291164A JPH03153217A (en) | 1989-11-10 | 1989-11-10 | TFT panel and its manufacturing method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03153217A true JPH03153217A (en) | 1991-07-01 |
Family
ID=17765275
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1291164A Pending JPH03153217A (en) | 1989-11-10 | 1989-11-10 | TFT panel and its manufacturing method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03153217A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5306482A (en) * | 1991-04-09 | 1994-04-26 | Merck Frosst Canada, Inc. | Radiopharmaceutical bacteriostats |
| US7319239B2 (en) | 2004-05-25 | 2008-01-15 | Sharp Kabushiki Kaisha | Substrate for display device having a protective layer provided between the pixel electrodes and wirings of the active matrix substrate, manufacturing method for same, and display device |
| EP2399838A1 (en) | 2010-06-25 | 2011-12-28 | Sugiyama-Gen Co., Ltd. | Packaging bag for secondary packaging configured to transport infectious substances |
| CN105655497A (en) * | 2014-11-14 | 2016-06-08 | 上海和辉光电有限公司 | Organic light emitting diode array substrate, manufacturing method of capacitor structure and display |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01267618A (en) * | 1988-04-20 | 1989-10-25 | Sharp Corp | Matrix display device |
| JPH01274116A (en) * | 1988-04-27 | 1989-11-01 | Hitachi Ltd | Liquid crystal display panel |
-
1989
- 1989-11-10 JP JP1291164A patent/JPH03153217A/en active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01267618A (en) * | 1988-04-20 | 1989-10-25 | Sharp Corp | Matrix display device |
| JPH01274116A (en) * | 1988-04-27 | 1989-11-01 | Hitachi Ltd | Liquid crystal display panel |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5306482A (en) * | 1991-04-09 | 1994-04-26 | Merck Frosst Canada, Inc. | Radiopharmaceutical bacteriostats |
| US7319239B2 (en) | 2004-05-25 | 2008-01-15 | Sharp Kabushiki Kaisha | Substrate for display device having a protective layer provided between the pixel electrodes and wirings of the active matrix substrate, manufacturing method for same, and display device |
| EP2399838A1 (en) | 2010-06-25 | 2011-12-28 | Sugiyama-Gen Co., Ltd. | Packaging bag for secondary packaging configured to transport infectious substances |
| CN105655497A (en) * | 2014-11-14 | 2016-06-08 | 上海和辉光电有限公司 | Organic light emitting diode array substrate, manufacturing method of capacitor structure and display |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0376437B1 (en) | An active matrix type liquid crystal display | |
| EP0301571B1 (en) | Thin film transistor array | |
| JPH07181514A (en) | Liquid crystal display | |
| JP3926879B2 (en) | Active matrix type liquid crystal display device and manufacturing method thereof | |
| JP2827570B2 (en) | Liquid crystal display | |
| JPH03274029A (en) | Thin film transistor array of active matrix type display device and production thereof | |
| JPH04280231A (en) | Thin film transistor array substrate and manufacture thereof | |
| JPH1048664A (en) | Liquid crystal display device and its production | |
| JPH07113728B2 (en) | Active matrix substrate | |
| JPH03153217A (en) | TFT panel and its manufacturing method | |
| JPH03190141A (en) | Thin film transistor for flat panel display and its manufacturing method | |
| JPH0635004A (en) | Liquid crystal display device | |
| JPH01274116A (en) | Liquid crystal display panel | |
| JP3085305B2 (en) | Manufacturing method of liquid crystal display device | |
| JP2618034B2 (en) | Matrix substrate and manufacturing method thereof | |
| JPH0815733A (en) | Thin film transistor panel and manufacturing method thereof | |
| JPH0340511B2 (en) | ||
| JP2910646B2 (en) | Thin film transistor array and method of manufacturing the same | |
| JP3011210B2 (en) | Active matrix substrate manufacturing method | |
| JP2818013B2 (en) | Thin film transistor device and method of manufacturing the device | |
| JP2705766B2 (en) | TFT panel | |
| JPH08213625A (en) | Active-matrix display device and its manufacture | |
| JP2716106B2 (en) | Active matrix substrate manufacturing method | |
| JP3006990B2 (en) | Active matrix substrate and manufacturing method thereof | |
| JPH07104315A (en) | Liquid crystal display device |