JPH03195052A - リードフレーム及びその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、半導体素子を搭載するリードフレームおよび
その製造方法に関し、特に半導体素子を搭載するダイパ
ッドを備えたリードフレームおよびその製造方法に関す
るものである。

［従来の技術］ 現在、汎用ＬＳＩパッケージは、ＳＭＤ（Ｓｕｒｆａｃ
ｅ　Ｍｏｕｎｔ　Ｄｅｖｉｃｅ）化とピンピッチシュリ
ンクによる小型化との二つの傾向にあるのに対し、一方
では汎用大容量メモリーを代表するＤ　ＲＡＭ　（Ｄｙ
ｎａｍｉｃ　Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒ
ｙ）は、メモリー容量の増大により素子サイズが１．５
倍／世代の割合で大型化してきている。

第８図は１Ｍビットの容量を有するＤＲＡＭ素子を実装
した従来のプラスチックパッケージの構造を示した図で
ある。第８図に示すよう１こ　このパッケージは、　リ
ードフレーム１のダイノくラド２にＳｔ素子３を載せ、
このダイパッド２にほぼ等しい平面内にリードフレーム
１のインナーリード４を配設し、ボンディングワイヤ５
を用いてＳｔ素子３上のポンディングパッド６とリード
フレーム１のインナーリード４との電気的接続を行い、
その後で封止樹脂によりモールドＡした構造となってい
る。

［発明が解決しようとする課題］ しかしながら、メモリー容量がＩＭを超えると、素子面
積が更に大きくなるので、標準化されたノ（ッケージサ
イズにこのような面積の大きな素子を収納することは非
常に困難になってくる。すなわち、例えば第９図に示す
ように４ＭＤＲＡＭ素子を幅３００　ｍｉｌ、長さ６７
５　ｍｉｌのＳＯＪパッケージに収めた場合、パッケー
ジに占める素子面積の割合は５４％〜８５％にもなって
しまう。そして、前述のダイパッド２を有するリードフ
レーム１にこのような大面積の素子を収納しようした場
合、このリードフレーム１においては、インナーリード
４とダイパッド２とが同一平面内に配設されているので
、パッケージ内部におけるインナーリード４を配設する
面積が確保できない。したがって、従来のパッケージ構
造のように大面積の素子を実装すると、インナーリード
４の引き回しができなくなってしまう。

そこで、ＤＲＡＭ素子の大型化に対応させるために、ダ
イパッドのないダイパッドレスモールドパッケージ（Ｓ
ＯＪ）などが開発されてきてしλる。

例えば、第１０図に示すようにＩＭのＤＲＡＭ用として
、Ａｒｅａ　ｗｉｒｅ　ｄｅｖｉｃｅ構造のパッケージ
が開発されており、このパッケージは素子の大型化に対
応でき、現在では実用段階に至っている。また、第１１
図（ａ）に示すように、　リードフレーム１のインナー
リード４の上面にポリイミドもしくはポリエーテルアミ
ドイミド等の絶縁フィルム１３を貼り付け、この絶縁フ
ィルム１３の上に素子３を配したＣ　ＯＬ　（Ｃｈｉｐ
　Ｏｎ　Ｌｅａｄ）型のパッケージ構造、および第１１
図（ｂ）に示すように　インナーリード４の下面に絶縁
性樹脂フィルム１３を貼り合わせ、その下面に素子３を
配したＬ　ＯＧ　（Ｌｅａｄ　Ｏｎ　Ｃｈｉｐ）型のパ
ッケージ構造なども開発されてきている（例えば、特公
昭６３−２３２３６０号、昭６３−２９３９６１号、昭
６４−７７１５２号等を参照）。

ところで、Ｃ−ＭＯＳ等の高速デバイスにより高速アク
セスを保証するために＃九　外部電源及びメモリー・ア
レイにともに高電圧（具体的には５゜Ｏｖ）を供給する
必要があるが、４Ｍ、１６Ｍビットクラスのメモリー容
量の大きなりＲＡＭ素子になると、消費電力が５００ｍ
Ｗを超えてしまう。

しかし、前述のようなダイパッドレスのリードフレーム
１で１上　素子から発生した熱は効果的に放散できない
ので、パッケージの熱抵抗が大きくなってしまう、この
ため、素子３の故障等を生じ易くなるという問題がある
。このように、ダイパッド２のないリードフレーム１に
おいては、ＤＲＡＭ素子の大型化に確実に対応すること
はきわめて難しい。

このようなことから、ダイパッド２のあるリードフレー
ム１の方が、ＤＲＡＭ素子の大型化に対応し易いが、ダ
イパッド２のあるリードフレーム１では、前述の問題を
解決しなければならない。

本発明は、このような事情に鑑みてなされたものであり
、その目的は、リードフレームにダイパッドを備えても
、インナーリードの引き回しができるようにして、半導
体素子の大型化に確実に対応させることができるととも
に、しかもパッケージをより一層小型にして高密度実装
化に確実に対応することのできるリードフレームを提供
することである。

［課題を解決するための手段］ 前述の課題を解決するために、本発明は、半導体素子が
搭載されるダイパッド及びこの半導体素子の電極パッド
に電気的接続されるリードを少なくとも備えたリードフ
レームにおいて、前記リードの一部が前記ダイパッドの
下に延在しているとともＫ　そのリードの前記電気的接
続される接続端部が前記ダイパッドより外側に突出して
いることを特徴としている。

また本発明は、半導体素子が搭載されるダイパッド及び
この半導体素子の電極パッドに電気的接続されるリード
を少なくとも備えたリードフレームの製造方法において
、前記ダイパッドを支持するタイバーをプレス成形する
ことによりそのダイパッドをアップセットし、その後前
記リードを支持するダムバーをプレス成形することによ
り、前記リードの一部を前記ダイパッドの下に延在させ
るととも飄　そのリードの前記電気的接続される接続端
部を前記ダイパッドより外側に突出させるようにしたこ
とを特徴としている。

［作用］ このような構成をした本発明のリードフレームにおいて
ｉ−Ｌ　　前記リードの一部が前記ダイパッドの下に延
在しているとともへ　そのリードの前記電気的接続され
る接続端部が前記ダイパッドより外側に突出するように
しているので、リードフレームの引き回し自由度が向上
することとなり、例えばＤＲＡＭ素子等の半導体素子の
大容量化に伴う大型化に確実に対応することができるよ
うになる。

また、前記リードの一部が前記ダイパッドの下に延在す
ることにより、パッケージが小さくなるので、高密度実
装化に伴う半導体素子の小型化に確実に対応できるよう
になる。

更に、消費電力に起因する素子の発熱量が増大しても、
発生した熱はダイパッドから効果的に放散するようにな
るので、半導体素子の故障率が低減する。

更に本発明のリードフレームの製造方法において＃上　
従来のリードフレームの製造方法に単にプレス工程を付
加するだけであるので、製造ラインをほとんど変更する
ことなく、簡単かつ安価にリードフレームを製造するこ
とができる。

［実施例］ 以下、図面を用いて本発明の実施例について説明する。

第１図は本発明にかかるリードフレームの一実施例を示
し、半導体素子の一例として、ダイナミック・ランダム
・アクセス・メモリー素子（ＤＲＡＭ素子）に対する３
　００　ｌｌ１ｉｌもしくは３５０　ｍｉ１幅の樹脂封
止型Ｄ　Ｉ　Ｐ　（Ｄｕａｌ　Ｉｎ１ｉｎｅ　Ｐａｃｋ
ａｇｅ）およびＳ　ＯＪ　（Ｓｍａｌｌ　０ｕｔｌｉｎ
ｅ　Ｊ−１ｅａｄＰａｃｋａｇｅ）用のリードフレーム
の平面図である。なお、前述の従来のリードフレームと
同じ構成要素には同じ符号を付すことにより、その説明
は省略する。

第１図（ａ）に示されているリードフレームＩＩＬ　　
矩形のダイパッド２、多数のインナーリード４．４．・
・・およびこのインナーリード４と同数のアウターリー
ド７．７．・・・からなっており、　４２％Ｎ　ｉ　−
Ｆ　ｅ合金、５０％Ｎ　ｉ　−Ｆ　ｅ合金または銅合金
等からなり、厚さ０　、１　ｍ／ｍ程度のものを、フォ
トリソグラフィー法によりレジスト製版した後、湿式エ
ツチング等により所定形状に形成されている。

インナーリード４，４．・・・の一部４　ａ、　　４　
ａｌ・・・は部分的にダイパッド２の下方に位置するま
で延設されており、これらインナーリード４ａ、４ａ、
・・・とダイパッド２とは幾何学的に接触しなし１よう
に配置されている。これらのインナーリード４ａ、４ａ
、　　・・・はダイパッド２の下方位置でダイパッド２
の短辺方向に直角に曲がっていてそれらの先端４ｂ、４
ｂ、　　・・・がダイパッド２の短辺からダイパッド２
の外側へ突出している。

ダイパッド２は、一対のタイバー８により一対のフレー
ム９．９に支持されており、またインナーリード４およ
びアウターリード７は、これらリード４，７と平行に延
びる二対のダムバー１０゜１０、・・・によって支持さ
れている。

各タイバー８には、折曲部８ａが形成されており（第６
図に明瞭に示されている）、この折曲部８ａにより、ダ
イパッド２はインナーリード４およびアウターリード７
より上方の位置にセットアツプされている。これにより
、前述のようにインナーリード４ａとダイパッド２とは
幾何学的に接触しないようになっている。また、第１図
（ｂ）に明瞭に示すように、各ダムバー１０には、下方
に湾曲する湾曲部１０　ａ、　　１０　ａ、　　・・・
が形成されている。

リードフレーム１の材料の硬さが軟らかい場合、もしく
は材料の板厚が薄い場合には、ダイパッド２の裏面の一
部または金離　もしくはインナーリード４の全域または
一部に絶縁処理を施すことにより絶縁層１３を形成しく
第６図及び第７図に明瞭に示されている）、インナーリ
ード４ａ、絶縁層１３およびダイパッド２の３層構造に
されている。これにより、インナーリード４とダイパッ
ド２との接触を回避するようにしているとともに、パッ
ケージ内部の定インピーダンス化を図れるようにしてい
る。第２図（ａ）〜（Ｃ）はこの絶縁処理の一例を示し
、同図（ａ）に示されているリードフレーム１では、ダ
イパッド２の裏面の４角の部分に絶縁処理ａ　ｌ　　ａ
ｌ　　・・・が施されており、同図（ｂ）に示されてい
るリードフレーム１では、ダイパッド２裏面の全体に絶
縁処理ａが施されている。また、同図（Ｃ）に示されて
いるリードフレーム１では、ダイパッド２の下に位置す
るインナーリード４の部分に相当する箇所に絶縁処理ａ
が施されている。

絶縁層１３を形成する方法としては、熱硬化性ポリイミ
ド系樹脂および熱硬化性ペースト等の液状絶縁性物質を
塗布して、熱処理を行うことにより形成する方法、ある
いは熱硬化性ポリイミド系樹脂等のフィルム状絶縁物質
、熱可塑性の接着剤および熱硬化性ポリイミド系樹脂の
接着剤のし１ずれか一つを貼付することにより形成する
方法がある。その場合、熱硬化性ポリイミド系樹脂等の
フィルム状絶縁物質をインナーリード４の部分シこ貼付
することにより、インナーリード４どうし力（テーピン
グ接続されるようになる。これにより、インナーリード
４が撓んで、インナーリード４どうしが互いに接触する
ことが防止される。

このようなリードフレーム１を製造するには、まず第３
図に示すような従来のリードフレームとほぼ同じ大きさ
の平板状のリードフレーム１゛の原形を形成する。この
原形のリードフレーム１では、インナーリード４ａ、４
ａ、　　・・・の各先端４ｂ、４ｂ、・・・は、ダイパ
ッド２周囲の外側に位置していて、ダイパッド２の下方
には位置していない。次に、この原形のリードフレーム
１のタイバー８をプレス成形して折曲部８ａを形成する
ことにより、ダイパッド２をインナーリード４およびア
ウターリード７よりも上方ヘアツブセットする。ダイパ
ッド２のアップセットを行った後、第４図（ａ）、（ｂ
）に示すようにアウターリード７と水平方向に存在する
ダムバー１０の片側２ケ所、計４ケ所（第３図にｂで指
示）を、金型１１，１２を用いて所定の圧力にてプレス
成形を行う。第５図に示すように、金型１１はダムバー
１０の所定の４ケ所すのみをプレスできるようＬ　　そ
れらの４ケ所ｂに対応する位置にほぼ断面半円形の４個
の突起１１ａ、ｌｌａ、　　・・・が設けられている。

このプレス成形によりダムバー１０にリードフレーム１
の平面に直交して下方に湾曲する湾曲部１０ａを形成す
る。

このよう）４　　ダムバー１０に湾曲部１０ａが形成さ
れると、その湾曲した分だけ１、ダムバー１０が第３図
において左右方向の長さが縮小することになる。このた
め、左右のインナーリード４およびアウターリード７が
互いに接近する方向に移動するので、この結棗　第１図
に示すように一部のインナーリード４ａが部分的にダイ
パッド２の下方に延在するとともに、それらの先端４ｂ
がダイパッド２の短辺から外側に突出するようになる。

その場合、ダムバー１０ｃの左右方向の長さが縮小する
ことにより、リードフレームの左右の寸法が縮小する。

最後にリードフレーム１は、従来と同じようにダムバー
１０のカット工程およびアウターリード７のフォーミン
グ工程を経て、第６図に部分的に示すように整形される
。このように形成されたリードフレーム１においては、
インナーリード４がダイパッド２の下方に位置すること
により、インナーリード４の引き回しが可能となる。

また、従来のリードフレーム１の製造方法に単にプレス
工程を付加するだけであるので、従来の製造ラインを変
更することなく、簡単かつ安価にリードフレーム１を製
造することができる。

インナーリード４の先端部４ｂのボンディングボスト４
ＣにＩ上　　たとえばＮ　ｉ　−Ｆ　ｅ合金系の場合、
Ａｇめっき処理等を施すことにより、ダイパッド２上に
搭載されるＬＳＩ素子３との電気的接続を行うためのワ
イヤボンディング５が可能なようにされている。

そして、このように形成されたリードフレーム１のダイ
パッド２の上にＬＳＩ素子３を搭載した後、ＬＳＩ素子
３の電極パッドとそのパッドに対応するインナーリード
４とをボンディングワイヤ５により電気的に接続する。

その場合、インナーリード４の先端部４ｂが素子３の電
極パッド近傍まで延在することになるのでボンディング
ワイヤ５長を短くできる。その後、所定部分を樹脂によ
りモールドＡすることによりパッケージングが完了し、
第７図に示すようなパッケージ状態の樹脂封止型半導体
装置が得られる。このようにして得られた樹脂封止型半
導体装置は、リードフレーム１の左右の寸法が短縮する
ことにより、コンパクトなものとなる。

なお、本発明は前述の実施例に限定されなく、種々の設
計変更が可能である。

例えば前述の実施例においては、第１図に示すようにダ
イパッド２の下方に位置するインナーリード４の先端部
４ｂが他のインナーリードやアウターリード７と同一平
面内に形成する、すなわち先端部４ｂとダイパッド２と
は上下位置が異なるものとしているが、それらのダイパ
ッド２の下方に位置するインナーリード４の先端部４ｂ
Ｅ、　　ギャルウイング状の段差加工を施すことにより
、先端部４ｂがダイパッド２と上下位置がほぼ同じ、す
なわちダイパッド２とほぼ同一平面内に配設するように
することもできる。

また前述の実施例で曇九　　半導体素子の一例として、
ダイナミック・ランダム・アクセス・メモリー素子に対
する３　００　ｍａｉｌもしくは３５０１１ｉ１幅の樹
脂封止型ＤＩＰまたはＳＯＪ用のリードフレームを用い
て説明しているが、本発明は、例えばＳ　−ＲＡＭ（Ｓ
ｔａｔｉｃ　Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅ＋ｎｏ
ｒｙ）、Ｅ　Ｐ　ＲＯＭ　（Ｅｌａｓａｂｌｅ−Ｐｒｏ
ｇｒａｍａｂｌｅ　Ｒｅａｄ　０ｎｌｙ　Ｍｅｍｏｒｙ
）Ｅ２ＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ　Ｅｒａｓａ
ｂｌｅ　Ｐｒｏｇｒａｍａｂｌｅ　Ｒｅａｄ　０ｎｌｙ
　Ｍｅｍｏｒｙ）等の半導体素子、ＺＩＰ（Ｚｉｇ−ｗ
ａｇ　Ｉｎ１ｉｎｅ　Ｐａｃｋａｇｅ）、Ｓ　ＯＰ　（
Ｓｍａｌｌ　０ｕｔｌｉｎｅ　Ｐａｅｋｅｇｅ）等のビ
ン挿入型及び表面実装型パッケージに対応するリードフ
レームに対しても同様に適用することができる。

［発明の効果］ 以上の説明から明らかなように、本発明のリードフレー
ムによれば、従来のダイパッドを有する形でのリードフ
レームの引き回しが可能となるので、半導体パッケージ
構造となしたとき、例えばＤＲＡＭ素子等の半導体素子
の大容量化に伴う大型化に確実に対応することができる
ようになる。

また、本発明によれば、大容量メモリーの半導体装置に
見られるような埋没深さが浅くしかも細いインナーリー
ドにおける耐湿性を向上することができるとともに、　
リードの引き抜き強度の低下を防止することができる。

更に、リードの一部がダイパッドの下に延在する分、す
なわち、ダイパッドとインナーリードとが重なる分だけ
パッケージの小型化がなされるので、素子の高密度実装
化に伴う半導体装置の小型化に確実に対応できるように
なる。

更に、消費電力に起因する素子の発熱量が増大しても、
発生した熱はダイパッドから効果的に放散するようにな
るので、半導体素子の故障率が低減する。すなわち、メ
モリーの高集積化に伴う発熱量の増大にも対処すること
ができるようになる。

更に、リードの先端部が素子の電極パッド近傍まで延在
することになるのでボンディングワイヤ長を短くできる
とともに、パッケージ内部におけるリード断面積を一定
にすることができ、更に、リード、絶縁層およびダイパ
ッドの３層構造によリパッケージ内部の定インピーダン
ス化が図れるようになる。これにより、半導体装置の高
周波特性が良好となり、高速アクセスを実現することが
できるようになる。

更に、本発明のリードフレームの製造方法によれば、従
来のリードフレームの製造方法に単にプレス工程を付加
するだけであるので、製造ラインをほとんど変更するこ
となく、簡単にかつ安価にリードフレームを製造するこ
とができる。

【図面の簡単な説明】

第１図は本発明に係るリードフレームの一実施例を示し
、　（ａ）はその実施例の平面図、　（ｂ）は（ａ）に
おけるＩＢ−ＩＢ線に沿う断面図、　（Ｃ）は（ａ）に
おけるＩＣ−ＩＣ線に沿う断面図、第２図（ａ）、　　
（ｂ）、　　（ｃ）は絶縁処理を行う部分を示す図、第
３図（ａ）、　　（ｂ）、　　（ｃ）はこの実施例の原
形を示す第１図と同様の図、第４図（ａ）、　　（ｂ）
はプレス成形の工程を説明する図、第５図（ａ）、　　
（ｂ）、　　（ｃ）はこのプレス成形に使用される金型
を示すに　第６図はこの実施例のリードフレームの部分
拡大図、第７図はこの実施例のリードフレームを用いて
パッケージングして形成された半導体装置の断面図、第
８図は従来のＳＯＪ　（ＳＯＰ）パッケージの構造を示
す部分拡大図、第９図は各半導体装置におけるパッケー
ジ中におけるＤＲＡＭ素子の占有状態を示した図、第１
０図は従来のＡｒｅａ−ｗｉｒｅ　ｄｅｖｉｃｅ構造の
半導体装置を示す斜視図、第１１図は従来のパッケージ
構造を示し、　（ａ）はＣＯＬ　（Ｃｈｉｐ　Ｏｎ　Ｌ
ｅａｄ）型のパッケージ構造を部分的に示す斜視図、　
（ｂ）はＬ　ＯＧ　（Ｌｅａｄ　Ｏｎ　Ｃｈｉｐ）型の
パッケージ構造を部分的に示す斜視図でる。 １・・・リードフレーム、　２・・・ダイパッド、　３
・・・絶縁層、４・・・インナーリード、　５・・・ボ
ンディングワイヤ、７・・・アウターリード、　８・・
・タイバー　１０°°。 ダムバー、　１１．１２・・・プレス成形用金型、　１
３・・・絶縁層、Ａ・・・樹脂モールド

Claims (9)

【特許請求の範囲】
1. （１）半導体素子が搭載されるダイパッド及びこの半導
   体素子の電極パッドに電気的接続されるリードを少なく
   とも備えたリードフレームにおいて、前記リードの一部
   が前記ダイパッドの下に延在しているとともに、そのリ
   ードの前記電気的接続される接続端部が前記ダイパッド
   より外側に突出していることを特徴とするリードフレー
   ム。
2. （２）前記リードの前記接続端部が、前記ダイパッドの
   短辺より外側に突出していることを特徴とする請求項１
   記載のリードフレーム。
3. （３）前記リードの前記接続端部が、前記ダイパッド面
   に対してギャルウイング状に段差加工を施されているこ
   とを特徴とする請求項１記載のリードフレーム。
4. （４）前記ダイパッドの裏面の一部又は全部に絶縁層が
   形成されていることを特徴とする請求項１ないし３のい
   ずれか１記載のリードフレーム。
5. （５）前記ダイパッドの下に延在する前記リードの部分
   に絶縁層が形成されていることを特徴とする請求項１な
   いし３のいずれか１記載のリードフレーム。
6. （６）前記絶縁層は、熱硬化性ポリイミド系樹脂および
   熱硬化性ペースト等の液状絶縁性物質を塗布して、熱処
   理を行うことにより形成されることを特徴とする請求項
   ４または５記載のリードフレーム。
7. （７）前記絶縁層は、熱硬化性ポリイミド系樹脂等のフ
   ィルム状絶縁物質、熱可塑性の接着剤および熱硬化性ポ
   リイミド系樹脂の接着剤のいずれか一つを貼付すること
   により形成されることを特徴とする請求項４または５記
   載のリードフレーム。
8. （８）前記絶縁層は、熱硬化性ポリイミド系樹脂等のフ
   ィルム状絶縁物質を貼付することにより形成されるとと
   もに、このフィルム状絶縁物質により隣合うリードどう
   しがテーピング接続されていることを特徴とする請求項
   ５記載のリードフレーム。
9. （９）半導体素子が搭載されるダイパッド及びこの半導
   体素子の電極パッドに電気的接続されるリードを少なく
   とも備えたリードフレームの製造方法において、 前記ダイパッドを支持するタイバーをプレス成形するこ
   とによりそのダイパッドをアップセットし、その後前記
   リードを支持するダムバーをプレス成形することにより
   、前記リードの一部を前記ダイパッドの下に延在させる
   とともに、そのリードの前記電気的接続される接続端部
   を前記ダイパッドより外側に突出させるようにしたこと
   を特徴とするリードフレームの製造方法。