[go: up one dir, main page]

JPH03191553A - Semiconductor device and manufacture thereof - Google Patents

Semiconductor device and manufacture thereof

Info

Publication number
JPH03191553A
JPH03191553A JP33228389A JP33228389A JPH03191553A JP H03191553 A JPH03191553 A JP H03191553A JP 33228389 A JP33228389 A JP 33228389A JP 33228389 A JP33228389 A JP 33228389A JP H03191553 A JPH03191553 A JP H03191553A
Authority
JP
Japan
Prior art keywords
heat sink
tab
resin
lead frame
gap adjustment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP33228389A
Other languages
Japanese (ja)
Inventor
Shigeru Ishii
滋 石井
Akio Mikami
三上 昭夫
Usuke Enomoto
榎本 宇佑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Renesas Eastern Japan Semiconductor Inc
Original Assignee
Hitachi Ltd
Hitachi Tohbu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Tohbu Semiconductor Ltd filed Critical Hitachi Ltd
Priority to JP33228389A priority Critical patent/JPH03191553A/en
Publication of JPH03191553A publication Critical patent/JPH03191553A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、放熱板を備えている半導体装置の製造技術、
特に、放熱板とタブとの絶縁技術に関し、例えば、放熱
板付シングル・インライン・プラスチ7ク・パッケージ
(放熱板付5IP)を鋼えているトランジスタアレイ(
以下、放熱板付トランジスタアレイという、)の製造に
利用して有効な技術りこ関する。
[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a manufacturing technology for a semiconductor device equipped with a heat sink;
In particular, with regard to insulation technology between heat sinks and tabs, for example, transistor arrays that are installed in single in-line plastic packages with heat sinks (5IP with heat sinks)
Hereinafter, we will discuss techniques that can be effectively used to manufacture transistor arrays with heat sinks.

〔従来の技術] 放熱板付トランジスタアレイとして、トランジスタ回路
がそれぞれ作り込まれている複数個の半導体ベレットと
、各゛ζ導体ベレットがそれぞれボンディングされてい
る複数個のタブと、各タブに対応するようにそれぞれ配
設されている?3I数本のリードと、各半導体ベレット
とリードとの間に橋絡されているワイヤと、タブ群の裏
面に樹脂MA縁石部を介して近接するように位置されて
いる放熱板と、半導体ベレット、タブ、リードの一部、
ワイヤ、および放熱板の一部を樹脂封止するパッケージ
とを備えているもの、がある。
[Prior Art] A transistor array with a heat sink includes a plurality of semiconductor pellets each having a transistor circuit built therein, a plurality of tabs to which each conductive pellet is bonded, and a conductor pellet corresponding to each tab. Are they arranged in each? 3I Several leads, a wire bridged between each semiconductor pellet and the lead, a heat sink positioned close to the back surface of the tab group via the resin MA curb section, and the semiconductor pellet. , tab, part of lead,
Some devices include wires and a package that seals a portion of the heat sink with resin.

この放熱板付トランジスタアレイにおいては、タブ群と
放熱板とはISA縁する必要がある。このため、樹脂封
止パッケージの成形時にタブ群が一体化されているリー
ドフレームを放熱板から浮かせることにより、タブ群と
放熱板との間に隙間が介在され、この隙間を埋めた封止
樹脂により樹脂絶縁層部が形成されている。
In this transistor array with a heat sink, the tab group and the heat sink need to have an ISA edge. For this reason, by lifting the lead frame on which the tab group is integrated from the heat sink when molding the resin-sealed package, a gap is interposed between the tab group and the heat sink, and the sealing resin fills this gap. A resin insulating layer portion is formed.

なお、この種の半導体装置である放熱Mi付シングJし
・インラインーブラスチンク・パッケージを備えている
パワー10を述べである例として、特開昭61−524
56号公報 がある。
Note that the Power 10, which is a semiconductor device of this type and is equipped with a single inline-blast package with heat dissipation Mi, is described as an example in Japanese Patent Application Laid-Open No. 61-524.
There is a publication No. 56.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

しかし、このような放熱板付トランジスタアレイの製造
方法においては、樹脂封止パッケージの成形時にリード
フレームが放熱板から浮かされることにより、タブと放
熱板との間に樹脂絶縁層部が形成されているため、Il
!Jn=封止パッケージの成形時におけるレジンの流れ
によってタブが変形され、タブと放熱板との短絡が発生
するという問題点があることが、本発明者によって明ら
かにされた。
However, in this method of manufacturing a transistor array with a heat sink, the lead frame is lifted off the heat sink during molding of the resin-sealed package, so that a resin insulation layer is formed between the tab and the heat sink. Because, Il
! Jn=The inventor of the present invention has revealed that there is a problem in that the tab is deformed by the flow of resin during molding of the sealed package, resulting in a short circuit between the tab and the heat sink.

そして、この短絡の発生を回避するために、樹脂封止パ
ッケージの成形時におけるリードフレームと放熱板との
間隔が大きく設定されると、タブと放熱板との間に形成
される樹脂絶縁層部が厚くなるため、タブと放熱板との
間における熱抵抗が大きくなってしまうという問題点が
発生する。
In order to avoid this short circuit, when the gap between the lead frame and the heat sink is set large during molding of the resin-sealed package, the resin insulation layer formed between the tab and the heat sink is Since the thickness of the tab increases, a problem arises in that the thermal resistance between the tab and the heat sink increases.

また、リードフレームと放熱板との間の隙間が太き(設
定されると、レジン流れによってタブが大きく変形され
る可能性が生じ、タブが大きく変形された場合にはベレ
ットクラックおよびワイヤI!yI線や短絡不良が発生
する。
In addition, if the gap between the lead frame and the heat sink is large (if set, there is a possibility that the tab will be significantly deformed due to resin flow, and if the tab is significantly deformed, it will cause pellet cracks and wire I! yI line or short circuit failure occurs.

本発明の目的は、低熱抵抗を確保しつつ、タフの変形の
発生を防止することができる半導体装置およびその製造
方法を提供することにある。
SUMMARY OF THE INVENTION An object of the present invention is to provide a semiconductor device and a method for manufacturing the same that can prevent the occurrence of tough deformation while ensuring low thermal resistance.

本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
The above and other objects and novel features of the present invention will become apparent from the description of this specification and the accompanying drawings.

〔課題を解決するための手段〕[Means to solve the problem]

本願において開示される発明のうち代表的なものの概要
を説明すれば、次の通りである。
An overview of typical inventions disclosed in this application is as follows.

すなわち、半導体ベレットと、半導体ベレットがボンデ
ィングされているタブと、タブにボンディングされた半
導体ベレットに電気的に接続されている複数本のリード
と、タブの裏面に樹脂絶縁層部を介して近接するように
位置されている放熱板と、半導体ベレット、タブ、す、
−ド群の一部および放熱板の一部を樹脂封止するパッケ
ージとを備えている半導体装置であって、前記放熱板に
前記タブとの隙間を調整することにより、前記樹脂絶縁
層部の厚さを制御する絶縁性の隙間調整部が設けられて
いることを特徴とする。
That is, a semiconductor pellet, a tab to which the semiconductor pellet is bonded, a plurality of leads electrically connected to the semiconductor pellet bonded to the tab, and a plurality of leads that are adjacent to the back surface of the tab via a resin insulating layer. The heat sink, semiconductor bullet, tab,
- A semiconductor device comprising a package in which a part of the board group and a part of the heat sink are sealed with resin, wherein the resin insulating layer portion is sealed by adjusting the gap between the heat sink and the tab. It is characterized by being provided with an insulating gap adjustment part that controls the thickness.

〔作用〕[Effect]

前記した手段によれば、放熱板に隙間調整部が設けられ
ているため、万一、樹脂封止パッケージの成形時におけ
るレジンの流れによってタブが放熱板の方向に変形され
ようとしても、当該変形は隙間調整部によって阻止され
る。したがって、タブと放熱板との短絡や、ベレットク
ラック、ワイヤ断線および短絡不良の発生は未然に防止
されることになる。
According to the above-mentioned means, since the heat sink is provided with the gap adjustment section, even if the tab is deformed in the direction of the heat sink due to the flow of resin during molding of the resin-sealed package, the deformation will be prevented. is prevented by the gap adjustment section. Therefore, short circuits between the tab and the heat sink, bullet cracks, wire breakage, and short circuit failures can be prevented.

他方、mii性の隙間調整部はきわめて薄く形成するこ
とができるため、タブと放熱板との間隔は小さくなり、
その間に形成される樹脂絶縁層部の厚さは薄くなるため
、その間の熱抵抗はきわめて小さく抑制されることにな
る。
On the other hand, since the MII gap adjustment part can be formed extremely thin, the gap between the tab and the heat sink becomes small.
Since the thickness of the resin insulating layer portion formed between them is reduced, the thermal resistance therebetween is suppressed to an extremely low level.

〔実施例〕〔Example〕

第1図は本発明の一実施例である放熱板付トランジスタ
プレイを示す側面断面図、第2図はその一部切断平面図
である。
FIG. 1 is a side sectional view showing a transistor play with a heat sink according to an embodiment of the present invention, and FIG. 2 is a partially cutaway plan view thereof.

第3図以降は本発明の一実施例である放熱板付トランジ
スタアレイの!!!遣方法を示す各説明図である。
Figure 3 and subsequent figures show a transistor array with a heat sink, which is an embodiment of the present invention! ! ! FIG.

本実施例において、本発明に係る半導体装置IAモータ
駆動用のパワートランジスタに使用される放熱板付トラ
ンジスタアレイとして構成されている。この放熱板付ト
ランジスタプレイ10は、トランジスタ回路(図示せず
)がそれぞれ作り込まれている4個の半導体ペレット1
9と、各半導体ペレット19がボンディング層I8によ
りそれぞれボンディングされている4個のタブ17と、
各タブI7に対応するようにそれぞれ配設されている複
数本のインナリード16およびアウタリード14と、各
半導体ベレン)19とインナリード16との間に橋絡さ
れているワイヤ20と、タブ17群の裏面に樹り絶縁層
部29を介して近接するように位置されている長方形板
形状の放熱板22と、半導体ペレット19、タブ17、
インナリード16、ワイヤ20、および放熱板22の一
部を樹脂封止するパッケージ28とを備えており、前記
放熱板22に前記タブ17群との隙間を制mするための
隙間調整部23が一体的に隆起されて突設されていると
ともに、少な(とも隙間調整部23のタブ17群との接
触面部に絶IiN部24が形成されている。そして、こ
の放熱板付トランジスタアレイは次のような製造方法に
より製造されている。
In this embodiment, the semiconductor device IA according to the present invention is configured as a transistor array with a heat sink used as a power transistor for driving a motor. This transistor play 10 with a heat sink includes four semiconductor pellets 1 each having a transistor circuit (not shown) built therein.
9, and four tabs 17 to which each semiconductor pellet 19 is bonded by a bonding layer I8,
A plurality of inner leads 16 and outer leads 14 arranged to correspond to each tab I7, a wire 20 bridged between each semiconductor belenium 19 and the inner lead 16, and a group of tabs 17 A rectangular plate-shaped heat dissipation plate 22 located close to the back side of the board with a wood insulating layer section 29 interposed therebetween, a semiconductor pellet 19, a tab 17,
The inner lead 16, the wire 20, and a package 28 for resin-sealing a part of the heat sink 22 are provided, and the heat sink 22 has a gap adjustment part 23 for controlling the gap with the group of tabs 17. In addition to being integrally raised and protruding, an insulated IiN portion 24 is formed on the contact surface of the gap adjustment portion 23 with the group of tabs 17. This transistor array with a heat sink is constructed as follows. Manufactured using a manufacturing method.

次に、本発明の一実施例である放熱板付トランジスタア
レイの製造方法を説明する。この説明により、前記放熱
板付トランジスタアレイの構成についての詳細が明らか
にされる。
Next, a method of manufacturing a transistor array with a heat sink, which is an embodiment of the present invention, will be described. This explanation clarifies the details of the structure of the transistor array with a heat sink.

本実施例に係る放熱板付トランジスタアレイの製造方法
には、第3図および第4図に示されている多連リードフ
レーム11が使用される。この多連リードフレーム11
は銅系材料(銅または銅合金)または鉄系材料(鉄また
は鉄合金)等のような!!電材料を用いられて、プレス
加工またはエツチング加工により大略長方形の薄板形状
に一体成形されており、複数個の単位リードフレーム1
2が横一列に等ピンチに並設されている。多連リードフ
レーム11は隣合う単位リードフレーJ−12,12@
士で直線的に連設されている細長い外枠Cフレーム)1
3を備えており、外枠13には送り孔や位1決め孔とし
て使用される小孔13aが複数個規則的に配されて開設
されている。
In the method of manufacturing a transistor array with a heat sink according to this embodiment, a multiple lead frame 11 shown in FIGS. 3 and 4 is used. This multiple lead frame 11
Such as copper-based materials (copper or copper alloys) or ferrous materials (iron or iron alloys), etc! ! It is integrally formed into a roughly rectangular thin plate shape by pressing or etching using an electrical material, and is made of a plurality of unit lead frames 1.
2 are arranged side by side in a horizontal row with equal pinch. The multiple lead frame 11 has adjacent unit lead frames J-12, 12@
(C frame) 1
3, and the outer frame 13 has a plurality of regularly arranged small holes 13a used as feed holes and positioning holes.

各単位リードフレーム12には12本のアウタリード1
4が外枠13の一端辺に長手方向に等間隔に配されて、
直角方向に一体的にそれぞれ突設されており、隣合うア
ウタリード14.14間にはダム15がそれぞれ一体的
に架設されている。
Each unit lead frame 12 has 12 outer leads 1.
4 are arranged at equal intervals in the longitudinal direction on one end side of the outer frame 13,
Each of the outer leads 14 and 14 is integrally protruded at a right angle, and a dam 15 is integrally installed between adjacent outer leads 14 and 14, respectively.

これらアウタリード14のうち、8本のアウタリードの
ダム15よりも先方部分にはインナリードI6が、他の
4本にはタブ17がそれぞれ一体的に形成されている。
Among these outer leads 14, inner leads I6 are integrally formed in the portions ahead of the dam 15 of eight outer leads, and tabs 17 are integrally formed in the other four outer leads.

このよう!:ill成されている多連リードフレーム1
1にはペレットボンデイング工程およびワイヤボンディ
ング工程において、各単位リードフレーム12毎に第5
図および第6図に示されているように、各タブ17上に
各ベレット19がAgペースト等から成るボンディング
層18によりそれぞれボンディングされるとともに、各
ペレット19のポンディングパッド19aとインナリー
ド16との間にはワイヤ20がそれぞれ橋絡される。こ
れにより、各ペレット19のトランジスタ回路はそのポ
ンディングパッド19a、ワイヤ20、インナリードI
6を介して各アウタリード14により電気的に外部に取
り出されることになる。
like this! : ill constructed multi-lead frame 1
1, in the pellet bonding process and the wire bonding process, a fifth
As shown in the figure and FIG. 6, each pellet 19 is bonded onto each tab 17 with a bonding layer 18 made of Ag paste or the like, and the bonding pad 19a of each pellet 19 and the inner lead 16 are bonded to each other. A wire 20 is bridged between them. As a result, the transistor circuit of each pellet 19 is connected to its bonding pad 19a, wire 20, and inner lead I.
6 and are electrically taken out to the outside by each outer lead 14.

また、本実施例に係る放熱板付トランジスタアレイの製
造方法には、第7図、第8図および第9図に多連放熱板
が使用される。すなわち、多連放熱板21は前記した多
連リードフレーム11と同数の単位放熱板22を鋼えて
おり、熱伝導性の良好な材料の一例であるアルミニウム
を用いられて、略長方形の薄板形状にプレス加工により
一体成形されている。単位放熱Mi22は前記単位リー
ドフレーム12に対して約半分の幅を有する長方形の薄
板形状に形成されており、隣合う単位放熱板22.22
同士は互いの短辺同士が連結部22aによって一体的に
連設されている。
Further, in the method of manufacturing a transistor array with a heat sink according to this embodiment, multiple heat sinks are used as shown in FIGS. 7, 8, and 9. That is, the multiple heat dissipation plate 21 is made of the same number of unit heat dissipation plates 22 as the above-described multiple lead frame 11, and is made of aluminum, which is an example of a material with good thermal conductivity, and is formed into a substantially rectangular thin plate shape. It is integrally formed by press working. The unit heat sink Mi22 is formed into a rectangular thin plate shape having a width approximately half that of the unit lead frame 12, and the unit heat sink Mi22 is formed into a rectangular thin plate shape having a width approximately half that of the unit lead frame 12.
Their short sides are integrally connected to each other by a connecting portion 22a.

各単位放熱板22の第1主面には隙間調整部23が4個
、前記単位リードフレーム12における各タブ17に対
応する位置にそれぞれ配されて、放熱板22自体の一部
を第2主面側からプレス加工により突き上げられること
によりそれぞれ隆起されている。この多連放熱板21の
表面には酸化アルミニウムから成る絶縁層部24が、全
体的にアルマイト加工が施されることにより形成されて
おり、したがって、隙間調整部23の上面には絶縁層部
24が形成されている。
Four gap adjustment parts 23 are arranged on the first main surface of each unit heat sink 22 at positions corresponding to the respective tabs 17 on the unit lead frame 12, so that a part of the heat sink 22 itself can be adjusted to the second main surface. Each is raised by being pushed up from the surface side by press working. An insulating layer portion 24 made of aluminum oxide is formed on the surface of this multiple heat dissipation plate 21 by anodizing the entire surface, and therefore, an insulating layer portion 24 is formed on the upper surface of the gap adjustment portion 23. is formed.

各単位放熱板22には抜は止め部25がその側面(ff
みの部分)において、後述する樹脂封止パフケージ成形
後、パッケージ内に埋没される側面部分に配されて、径
方向外向きに突出するようにプレス加工により一体的に
突設されており、この抜は止め部25はパッケージの内
部に保合爪形状に突出することにより、パッケージから
放熱板22が抜しナ出るのを阻止し得るように形成され
ている。
Each unit heat sink 22 has a removal stopper 25 on its side (ff
After molding the resin-sealed puff cage (described later), it is placed on the side surface of the package that will be buried inside the package, and is integrally formed by press processing so as to protrude outward in the radial direction. The removal preventing portion 25 is formed to protrude into the inside of the package in the shape of a retaining claw to prevent the heat sink 22 from being removed from the package.

また、各単位放熱板22には一対の取付孔26および2
7が長手方向の両端部において、後述する樹脂封止パッ
ケージ成形後、パッケージから露出する一方の隅部にそ
れぞれ配されて、厚さ方向に貫通するように開設されて
おり、一方の取付孔26は真円形形状に、他方の取付孔
27は楕円形形状にそれぞれ形成されている。
Each unit heat sink 22 also has a pair of mounting holes 26 and 2.
7 are respectively arranged at one corner exposed from the package after molding the resin-sealed package, which will be described later, at both ends in the longitudinal direction, and are opened so as to penetrate in the thickness direction, and one mounting hole 26 The mounting hole 27 is formed in a perfect circular shape, and the other mounting hole 27 is formed in an elliptical shape.

このように構成されている多連放熱板21は、前述した
ようにペレットおよびワイヤボンディングされた多連リ
ードフレーム】1と組合わされた状態で、各単位放熱板
22および各単位リードフレーム】2毎に樹脂封止する
パッケージ群が第10図〜第12図に示されているよう
なトランスファ成形装置30が使用されて同時成形され
る。
The multiple heat sink 21 configured in this manner is assembled with the multiple lead frame 1 which is pellet- and wire-bonded as described above, and each unit heat sink 22 and each unit lead frame 2. A group of packages to be resin-sealed are simultaneously molded using a transfer molding apparatus 30 as shown in FIGS. 10 to 12.

第10図〜第12図に示されているトランスファ成形装
置30はシリンダ装置等(図示せず)によって互いに型
締めされる一対の上型31と下型32とを備えており、
上型3Iと下型32との合わせ面には上型キャビティー
四部33aと下型キャビティー四部33bとが互いに協
働してキャビティー33を形成するようにそれぞれ複数
組没設されている。上型31の合わせ面にはボット34
が開設されており、ボンド34にはシリンダ装置(図示
せず)により進退されるプランジャ35が成形材料とし
ての樹脂(以下、レジンという。)を送給し得るように
挿入されている。下型32の合わせ面にはカル36がボ
ット34との対向位置に配されて没設されているととも
に、上型31の合わせ面には複数条のランナ37がボッ
ト34にそれぞれ接続するように放射状に配されて没設
されている。各ランナ37の他端部は上側キャビティー
凹部33aにそれぞれ接続されており、その接続部には
ゲート3Bがレジンをキャビティー33内に注入し得る
ように形成されている。また、下型32の合わせ面には
リードフレーム逃げ凹所39がリードフレームの厚みを
逃げ得るように、その外形よりも若干大きめの長方形で
、その厚さと略等しい寸法の一定深さに没設されている
。さらに、下型32の合わせ面には放熱板逃げ凹所40
がリードフレーム逃げ凹所39内およびキャビティー凹
部33b内において放熱板22の厚みを逃げ得るように
、その外形に若干大きめに相似するように、その厚さと
略等しい寸法に没設されている。
The transfer molding apparatus 30 shown in FIGS. 10 to 12 includes a pair of upper mold 31 and lower mold 32 that are clamped together by a cylinder device or the like (not shown).
A plurality of sets of upper mold cavity four parts 33a and lower mold cavity four parts 33b are respectively recessed in the mating surfaces of the upper mold 3I and the lower mold 32 so as to cooperate with each other to form the cavity 33. A bot 34 is placed on the mating surface of the upper mold 31.
A plunger 35, which is moved forward and backward by a cylinder device (not shown), is inserted into the bond 34 so as to feed resin as a molding material (hereinafter referred to as resin). A cull 36 is arranged and recessed on the mating surface of the lower mold 32 at a position opposite to the bot 34, and a plurality of runners 37 are connected to the bot 34 on the mating surface of the upper mold 31, respectively. They are placed in a radial pattern. The other end of each runner 37 is connected to the upper cavity recess 33a, and a gate 3B is formed at the connection portion so that resin can be injected into the cavity 33. In addition, on the mating surface of the lower mold 32, a lead frame relief recess 39 is recessed at a constant depth, which is a rectangle slightly larger than the outer shape of the lead frame and has a dimension approximately equal to the thickness thereof, so that the lead frame relief recess 39 can escape the thickness of the lead frame. has been done. Furthermore, a heat sink relief recess 40 is provided on the mating surface of the lower mold 32.
In order to escape the thickness of the heat dissipation plate 22 in the lead frame relief recess 39 and the cavity recess 33b, the heat dissipation plate 22 is recessed so as to have a slightly larger outer shape and a size substantially equal to the thickness thereof.

前記構成にかかる多連リードフレーム11および多連放
熱板22を用いて樹脂封止形パッケージをトランスファ
成形する場合、まず、多連放熱板21が各下型キャビテ
ィー凹部33bに対応するように没設されている放熱板
凹所40内に落とし込まれてセントされる。この状態に
おいで、各単位放熱板22はその大部分が各下型キャビ
ティー凹部33b内に没入した状態になっている。
When transfer molding a resin-sealed package using the multiple lead frame 11 and multiple heat sinks 22 having the above configuration, first, the multiple heat sinks 21 are immersed so as to correspond to the respective lower mold cavity recesses 33b. It is dropped into the provided heat sink recess 40 and inserted. In this state, most of each unit heat sink 22 is recessed into each lower mold cavity recess 33b.

続いて、前記構成にかかる多連リードフレーム11が下
型32に没設されている逃げ凹所39内に、各単位リー
ドフレーム12におけるペレット1、1が各キャビティ
ー33内にそれぞれ収容されるようLこ配されてセント
される。このとき、各単位リードフレーム12のタブ1
7群の裏面には単位放熱Fi、22の隙間調整部23の
上面に接合された状態でキャビティー33内において保
持されている。
Subsequently, the pellets 1, 1 in each unit lead frame 12 are accommodated in each cavity 33 in the relief recess 39 in which the multiple lead frame 11 according to the above structure is sunk into the lower die 32. It is placed like L and is given as cent. At this time, tab 1 of each unit lead frame 12
On the back surface of the seventh group, unit heat radiation Fi is held in the cavity 33 in a state joined to the upper surface of the gap adjustment part 23 of 22.

次いで、上型31と下型32とが型締めされる。Next, the upper mold 31 and the lower mold 32 are clamped.

この型締めにより、多連リードフレーム11および多連
放熱板21が上型31と下型32との間で挟持される。
Due to this mold clamping, the multiple lead frame 11 and the multiple heat dissipation plates 21 are held between the upper mold 31 and the lower mold 32.

続いて、ボット34からプランジャ35により成形材料
としてのレジン41がランナ37およびゲート38を遥
じて各キャビティー33に送給されて圧入される。
Subsequently, resin 41 as a molding material is fed from the bot 34 by the plunger 35 through the runner 37 and the gate 38 into each cavity 33 and press-fitted therein.

ところで、レジン41がキャビティー33内にゲート3
8から圧入されると、レジン41の流れにより各タブ1
7にこれを放熱板22の方向へ変形させようとする力が
作用することがある。ここで、タブが放熱板に対して単
に浮かされているだけの従来例の場合、タブが放熱板の
方向へ変形されることにより、タブが放熱板に接触した
り、ペレットクラックやワイヤ断線等短絡不良が発生し
たりする。
By the way, the resin 41 is inside the cavity 33 at the gate 3.
8, each tab 1 is pressed in by the flow of resin 41.
7 may be subjected to a force that tends to deform it toward the heat sink 22 . Here, in the case of the conventional example where the tab is simply suspended from the heat sink, the tab is deformed in the direction of the heat sink, causing the tab to come into contact with the heat sink, or short circuits such as pellet cracks and wire breaks. Defects may occur.

しかし、本実施例においては、放熱板22上に隙間調整
部23が突設されており、各タブ17は放熱板22上の
隙間調整部23に支持されているため、タブ17にこれ
を放熱Fi23の方向へ変形させようとする力が作用し
ても、タブ17が変形されることはなく、予め想定され
た所定の杖熊を維持する。したがって、タブ17が変形
することLこよるペレットクラック、やワイヤの断線お
よび短絡不良等の発生は防止される。
However, in this embodiment, the gap adjustment part 23 is provided protrudingly on the heat sink 22, and each tab 17 is supported by the gap adjustment part 23 on the heat sink 22. Even if a force trying to deform the tab 17 in the direction of Fi23 is applied, the tab 17 is not deformed and maintains a predetermined shape assumed in advance. Therefore, occurrence of pellet cracks, wire breaks, short circuits, etc. due to deformation of the tab 17 is prevented.

なお、隙間調整部23のタブ17との当接面には絶縁層
部24が形成されているため、隙間調整部23とタブ1
7とが接触していても、タブ17と放熱板22との間の
短絡不良は発生しない。
In addition, since the insulating layer part 24 is formed on the contact surface of the gap adjustment part 23 and the tab 17, the gap adjustment part 23 and the tab 1
Even if the tabs 17 and 7 are in contact with each other, a short circuit failure between the tabs 17 and the heat sink 22 does not occur.

そして、キャビティー33内に圧入された各タブ17と
放熱板22とが対向する小さな隙間内に回り込み、隙間
調整部23の周囲に樹脂絶縁層部29を形成することに
なる。この樹脂絶縁層部29の厚さは隙間調整部23の
高さを設定することにより調整することができ、この樹
脂絶縁層部29の厚さが薄い程、タブ17と放熱板22
とが接近するため、各タブ17を通じての放熱板22に
対する放熱性能が良好になる。そして、本実施例におい
ては、レジン流れに起因するタブ17の変形によるタブ
17と放熱板22との短絡不良の発生の危険がないため
、樹脂絶縁層部29の厚さはきわめて薄く設定すること
ができる。したがって、放熱性能はきわめて良好なもの
になる。
Then, each tab 17 press-fitted into the cavity 33 and the heat radiating plate 22 go around into a small gap where they face each other, and a resin insulating layer part 29 is formed around the gap adjustment part 23. The thickness of this resin insulating layer section 29 can be adjusted by setting the height of the gap adjustment section 23, and the thinner the resin insulating layer section 29 is, the more
Since these are close to each other, the heat dissipation performance for the heat sink 22 through each tab 17 is improved. In this embodiment, the thickness of the resin insulating layer portion 29 is set to be extremely thin so that there is no risk of short-circuiting between the tab 17 and the heat sink 22 due to deformation of the tab 17 due to resin flow. I can do it. Therefore, the heat dissipation performance is extremely good.

注入後、レジンが熱硬化されて樹脂封止形パッケージ2
8が成形されると、上型31および下型32は型開きさ
れるとともに、エジェクタ・ビン(図示せず)によりパ
ッケージ28群が離型される。このようにして、パッケ
ージ20群を成形された多連リードフレーム11および
多連放熱板21の複合体はトランスファ成形装置30か
ら脱装される。
After injection, the resin is thermally cured to form a resin-sealed package 2.
8 is molded, the upper mold 31 and the lower mold 32 are opened, and the groups of packages 28 are released from the mold by an ejector bin (not shown). In this way, the composite body of the multiple lead frame 11 and the multiple heat sinks 21 formed into the package 20 group is removed from the transfer molding apparatus 30.

そして、このように樹脂成形されたパッケージ28の内
部には、ベレット11、インナリード16、ボンディン
グワイヤ20および放熱板22の一部が樹脂封止される
ことになる。この状態において、放熱板22の裏面およ
び取付孔26.27付近は樹脂封止パッケージ28の裏
面および一側面から露出された状態になっている。
Then, inside the package 28 molded with resin in this way, parts of the pellet 11, the inner lead 16, the bonding wire 20, and the heat sink 22 are sealed with resin. In this state, the back surface of the heat sink 22 and the vicinity of the mounting holes 26 and 27 are exposed from the back surface and one side of the resin-sealed package 28.

その後、多連リードフレームIIおよび多連放熱Fi、
2]はリード切断成形工程において、各単位リードフレ
ーム12および単位放熱板22毎に順次、リード切断装
置(図示せず)により、外枠13、連結部22aおよび
各ダム15を切り落さ瓢箪13図、第14図および第1
5図に示されでいるように、シンクlし・インライン・
プラスチング・パッケージを備えでいる放熱板付トラン
ジスタアレイlOが形成される。
After that, the multiple lead frame II and the multiple heat dissipation Fi,
2], in the lead cutting and forming process, the outer frame 13, the connecting portion 22a, and each dam 15 are sequentially cut off for each unit lead frame 12 and unit heat sink 22 by a lead cutting device (not shown). Figures 14 and 1
As shown in Figure 5, sync, inline,
A transistor array lO with a heat sink is formed, which includes a plastic package.

以上のようにして製造された放熱板付トランジスタアレ
イIOは、例えば、第13図〜第15図に示されでいる
ようにプリント配線基板に実装される。
The transistor array IO with a heat sink manufactured as described above is mounted on a printed wiring board, for example, as shown in FIGS. 13 to 15.

すなわち、プリント配線基板42にはスルーホ−ル43
が複数、放熱板付トランジスタアレイlOのアウタリー
ド14に対応するように配されて、厚さ方向に貫通する
ように開設されており、スルーホール43の内周には導
体層部44が形成されているとともに、この導体層部4
4には電気配線(図示せず)が配線されている。そして
、前記構成に係る放熱板付トランジスタアレイ10はプ
リント配線基板42に、各アウタリード14を各スルー
ホール43にそれぞれ挿入されてセットされるとともに
、フローはんだ処理等によりはんだ盛り部45を形成さ
れることにより、実装される。
That is, the printed wiring board 42 has a through hole 43.
A plurality of through holes 43 are arranged so as to correspond to the outer leads 14 of the transistor array lO with a heat sink, and are opened so as to penetrate in the thickness direction, and a conductor layer portion 44 is formed on the inner periphery of the through hole 43. At the same time, this conductor layer section 4
4 is wired with electrical wiring (not shown). Then, the transistor array 10 with a heat sink having the above configuration is set on the printed wiring board 42 by inserting each outer lead 14 into each through hole 43, and a solder mound 45 is formed by flow soldering or the like. Implemented by

また、必要に応じて、放熱板22には放熱フィン等(図
示せず)が取付孔26.27を利用して旬設される。
Furthermore, if necessary, heat dissipation fins or the like (not shown) are provided on the heat dissipation plate 22 using the mounting holes 26 and 27.

このようにして、実装された放熱板付トランジスタアレ
イ10がプリント配tg基板上において稼働されると、
半導体ベレット19が発熱する。この半導体ベレット1
9の熱はタブ17および樹脂絶縁層部29を介して放熱
板22に伝達され、放熱板22から外部へ放熱される。
When the transistor array 10 with a heat sink mounted in this manner is operated on the printed circuit board,
The semiconductor pellet 19 generates heat. This semiconductor pellet 1
9 is transmitted to the heat sink 22 via the tab 17 and the resin insulating layer portion 29, and is radiated from the heat sink 22 to the outside.

このとき、樹脂絶縁層部29の厚さがきわめて薄く設定
されているため、タブ17からの熱は放熱vi22にき
わめて効果的に伝達される。
At this time, since the thickness of the resin insulating layer portion 29 is set to be extremely thin, the heat from the tab 17 is transmitted to the heat radiation vi 22 extremely effectively.

前記実施例によれば次の効果が得られる。According to the embodiment described above, the following effects can be obtained.

(1)放熱板にタブとの隙間を調整する絶縁性の隙間調
整部を設け、樹脂封止バフケ、−ジ成形時にこの隙間調
整部にタブの裏面を当接することにより、樹脂封止パッ
ケージ成形時にタブを隙間調整部によって支持させるこ
とができるため、樹脂封止パッケージ成形時にレジン流
れによってタブが変形されるのを防止することができ、
タブの変形に伴うペレットクラックやワイヤ断線、短絡
不良が発生を防止することができる。
(1) An insulating gap adjustment part is provided on the heat sink to adjust the gap between the tab and the tab, and the back side of the tab is brought into contact with this gap adjustment part during molding of the resin-sealed package, thereby molding the resin-sealed package. Since the tab can be supported by the gap adjustment section, it is possible to prevent the tab from being deformed by resin flow during molding of the resin-sealed package.
It is possible to prevent pellet cracks, wire breakage, and short circuit defects caused by tab deformation.

(2)前記(1)の絶縁性隙間調整部の高さを低くする
ことにより、タブと放熱板との間に樹脂封止パッケージ
の成形によって形成されるmDtEAuM部の厚さをき
わめて薄く設定することができるため、タブおよびリー
ド群と放熱板との間の熱抵抗を小さく制御することがで
き、放熱性能をより一層高めることができる。
(2) By lowering the height of the insulating gap adjustment part in (1) above, the thickness of the mDtEAuM part formed by molding the resin-sealed package between the tab and the heat sink is set to be extremely thin. Therefore, the thermal resistance between the tab and lead group and the heat sink can be controlled to be low, and the heat radiation performance can be further improved.

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
Although the invention made by the present inventor has been specifically explained above based on Examples, it goes without saying that the present invention is not limited to the Examples and can be modified in various ways without departing from the gist thereof. Nor.

例えば、絶縁性の隙間調整部は放熱板を部分的に隆起さ
せて形成するに限らず、第16図に示されているように
、放熱板22の第1主面におけるタブ17との対向位置
に絶縁テープ24Aを貼着することにより、絶縁テープ
から成る隙間調整部23Aを構成してもよい。
For example, the insulating gap adjustment part is not limited to being formed by partially raising the heat sink, but may be formed at a position opposite to the tab 17 on the first main surface of the heat sink 22, as shown in FIG. The gap adjusting portion 23A made of an insulating tape may be configured by attaching an insulating tape 24A to the insulating tape 24A.

さらに、第17図に示されているように、放熱板22の
第1主面全体に絶縁シート24Bを貼着することにより
、1!縁シートから成る隙間調整部23Bを構成しても
よい。
Furthermore, as shown in FIG. 17, by pasting the insulating sheet 24B over the entire first main surface of the heat sink 22, 1! The gap adjustment section 23B may be composed of an edge sheet.

以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野である放熱板付トランジス
タアレイに適用した場合について説明したが、それに限
定されるものではなく、放熱板付シングル・インライン
・プチスチック・パフケージを清えている半導体集積回
路装置(フィン付SIP・IC)等のようなタブおよび
放熱板を備えている半導体装置全般に適用することがで
きる。
In the above explanation, the invention made by the present inventor was mainly applied to a transistor array with a heat sink, which is the background field of application, but the invention is not limited to this, and the present invention is not limited to this. - It can be applied to all semiconductor devices equipped with tabs and heat sinks, such as semiconductor integrated circuit devices (SIP/IC with fins) that clean puff cages.

〔発明の効果〕〔Effect of the invention〕

本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、次の通りである。
A brief explanation of the effects obtained by typical inventions disclosed in this application is as follows.

放熱板にタブとの隙間を調整する絶縁性の隙間調整部を
設け、樹脂封止パッケージ成形時にこの隙間調整部にタ
ブの裏面を当接することにより、樹脂封止パッケージ成
形時にタブを隙間調整部によって支持させることができ
るため、樹脂封止パフケージ成形時にレジン流れによっ
てタブが変形されるのを防止することができ、タブの変
形に伴うペレットクラックやワイヤ断線、短絡不良が発
生を防止することができる。
An insulating gap adjustment part is provided on the heat sink to adjust the gap between the tab and the tab, and the back side of the tab is brought into contact with this gap adjustment part during molding of the resin-sealed package. This prevents the tab from being deformed by resin flow during molding of the resin-sealed puff cage, and prevents pellet cracks, wire breaks, and short circuits caused by tab deformation. can.

絶縁性隙間調整部の高さを低くすることにより、タブと
放熱板との間に樹脂封止パッケージの成形によって形成
される樹脂絶縁層部の厚さをきわめて薄く設定すること
ができるため、タブおよびリード群と放熱板との間の熱
抵抗を小さく制御することができ、放熱性能をより一層
高めることができる。
By lowering the height of the insulating gap adjustment section, the thickness of the resin insulation layer formed by molding the resin sealing package between the tab and the heat sink can be set to be extremely thin. Moreover, the thermal resistance between the lead group and the heat sink can be controlled to be small, and the heat radiation performance can be further improved.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例である放熱板付トランジスタ
アレイを示す側面断面図、 第2図はその一部切断平面図である。 第3図以降は本発明の一実施例である放熱板付トランジ
スタプレイの製造方法を示すもので、第3図はその製造
方法に使用される多連リードフレームを示す一部省略平
面図、 第4図は第3図のrV−rl/線に沿う断面図、第5図
はベレットおよびワイヤボンディング工程後を示す一部
省略平面図、 第6図は第5図のVl−117I線を示す断面図、第7
図は放熱板付トランジスタアレイの製造方法に使用され
る多連放熱板を示す一部省略千面l第8図は第7図の■
−■矢視図、 第9図は一部断面を含む第7図の■−LX矢視l第1O
図は樹脂封止パッケージ成形工程を示す一部省略断面図
、 第1I図は第10図のXI−、XI線に沿う一部省略断
面図、 第12図はE型を取った状態を示す一部省略平面図、 第13図は放熱板付トランジスタアレイの実装状態を示
す正面図、 第14図はその側面断面図、 第15図はその背面図である。 第16図は本発明の他の実施例を示す縦断面l第17図
は本発明の別の他の実施例を示す縦断面図である。 IO・・・放熱板付トランジスタアレイ、11・・・多
連リードフレーム、12・・−単位リードフレーム、1
3・・・外枠、13a・・・小孔、14・・・アウタリ
ード、15・・・ダム、16・・・インナリード、】7
・・・タブ、18−・−ボンディング層、19・・・ペ
レット、19a・・・ボンディングバンド、20・・・
ワイヤ、21・・−多連放熱板、22・・・単位放熱板
、23.23A、23B・・・隙間調整部、24−・・
絶縁層部、24A・・・絶縁テープ、24B・・・絶縁
シート、25−・・抜は止め部、26.27・・・取付
孔、28・・−樹脂封止パフケージ、29−・・樹脂絶
縁層部、30・・・トランスファ成形装置、31−・上
型、32・・・下型、33−・・キャビティー、33a
・・・上型キャビティー凹部、33b・・・下型キャビ
ティー凹部、34・・・ボット、35・・・プランジャ
、36・・・カル、37・・・ランナ、38・−・ゲー
ト、39・・・リードフレーム逃げ凹所、40・・・放
熱板逃げ凹所、41・・・レジン、42・・・プリント
配線基板、43・・・スルーホール、44・・・導体層
部、45・・・はんだ盛り部。
FIG. 1 is a side sectional view showing a transistor array with a heat sink according to an embodiment of the present invention, and FIG. 2 is a partially cutaway plan view thereof. FIG. 3 and subsequent figures show a method of manufacturing a transistor play with a heat sink, which is an embodiment of the present invention. FIG. 3 is a partially omitted plan view showing a multiple lead frame used in the manufacturing method, and FIG. The figure is a sectional view taken along the rV-rl line in Fig. 3, Fig. 5 is a partially omitted plan view showing the bullet and after the wire bonding process, and Fig. 6 is a sectional view taken along the Vl-117I line in Fig. 5. , 7th
The figure shows a multiple heat sink used in the method for manufacturing a transistor array with a heat sink, with some parts omitted.
-■ View from the arrow, Figure 9 is the 1st O from the ■-LX arrow in Figure 7, including a partial cross section.
The figure is a partially omitted cross-sectional view showing the resin-sealed package molding process. Figure 1I is a partially omitted cross-sectional view taken along lines XI- and XI in Figure 10. Figure 12 is a partially omitted cross-sectional view showing the E-shaped state. 13 is a front view showing the mounted state of the transistor array with a heat sink, FIG. 14 is a side sectional view thereof, and FIG. 15 is a rear view thereof. FIG. 16 is a longitudinal section showing another embodiment of the present invention; FIG. 17 is a longitudinal section showing another embodiment of the invention. IO...Transistor array with heat sink, 11...Multiple lead frame, 12...-Unit lead frame, 1
3...Outer frame, 13a...Small hole, 14...Outer lead, 15...Dam, 16...Inner lead, ]7
...Tab, 18--Bonding layer, 19... Pellet, 19a... Bonding band, 20...
Wire, 21...-Multiple heat sink, 22...Unit heat sink, 23.23A, 23B...Gap adjustment section, 24-...
Insulating layer portion, 24A...Insulating tape, 24B...Insulating sheet, 25--Removal stop portion, 26.27...Mounting hole, 28...-Resin sealing puff cage, 29-...Resin Insulating layer portion, 30...Transfer molding device, 31--Upper mold, 32--Lower mold, 33--Cavity, 33a
...Upper mold cavity recess, 33b...Lower mold cavity recess, 34...Bot, 35...Plunger, 36...Cull, 37...Runner, 38...Gate, 39 ...Lead frame escape recess, 40...Radiation plate escape recess, 41...Resin, 42...Printed wiring board, 43...Through hole, 44...Conductor layer portion, 45... ...Solder mound.

Claims (1)

【特許請求の範囲】 1、半導体ペレットと、半導体ペレットがボンディング
されているタブと、タブにボンディングされた半導体ペ
レットに電気的に接続されている複数本のリードと、タ
ブの裏面に樹脂絶縁層部を介して近接するように位置さ
れている放熱板と、半導体ペレット、タブ、リード群の
一部および放熱板の一部を樹脂封止するパッケージとを
備えている半導体装置であって、前記放熱板に前記タブ
との隙間を調整することにより、前記樹脂絶縁層部の厚
さを制御する絶縁性の隙間調整部が設けられていること
を特徴とする半導体装置。 2、前記隙間調整部が、放熱板の一部が一主面倒から他
の主面側に隆起されることにより形成されていることを
特徴とする特許請求の範囲第1項記載の半導体装置。 3、前記隙間調整部が、放熱板上に付設された絶縁物に
より形成されていることを特徴とする特許請求の範囲第
1項記載の半導体装置。 4、放熱板の一主面に隙間調整部が形成される工程と、 リードフレームのタブ上に半導体ペレットがボンディン
グされるとともに、この半導体ペレットとリードフレー
ムのリードとが電気的に接続される工程と、 放熱板とリードフレームとがリードフレームのタブと放
熱板との間に前記隙間調整部が介在されて互いに当接さ
れた状態で、樹脂封止パッケージが半導体ペレット、タ
ブ、リードの一部および放熱板の一部を樹脂封止するよ
うに成形される工程と、 を備えていることを特徴とする半導体装置の製造方法。
[Claims] 1. A semiconductor pellet, a tab to which the semiconductor pellet is bonded, a plurality of leads electrically connected to the semiconductor pellet bonded to the tab, and a resin insulating layer on the back surface of the tab. 1. A semiconductor device comprising: a heat dissipation plate positioned close to each other through a portion thereof; and a package for sealing a semiconductor pellet, a tab, a part of the lead group, and a part of the heat dissipation plate with resin, 1. A semiconductor device characterized in that a heat dissipation plate is provided with an insulating gap adjusting section that controls the thickness of the resin insulating layer section by adjusting a gap with the tab. 2. The semiconductor device according to claim 1, wherein the gap adjustment portion is formed by protruding a part of the heat sink from one main surface toward the other main surface. 3. The semiconductor device according to claim 1, wherein the gap adjustment section is formed of an insulator attached to a heat sink. 4. A step in which a gap adjustment part is formed on one main surface of the heat sink, and a step in which a semiconductor pellet is bonded onto the tab of the lead frame, and the semiconductor pellet and the lead of the lead frame are electrically connected. and, with the heat sink and the lead frame in contact with each other with the gap adjustment portion interposed between the tab of the lead frame and the heat sink, the resin-sealed package is attached to a portion of the semiconductor pellet, the tab, and the lead. and a step of molding a part of the heat dissipation plate to be resin-sealed.
JP33228389A 1989-12-20 1989-12-20 Semiconductor device and manufacture thereof Pending JPH03191553A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33228389A JPH03191553A (en) 1989-12-20 1989-12-20 Semiconductor device and manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33228389A JPH03191553A (en) 1989-12-20 1989-12-20 Semiconductor device and manufacture thereof

Publications (1)

Publication Number Publication Date
JPH03191553A true JPH03191553A (en) 1991-08-21

Family

ID=18253219

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33228389A Pending JPH03191553A (en) 1989-12-20 1989-12-20 Semiconductor device and manufacture thereof

Country Status (1)

Country Link
JP (1) JPH03191553A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009278134A (en) * 2009-08-24 2009-11-26 Hitachi Ltd Power module and inverter
JP2010500754A (en) * 2006-08-10 2010-01-07 ヴィシャイ ジェネラル セミコンダクター エルエルシー Semiconductor device with improved heat dissipation capability

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010500754A (en) * 2006-08-10 2010-01-07 ヴィシャイ ジェネラル セミコンダクター エルエルシー Semiconductor device with improved heat dissipation capability
JP2009278134A (en) * 2009-08-24 2009-11-26 Hitachi Ltd Power module and inverter

Similar Documents

Publication Publication Date Title
KR100390094B1 (en) Semiconductor device and manufacturing method
US6713849B2 (en) Semiconductor utilizing grooves in lead and tab portions of lead frame to prevent peel off between the lead frame and the resin
JP3027512B2 (en) Power MOSFET
KR100324333B1 (en) Stacked package and fabricating method thereof
US6410363B1 (en) Semiconductor device and method of manufacturing same
US8546183B2 (en) Method for fabricating heat dissipating semiconductor package
US5471088A (en) Semiconductor package and method for manufacturing the same
US20240096759A1 (en) Smds integration on qfn by 3d stacked solution
JPH04293259A (en) Semiconductor device and its manufacturing method
JP2593702B2 (en) Method for manufacturing semiconductor device
JP3479121B2 (en) Resin molding method for BGA package
US8377753B2 (en) Method of fabricating a semiconductor device having a resin with warpage compensated structures
JPH03191553A (en) Semiconductor device and manufacture thereof
JP3688440B2 (en) Semiconductor device
JP2002100722A (en) Semiconductor device
JPH088375A (en) Semiconductor device and lead frame and mold used for manufacturing the same
JPH04186662A (en) Semiconductor device and its manufacture
JPH03286558A (en) Semiconductor device, its manufacturing method, and lead frame used therein
JP3040235B2 (en) Lead frame and resin-sealed semiconductor device using the same
CN222507632U (en) TO-252 lead frame, packaging structure and lead frame strip
JPH08148515A (en) Production of semiconductor device
JPH0817989A (en) Semiconductor device and manufacturing method thereof
JP4620710B2 (en) Semiconductor device
JP2939094B2 (en) Method for manufacturing power semiconductor device
JP4049782B2 (en) Semiconductor device