[go: up one dir, main page]

JPH0323425A - Matrix type display device - Google Patents

Matrix type display device

Info

Publication number
JPH0323425A
JPH0323425A JP1157956A JP15795689A JPH0323425A JP H0323425 A JPH0323425 A JP H0323425A JP 1157956 A JP1157956 A JP 1157956A JP 15795689 A JP15795689 A JP 15795689A JP H0323425 A JPH0323425 A JP H0323425A
Authority
JP
Japan
Prior art keywords
wiring
bus
source bus
spare
preliminary
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1157956A
Other languages
Japanese (ja)
Inventor
Kiyoshi Nakazawa
中沢 清
Mikio Katayama
幹雄 片山
Hiroaki Kato
博章 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP1157956A priority Critical patent/JPH0323425A/en
Priority to EP90306699A priority patent/EP0404528B1/en
Priority to DE69013239T priority patent/DE69013239T2/en
Priority to KR1019900009060A priority patent/KR930009099B1/en
Priority to US07/540,594 priority patent/US5268678A/en
Publication of JPH0323425A publication Critical patent/JPH0323425A/en
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)

Abstract

PURPOSE:To correct a disconnection part and to prevent the load capacity, electric resistance, and noise of wiring after the correction from increasing by providing spare wiring which crosses scanning lines and signal lines across and insulating film on both end parts of columns of the scanning lines and signal lines and leading its one end out of a display electrode substrate so that it can be connected. CONSTITUTION:The spare wiring 3 which crosses some of scanning or signal lines in an column and an insulating film is provided at both end parts of at least one of columns of the scanning lines 1 and signal lines 2, and one end is led out of the display electrode substrate and arranged so that it can be connected mutually. If bus wire 1 or 2 crossing the spare wiring is broken to become defective bus wiring, the defective bus wiring and spare wiring 3 are connected electrically to two intersection parts 4a and 4b of the defective bus wiring and two spare wiring parts 3. Further, the two spare wiring parts 3 are connected electrically outside the display electrode substrate where they can be connected. Consequently, the defective wiring is corrected and the load capacity and electric resistance of the whole bus wiring after the correction never increase.

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、バス配線の断線修正機能を有するマトリクス
型表示装置に関する。
DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a matrix type display device having a function of correcting disconnection of bus wiring.

(従来の技術) CRTに代わる画像表示装置として、液晶等を用いたマ
トリクス型表示装置が注目されている。
(Prior Art) A matrix type display device using liquid crystal or the like is attracting attention as an image display device to replace a CRT.

マトリクス型表示装置を用いて精細な画像を表示するた
めには、マトリクスを構戊する絵素の大きさを非常に小
さくし、しかも非常に多くの絵素数を用いる必要がある
。絵素数が増大すると、それに伴って走査線及び信号線
として機能するバス配線の全長も長くなる。バス配線の
全長が長くなるに伴い、該バス配線には断線不良が生じ
易くなる。
In order to display fine images using a matrix type display device, it is necessary to make the size of the picture elements that make up the matrix very small and to use a very large number of picture elements. As the number of picture elements increases, the total length of bus wiring that functions as scanning lines and signal lines also increases. As the total length of the bus wiring increases, disconnection defects are more likely to occur in the bus wiring.

そのうえ、表示装置の大型化に伴い、バス配線の全長は
更に長くなり、断線不良の無いバス配線を作製すること
は益々困難となってくる。
Moreover, as display devices become larger, the total length of bus wiring becomes longer, and it becomes increasingly difficult to manufacture bus wiring without disconnection defects.

(発明が解決しようとする課題) バス配線の断線不良を修正する機能を備えたマトリクス
型表示装置が、開発されている。第4図にその表示装置
に用いられる表示電極基板の回路図の一例を示す。一方
向に平行する多数のゲートバス配線2に直交して、多数
のソースバス配線lが平行して設けられている。ゲート
バス配線2及びソースバス配線1は、絶縁膜を介して非
導通状態で交差している。ゲートバス配線2及びソース
バス配線lに囲まれた矩形の各領域には、絵素電擾l2
がそれぞれ設けられ、絵素′ri庫I2と対向電極との
間に液晶が封入され、肢晶セル16が形成されている。
(Problems to be Solved by the Invention) A matrix display device has been developed that has a function of correcting disconnection defects in bus wiring. FIG. 4 shows an example of a circuit diagram of a display electrode substrate used in the display device. A large number of source bus lines 1 are provided in parallel, orthogonal to a large number of gate bus lines 2 that are parallel to each other in one direction. The gate bus wiring 2 and the source bus wiring 1 intersect with each other with an insulating film interposed therebetween in a non-conducting state. Each rectangular area surrounded by the gate bus wiring 2 and the source bus wiring l has a pixel electric field l2.
are provided respectively, and a liquid crystal is sealed between the picture element storage I2 and the counter electrode to form a crystal cell 16.

各絵素電極l2には、スイノチング素子としてTFT 
(丁hin Film Transistor)  1
lが接続されている。TFTIIのゲート電極l3及び
ソース電極l4は、それぞれゲートバス配線2及びソー
スバス配線1 1,:接続されている。TFTIIのド
レイン電極15は絵素電極12に接続されている。多数
の絵素が形成されている領域の外周には、予備配線3が
設けられている。予備配線3は各ゲートバス配1i12
及びソースバス配線lと絶縁膜を介して非導通状態で交
差している。
Each picture element electrode l2 has a TFT as a switching element.
(Dinghin Film Transistor) 1
l is connected. The gate electrode l3 and source electrode l4 of TFTII are connected to the gate bus line 2 and the source bus line 11, respectively. The drain electrode 15 of TFTII is connected to the picture element electrode 12. A preliminary wiring 3 is provided around the outer periphery of a region where a large number of picture elements are formed. Preliminary wiring 3 is each gate bus wiring 1i12
and intersect with the source bus line 1 via an insulating film in a non-conductive state.

このような回路を有する表示電極基板に於て、例えばン
ースバス配線1に断線不良が生じた場合には、予備配線
3を用いて該不良を修正することができる。第4図に示
すように一本のソースバス配線lに断線部4が生じてい
るならば、断線部4を生じている不良ソースバス配線1
の両端部の、予備配線3と交差している交差部4a及び
4bに於て、不良ソースバス配線1と予備配線3とが電
気的に接続される。このように2箇所で接続することに
より、不良ソースバス配線1の断線部4の両側の部分は
、予備配線3を介して電気的に接続される。
In a display electrode substrate having such a circuit, if a disconnection defect occurs in the first bus wiring 1, for example, the defect can be corrected using the spare wiring 3. If a disconnection 4 occurs in one source bus wiring l as shown in FIG. 4, the defective source bus wiring 1 that has the disconnection 4
The defective source bus line 1 and the spare line 3 are electrically connected at intersections 4a and 4b that intersect with the spare line 3 at both ends of the line. By connecting at two locations in this manner, the portions on both sides of the disconnection portion 4 of the defective source bus wiring 1 are electrically connected via the preliminary wiring 3.

しかし、このようにして修正を行うと、次のような問題
点が発生する。
However, when correction is performed in this manner, the following problems occur.

まず第一に、負荷容量の問題が挙げられる。予備配線3
が接続されたソースバス配線l (以下では「修正ソー
スバス配線」と称する)の負荷容皿C2は、正常なソー
スバス配線lの負荷容ffi C eに、予備配線3の
負荷容ffi C +を加えた値となる。即ち、C2=
Ce+CIとなる。予備配線3の長さは、2本のゲート
バス配線2と2本のソースバス配線1との合計の長さに
ほぼ等しいので、負荷容ffi C + IiC8に比
べ非常に大きな値となる。ソースバス配線1を介して絵
素電極l2に信号を供給するドライバICのfrlは、
正常なソースバス記線の負荷容量C8を憇定して設計さ
れるので、大きな負荷容量c2を有する修正ソースバス
配線を介して絵素電極l2を駆動するには、能力不足と
なる。従って、修正ソースバス配線に接続された絵素電
極12によって形成される絵素は、池の正常なソースバ
ス配線lに接続された絵素電極12によって形成される
絵素とは異なった表示状態となる。そのため、上述のよ
うに予備配線3による修正を行っても、断線部4は完全
には修正され得ないことになる。
First of all, there is the issue of load capacity. Preliminary wiring 3
The load capacity pan C2 of the source bus wiring l (hereinafter referred to as "modified source bus wiring") to which is connected is the load capacity ffi C e of the normal source bus wiring l, and the load capacity ffi C + of the preliminary wiring 3. The value is the sum of That is, C2=
It becomes Ce+CI. The length of the preliminary wiring 3 is approximately equal to the total length of the two gate bus wirings 2 and the two source bus wirings 1, and therefore has a much larger value than the load capacitance ffiC+IiC8. The frl of the driver IC that supplies the signal to the picture element electrode l2 via the source bus wiring 1 is
Since it is designed by determining the load capacitance C8 of the normal source bus line, the capacity is insufficient to drive the picture element electrode l2 via the modified source bus wiring having a large load capacitance c2. Therefore, the picture element formed by the picture element electrode 12 connected to the corrected source bus wiring has a different display state from the picture element formed by the picture element electrode 12 connected to the normal source bus wiring l. becomes. Therefore, even if the repair is performed using the preliminary wiring 3 as described above, the disconnection portion 4 cannot be completely repaired.

第二の問題点として、信号の遅延が挙げられる。The second problem is signal delay.

修正ソースバス配線に交差部4bに近い方の端部から信
号が供給されているとすると、修正ソースバス配線の断
線部4から交差部4aに至る部分には予備配線3を介し
て信号が供給されことになる。
Assuming that a signal is supplied to the corrected source bus wiring from the end closer to the intersection 4b, the signal is supplied to the part of the corrected source bus wiring from the disconnection part 4 to the intersection 4a via the preliminary wiring 3. It will be done.

信号は交差部4aに達するまで、他の正常なソースバス
配L’X lよりも長い距離を伝送される。このように
修正ソースバス配線全体の長さは、正常なソースバス配
Ll lより長くなり、電気抵抗が大きくなって、信号
が遅延することになる。信号が大きく遅延した絵素電極
l2によって形成される絵素は、他の正常なンースバス
配線lに接続された絵素電極12によって形戊される絵
素とは異なりた表示状態となる。そのため、上述のよう
に予備配線3による修正を行っても、断線部4は完全に
は修正され得ないことになる。。
The signal is transmitted over a longer distance than other normal source bus lines L'X1 until it reaches the intersection 4a. In this way, the entire length of the corrected source bus wiring becomes longer than the normal source bus wiring, and the electrical resistance increases, resulting in signal delays. A picture element formed by the picture element electrode l2 whose signal is greatly delayed has a display state different from a picture element formed by the picture element electrode 12 connected to the other normal source bus line l. Therefore, even if the repair is performed using the preliminary wiring 3 as described above, the disconnection portion 4 cannot be completely repaired. .

第三の問題点として、信号ノイズが挙げられる。The third problem is signal noise.

予備配線3は全てのゲートバス配線2及びソースバス配
線1と交差しているので、この予備配線3と接続された
修正ソ・−スバス記線は、これらの交差する多数のバス
配線の信号の影響を受ける。これらの信号の影響が予備
配線3上に加重され、ノイズとして現れる。このノイズ
は、他のンースバス配線lとの交差部分を持たない正常
なソースバス配線lのノイズに比べ非常に大きいので、
修正ソースパス配線に接続された絵素電極l2によって
形成される絵素は、他の正常な絵素74極l2によって
形成される絵素とは異なった表示状態となることがある
。そのような場合には、上述のように予備配線3による
修正を行っても、断線部4は完全には修正され得ないこ
とになる。
Since the preliminary wiring 3 intersects with all the gate bus wirings 2 and source bus wirings 1, the modified source bus markings connected to this preliminary wiring 3 will be able to handle the signals of the many intersecting bus wirings. to be influenced. The influence of these signals is weighted on the preliminary wiring 3 and appears as noise. This noise is much larger than the noise of a normal source bus wiring l that does not have any intersections with other source bus wiring l.
The picture element formed by the picture element electrode l2 connected to the modified source path wiring may have a different display state from the picture element formed by the other normal picture element 74 electrode l2. In such a case, even if the repair using the preliminary wiring 3 is performed as described above, the disconnection portion 4 cannot be completely repaired.

以上の問題点は、何れも表示装置が大型になるに従い、
顕著に現れる。前述のように表示装置が大型になるに従
って断線不良は生じ易くなるので、大型の表示装置ほど
上述の問題点の解決の必要性は大きくなる。
All of the above problems arise as display devices become larger.
noticeable. As mentioned above, as the size of the display device increases, disconnection defects become more likely to occur, so the larger the display device, the greater the need to solve the above-mentioned problems.

本発明は上記の問題点を解決するものであり、本発明の
目的は、断線部を修正する機能を有し、しかも断線部を
修正しても修正された配線の負荷容量、電気抵抗、及び
ノイズが殆ど増加しないマトリクス型表示装置を提供す
ることである。
The present invention solves the above-mentioned problems, and an object of the present invention is to have a function of correcting a disconnection, and even if the disconnection is corrected, the load capacity, electrical resistance, and It is an object of the present invention to provide a matrix type display device in which noise hardly increases.

(課題を解決するための手段) 本発明のマトリクス型表示装置は、マトリクス状に配列
された絵素電極と、該絵素電極の間にそれぞれ一方向に
列をなして縦横に配線された走査線及び信号線と、を有
する表示電極基板を備えたマトリクス型表示装置であっ
て、該走査線及び該信号線の列の少なくとも一方の列の
両端部のそれぞれに於て、該一方の列中の少なくとも一
部の線と絶縁膜を介して交差している予備配線を備え、
それぞれの該予備配線の一端が該表示電極基板の外部へ
引き出され、互いに接続可能に配されており、そのこと
によって上記目的が達成される。
(Means for Solving the Problems) A matrix type display device of the present invention includes picture element electrodes arranged in a matrix, and scanning lines arranged vertically and horizontally in rows in one direction between the picture element electrodes. A matrix type display device including a display electrode substrate having a line and a signal line, at each of both ends of at least one column of the scanning line and the signal line. comprising a preliminary wiring that intersects with at least a part of the lines through an insulating film,
One end of each of the preliminary wirings is drawn out to the outside of the display electrode substrate and arranged so as to be connectable to each other, thereby achieving the above object.

(作用) 本発明のマトリクス型表示装置では、表示電極基板上に
形成された走査線及び信号線から成るバス配線のうち、
少なくとも一方のバス配線の、少なくとも一部のバス配
線の両端部のそれぞれに於て、予備配線が絶縁膜を介し
て交差している。それぞれの予備配線は表示電極基板の
外部、例えば回路基板等へ負荷容量及び電気抵抗の小さ
い配線によって引き出され、或いはジャンパ線として引
き出され、後に接続できるように配されている。
(Function) In the matrix type display device of the present invention, among the bus wiring consisting of scanning lines and signal lines formed on the display electrode substrate,
At each of both ends of at least one part of the bus wiring, the preliminary wiring intersects with an insulating film interposed therebetween. Each preliminary wiring is drawn out to the outside of the display electrode substrate, such as a circuit board, by a wiring with low load capacity and electrical resistance, or as a jumper wire, and arranged so that it can be connected later.

予備配線が交差しているバス配線の何れかに断線が生じ
、不良バス配線となった場合には、該不良バス配線と2
つの予備配線との2つの交差部のそれぞれに於て、該不
良バス配線と予備配線とが電気的に接続される。更に、
2つの予備配線は、表示電極基板外部の接続可能に配さ
れている部分で電気的に接続される。このようにして断
線したバス配線の両側は、予備配線を介して表示電極基
板外部で電気的に接続され、不良バス配線は修正される
If a break occurs in any of the bus wirings that the spare wiring intersects with, resulting in a defective bus wiring, the defective bus wiring and the two
The defective bus wiring and the spare wiring are electrically connected at each of the two intersections with the two spare wirings. Furthermore,
The two preliminary wirings are electrically connected at a connectable portion outside the display electrode substrate. Both sides of the bus wiring that has been disconnected in this way are electrically connected outside the display electrode substrate via the spare wiring, and the defective bus wiring is repaired.

本発明の表示装置では、前述の従来例のように表示電極
基板上の予備配線は該基板の外周部全てには形成されず
、必要最小限の長さで形成されている。そのため、予備
配線を用いて修正されたバス配線全体の負荷容量及び電
気抵抗は、前述の従来例のように極端に大きくなること
はない。従って、ドライバICの能力不足が生じること
もなく、信号が遅延することもない。また、本発明の表
示装置では、予備配線が交差するバス配線の数を少なく
することができるので、これらの交差バス配線の信号か
ら受けるノイズを低減することができる。
In the display device of the present invention, the preliminary wiring on the display electrode substrate is not formed on the entire outer periphery of the substrate as in the conventional example described above, but is formed with the minimum necessary length. Therefore, the load capacitance and electrical resistance of the entire bus wiring modified using the spare wiring do not become extremely large as in the conventional example described above. Therefore, the driver IC will not have insufficient capacity, and the signal will not be delayed. Furthermore, in the display device of the present invention, since the number of bus wires that the preliminary wire intersects can be reduced, noise received from signals of these intersecting bus wires can be reduced.

(実施gA+) 本発明を実施例について以下に説明する。第1図に本発
明のマトリクス型表示装置に用いられるアクティブマト
リクス基板の一例の回路図を示す。
(Example gA+) The present invention will be described below with reference to Examples. FIG. 1 shows a circuit diagram of an example of an active matrix substrate used in a matrix type display device of the present invention.

一方向に平行する多数のゲートバス配線2に直交して、
多数のソースバス配線lが平行して設けられている。ソ
ースパス配線1は2組のソースバス配線1a及びlbか
らなり、ソースバス配線1a及び1bはそれぞれ異なっ
たドライバICに接続されている。ゲートバス配線2及
びソースバス配線lは、絶縁膜を介して非導通状態で交
差している。
Orthogonally to a large number of gate bus lines 2 parallel to one direction,
A large number of source bus lines 1 are provided in parallel. The source path wiring 1 consists of two sets of source bus wirings 1a and lb, and the source bus wirings 1a and 1b are connected to different driver ICs, respectively. The gate bus line 2 and the source bus line 1 intersect with each other with an insulating film interposed therebetween in a non-conducting state.

ゲートバス配線2及びソースバス配線1に囲まれた矩形
の各領域には、絵素電極l2がそれぞれ設けられ、絵素
電極l2と対向74極との間に液晶が封入され、液晶セ
ル16が形成されている。各絵素電極l2には、スイッ
チング素子としてTFTllが接続されている。TFT
IIのゲート電極l3及びソース電極14は、それぞれ
ゲートバス配線2及びソースバス配線1に接続されてい
る。
A picture element electrode l2 is provided in each rectangular area surrounded by the gate bus wiring 2 and the source bus wiring 1, liquid crystal is sealed between the picture element electrode l2 and the 74 opposing poles, and a liquid crystal cell 16 is formed. It is formed. A TFTll is connected to each picture element electrode l2 as a switching element. TFT
The gate electrode l3 and source electrode 14 of II are connected to the gate bus line 2 and source bus line 1, respectively.

TFTIIのドレイン電極l5は絵素電極12に接続さ
れている。ンースバス配線lの両端部には、それぞれ予
備配線3a及び3bが絶縁膜を介して交差している。予
備配線3a及び3bはそれぞれゲートバス配線2とは交
差することなく、基板外部の配線に接続されている。
The drain electrode l5 of TFTII is connected to the picture element electrode 12. Preliminary wirings 3a and 3b intersect at both ends of the bus wiring 1 with an insulating film interposed therebetween. The preliminary wires 3a and 3b are each connected to a wire outside the substrate without intersecting the gate bus wire 2.

第2図に第1図の回路を有するアクティブマトリクス基
板に接続されるドライバフィルムの一例の平面図を示す
。ドライバフィルム7上にはドライバIC8が設けられ
、ドライバIC8からはソースバス配線1aに接続され
るソースバス接続線9が延設されている。ソースバス接
続線9に並行して、フィルム上予備配線10が設けられ
ている。
FIG. 2 shows a plan view of an example of a driver film connected to an active matrix substrate having the circuit shown in FIG. 1. A driver IC 8 is provided on the driver film 7, and a source bus connection line 9 extending from the driver IC 8 is connected to the source bus wiring 1a. A preliminary wiring 10 on the film is provided in parallel to the source bus connection line 9.

フィルム上予備配線lOの一方の端部10aは、アクテ
ィブマトリクス基板上の予備配線3aに接続されている
。フィルム上予備配線10の他方の端部10bは回路基
板上に導かれる接続用配線に接続されている。
One end 10a of the on-film auxiliary wiring 10 is connected to the auxiliary wiring 3a on the active matrix substrate. The other end 10b of the on-film preliminary wiring 10 is connected to a connection wiring led onto the circuit board.

第1図のアクティブマトリクス基板上のもう一組のソー
スバス配線1b及び予備配13bは、第2図に示すもの
と同様の他のドライバフィルムに接続され、予備配線3
bが接続されたフィルム上予備配線は、更に上記の回路
基板上に導かれた接続用配線に接続されている。上記の
回路基板上では2つの予備配線3a及び3bにフィルム
上予備配線を介して接続された2つの接続用配線が、後
に互いに接続できるように配されている。
Another set of source bus wiring 1b and preliminary wiring 13b on the active matrix substrate of FIG. 1 are connected to another driver film similar to that shown in FIG.
The preliminary wiring on the film to which b is connected is further connected to the connection wiring led on the circuit board. On the above circuit board, two connection wirings connected to the two preliminary wirings 3a and 3b via the preliminary wiring on the film are arranged so that they can be connected to each other later.

本実施例の表示装置のソースバス配線lに断線不良が生
じた場合の修正方法を以下に示す。第1図に示すように
ソースバス配線II)に断線部4が生じているならば、
断線部4を生じている不良ソースバス配線1bの両端部
の、予備配線3aと交差している交差部4aに於て、不
良ソースバス配線tbと予備配1i3aとが電気的に接
続される。
A method of correcting a disconnection failure occurring in the source bus wiring l of the display device of this embodiment will be described below. If a disconnection 4 occurs in the source bus wiring II) as shown in FIG.
The defective source bus wiring tb and the preliminary wiring 1i3a are electrically connected at the intersection portions 4a which intersect with the preliminary wiring 3a at both ends of the defective source bus wiring 1b where the disconnection portion 4 has occurred.

同様に、予備配113bと交差している交差部4bに於
て、不良ンースバス配glbと予備配線3bとが電気的
に接続される。更に前述の回路基板上に於て、予備配線
3a及び3bに接続された2つの接続用配線が電気的に
接続される。このように3謳所で電気的接続を行うこと
により、ソースバス配線1bの断線部4の両端の部分が
、基板外部の接続用配線を介して電気的に接続される。
Similarly, the defective bus wiring glb and the spare wiring 3b are electrically connected at the intersection 4b that intersects with the spare wiring 113b. Furthermore, on the aforementioned circuit board, two connection wires connected to the preliminary wires 3a and 3b are electrically connected. By making electrical connections at three locations in this manner, both ends of the disconnected portion 4 of the source bus wiring 1b are electrically connected via the connection wiring outside the substrate.

このように断線不良が修正されたソースバス配線全体の
負荷容量及び電気抵抗は、前述の従来例のように極端に
大きくなることはない。従って、ドライバIC8の能力
不足が生じることもなく、信号遅延も生じない。また、
本発明の表示装置では、予備配線と交差するバス配線の
数を少なくすることかできるので、これらの交差バス配
線からのノイズが低減されている。
The load capacitance and electrical resistance of the entire source bus wiring whose disconnection has been corrected in this way does not become extremely large as in the prior art example described above. Therefore, the driver IC 8 does not have insufficient capacity, and no signal delay occurs. Also,
In the display device of the present invention, the number of bus wires that intersect with the spare wires can be reduced, so noise from these intersecting bus wires is reduced.

第3図に本発明の他の実施例の回路図を示す。FIG. 3 shows a circuit diagram of another embodiment of the present invention.

第3図では簡単の為にゲートバス配線、T F T1絵
素電極等を省略し、ソースバス配線及び予備配線のみを
示してある。本実施例ではソースバス配線lは4 1I
1のソースバス配線1a%lbs  IC%及び1dに
分けられてる。ソースバス配線1a、lb,lc,及び
1dは、それぞれ異なるドライバrcに接続されている
In FIG. 3, for the sake of simplicity, gate bus wiring, TFT1 picture element electrodes, etc. are omitted, and only source bus wiring and spare wiring are shown. In this example, the source bus wiring l is 41I
The source bus wiring of 1 is divided into 1a% lbs IC% and 1d. Source bus lines 1a, lb, lc, and 1d are connected to different drivers rc, respectively.

ンースバス配線1a及びlcの両端部には予備配線3a
及び3cが絶縁膜を介して交差している。
Preliminary wiring 3a is provided at both ends of the bus wiring 1a and lc.
and 3c intersect with each other via an insulating film.

同様に、ソースバス配線1b及びldの両端部には予備
配線3b及び3dが絶縁膜を介して交差している。ソー
スバス配111a及び予備配線3aは、第2図に示すよ
うなドライバフィルム上のソースバス接続線及びフィル
ム上予備配線に接続され、該フィルム上予備配線は更に
回路基板上に導かれた接続用配線に接続されている。同
様に、ソースバス配線1c及び予備配vA3cは、ドラ
イバフィルム上のンースバス接続線及びフィルム上予備
配線に接続され、該フイルム上予備配線は更に上記回路
基板上に導かれた接続用配線に接続されている。回路基
板上に導かれた接続用配線は、上述の予備配113aに
フィルム上予備配線を介して接続された接続用配線と、
後に接続できるように配されている。同様に、予備配線
3b及び3dも回路基板上に互いに接続可能に配された
接続用配線に接続されている。
Similarly, preliminary wires 3b and 3d intersect at both ends of source bus wires 1b and ld with an insulating film interposed therebetween. The source bus wiring 111a and the spare wiring 3a are connected to the source bus connection line on the driver film and the spare wiring on the film as shown in FIG. connected to wiring. Similarly, the source bus wiring 1c and the spare wiring vA3c are connected to the source bus connection line on the driver film and the spare wiring on the film, and the spare wiring on the film is further connected to the connection wiring led on the circuit board. ing. The connection wiring led on the circuit board is connected to the above-mentioned preliminary wiring 113a via the preliminary wiring on the film, and
It is arranged so that it can be connected later. Similarly, the preliminary wires 3b and 3d are also connected to connection wires arranged on the circuit board so that they can be connected to each other.

本実施列に於てンースバス配線1aに断線部4が生じて
いる場合には、断線部4を生じている不良ソースバス配
線1aの両端部で、該不良ソースバス配線1aと2つの
予備配i13a及び3cとが接続される。即ち、不良ソ
ースバス配線1aと予備配線3aとが、交差部4aで電
気的に接続され、不良ソースバス配線1aと予備配1i
3cとが、交差部4Cで電気的に接続される。更に前述
の回路基板上に於て、予備配線3a及び3Cに接続され
た2つの接続用配線が電気的に接続される。このように
3箇所で電気的接続を行うことにより、ソ一スバス配線
1aの断線部4の両端の部分が、予備配線3a及び3c
,並びに表示電極基板外部の回路を介して電気的に接続
される。
In this example, when a disconnection 4 occurs in the source bus wiring 1a, the defective source bus wiring 1a and the two spare wiring i13a are connected to each other at both ends of the defective source bus wiring 1a where the disconnection 4 has occurred. and 3c are connected. That is, the defective source bus wiring 1a and the spare wiring 3a are electrically connected at the intersection 4a, and the defective source bus wiring 1a and the spare wiring 1i
3c are electrically connected at the intersection 4C. Furthermore, on the aforementioned circuit board, two connection wires connected to the preliminary wires 3a and 3C are electrically connected. By making electrical connections at three locations in this way, both ends of the disconnected portion 4 of the source bus wiring 1a are connected to the preliminary wiring 3a and 3c.
, and are electrically connected via a circuit external to the display electrode substrate.

上記の実施例では何れも本発明のソースバス配線1の断
線不良を修正する為の構戊のみについて述べたが、本発
明はゲートバス配線2に生じた断線不良を修正する為の
構成とすることもできる。
In the above embodiments, only the structure for correcting a disconnection defect in the source bus wiring 1 of the present invention has been described, but the present invention has a structure for correcting a disconnection defect occurring in the gate bus interconnection 2. You can also do that.

ゲートバス配線2の断線不良を修正する為の構成とする
には、予備配線はゲートバス配線2と絶縁膜を介して交
差するように配される。更に、本発明の表示装置は、ソ
ースバス配illの断線修正機能と、ゲートバス配線2
の断線修正機能とを有する構成とすることも可能である
In order to obtain a configuration for correcting a disconnection defect in the gate bus wiring 2, the spare wiring is arranged to intersect with the gate bus wiring 2 with an insulating film interposed therebetween. Furthermore, the display device of the present invention has a disconnection correction function of the source bus wiring and a gate bus wiring 2.
It is also possible to have a configuration having a disconnection correction function.

本実施例ではアクティブマトリクス方式の表示装置のみ
について言及したが、本発明は他の方式の表示装置にも
適用することができる。
In this embodiment, only an active matrix type display device has been described, but the present invention can also be applied to other types of display devices.

(発明の効果〉 本発明のマトリクス型表示装置は、バス配線の断線部を
修正する機能を有し、しかも修正された配線の負荷容量
、電気抵抗、及びノイズが殆ど増加しない。そのため、
絵素欠陥を確実に修正することができ、表示装置の歩留
りが向上し、表示装置のコスト低減に寄与することがで
きる。
(Effects of the Invention) The matrix type display device of the present invention has a function of correcting a disconnected part of a bus wiring, and the load capacity, electrical resistance, and noise of the corrected wiring hardly increase.Therefore,
Pixel defects can be reliably corrected, the yield of display devices can be improved, and the cost of display devices can be reduced.

4.   の. な:8 第1図は本発明のマトリクス型表示装置に用いられるア
クティブマトリクス基板の一例の回路図、第2図は第1
図の基板に接続されるドライバフィルムの平面図、第3
図は本発明の他の実施例のソースバス配線及び予備配線
の回路図、第4図は断線不良を修正する機能を備えたア
クティブマトリクス基板の改良例を示す回路図である。
4. of. N:8 FIG. 1 is a circuit diagram of an example of an active matrix substrate used in a matrix type display device of the present invention, and FIG.
Top view of the driver film connected to the board shown in Figure 3.
The figure is a circuit diagram of source bus wiring and spare wiring according to another embodiment of the present invention, and FIG. 4 is a circuit diagram showing an improved example of an active matrix board having a function of correcting disconnection defects.

1,  la,lb,lc,ld・・・ソースバス配線
、2・・・ゲートバス配線、3a,3b,3c,3d−
予備配線、4・・・断線部、4a,4b・・・交差部、
7・・・ドライバフィルム、8・・・ドライバIC,9
−・・ソースバス接続線、10・・・フィルム上予備配
線、1l・・・TFT,12・・・絵素電極。
1, la, lb, lc, ld... source bus wiring, 2... gate bus wiring, 3a, 3b, 3c, 3d-
Preliminary wiring, 4...disconnection part, 4a, 4b...crossing part,
7... Driver film, 8... Driver IC, 9
-... Source bus connection line, 10... Preliminary wiring on film, 1l... TFT, 12... Picture element electrode.

以上that's all

Claims (1)

【特許請求の範囲】[Claims] 1、マトリクス状に配列された絵素電極と、該絵素電極
の間にそれぞれ一方向に列をなして縦横に配線された走
査線及び信号線と、を有する表示電極基板を備えたマト
リクス型表示装置であって、該走査線及び該信号線の列
の少なくとも一方の列の両端部のそれぞれに於て、該一
方の列中の少なくとも一部の線と絶縁膜を介して交差し
ている予備配線を備え、それぞれの該予備配線の一端が
該表示電極基板の外部へ引き出され、互いに接続可能に
配されているマトリクス型表示装置。
1. A matrix type including a display electrode substrate having picture element electrodes arranged in a matrix, and scanning lines and signal lines arranged vertically and horizontally in rows in one direction between the picture element electrodes. In the display device, each of the ends of at least one of the scanning lines and the signal lines intersects with at least some lines in the one column via an insulating film. A matrix type display device comprising preliminary wiring, one end of each of the preliminary wiring being drawn out to the outside of the display electrode substrate, and arranged so as to be connectable to each other.
JP1157956A 1989-06-20 1989-06-20 Matrix type display device Pending JPH0323425A (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP1157956A JPH0323425A (en) 1989-06-20 1989-06-20 Matrix type display device
EP90306699A EP0404528B1 (en) 1989-06-20 1990-06-20 Matrix-type display device
DE69013239T DE69013239T2 (en) 1989-06-20 1990-06-20 Matrix display device.
KR1019900009060A KR930009099B1 (en) 1989-06-20 1990-06-20 Display device of matrix type
US07/540,594 US5268678A (en) 1989-06-20 1990-06-20 Matrix-type display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1157956A JPH0323425A (en) 1989-06-20 1989-06-20 Matrix type display device

Publications (1)

Publication Number Publication Date
JPH0323425A true JPH0323425A (en) 1991-01-31

Family

ID=15661131

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1157956A Pending JPH0323425A (en) 1989-06-20 1989-06-20 Matrix type display device

Country Status (1)

Country Link
JP (1) JPH0323425A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04324829A (en) * 1991-04-25 1992-11-13 Sanyo Electric Co Ltd Liquid crystal display device
JPH04350824A (en) * 1991-05-29 1992-12-04 Sanyo Electric Co Ltd Display device and its disconnection defect remedying method
US6023310A (en) * 1997-02-06 2000-02-08 Mitsubishi Denki Kabushiki Kaisha Active matrix liquid crystal display with repeating repair line pattern
KR100492456B1 (en) * 2001-10-30 2005-05-31 샤프 가부시키가이샤 Display device and driving method thereof
WO2014042074A1 (en) 2012-09-13 2014-03-20 シャープ株式会社 Liquid crystal display device
US8730423B2 (en) 2005-01-27 2014-05-20 Sharp Kabushiki Kaisha Display device, liquid crystal display device, and method for producing a display device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS599634A (en) * 1982-07-07 1984-01-19 Seiko Epson Corp liquid crystal display device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS599634A (en) * 1982-07-07 1984-01-19 Seiko Epson Corp liquid crystal display device

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04324829A (en) * 1991-04-25 1992-11-13 Sanyo Electric Co Ltd Liquid crystal display device
JPH04350824A (en) * 1991-05-29 1992-12-04 Sanyo Electric Co Ltd Display device and its disconnection defect remedying method
US6023310A (en) * 1997-02-06 2000-02-08 Mitsubishi Denki Kabushiki Kaisha Active matrix liquid crystal display with repeating repair line pattern
US6078369A (en) * 1997-02-06 2000-06-20 Mitsubishi Denki Kabushiki Kaisha Method of fabricating an active matrix liquid crystal display with repeating repair line pattern
KR100492456B1 (en) * 2001-10-30 2005-05-31 샤프 가부시키가이샤 Display device and driving method thereof
US8730423B2 (en) 2005-01-27 2014-05-20 Sharp Kabushiki Kaisha Display device, liquid crystal display device, and method for producing a display device
WO2014042074A1 (en) 2012-09-13 2014-03-20 シャープ株式会社 Liquid crystal display device
US9514693B2 (en) 2012-09-13 2016-12-06 Sharp Kabushiki Kaisha Liquid crystal display device

Similar Documents

Publication Publication Date Title
US7535521B2 (en) LCD having repair lines wherein first and second signal lines include means for receiving the same gate signal thereon are formed on a TFT insulating substrate
KR100372300B1 (en) Thin film transistor array panel for liquid crystal display having repair lines
US7894034B2 (en) Thin film transistor array panel with improved connection to test lines having auxiliary test line with plural extending conductive layers in contact with at least one test line
US20040169781A1 (en) Repair method for defects in data lines and flat panel display incorporating the same
JPH08320466A (en) Active matrix substrate and defect repairing method thereof
JPH0323425A (en) Matrix type display device
JP3832040B2 (en) Matrix type display device
JP3167633B2 (en) Liquid crystal display
JP2523190B2 (en) Matrix type display device
CN109100896A (en) The vertical light line restorative procedure of array substrate, display panel and its display panel
JPH0398023A (en) Matrix display device
KR0151269B1 (en) Lcd device
JP3081125B2 (en) Substrate with wiring
JP3086388B2 (en) Matrix type display device
KR100520376B1 (en) Liquid crystal display
JP3244447B2 (en) Liquid crystal display
JP2573712B2 (en) Matrix type display device
KR100516061B1 (en) Liquid crystal display
KR100299687B1 (en) LCD Display
KR100458839B1 (en) Flat Panel Display
JPH02204727A (en) active matrix substrate
JPH0961852A (en) Liquid crystal image display device and method for repairing disconnection defect thereof
KR100542300B1 (en) Liquid crystal display
JPH0316028B2 (en)
KR20070110966A (en) Liquid crystal display