[go: up one dir, main page]

JPH0380404A - Magnetic disk device - Google Patents

Magnetic disk device

Info

Publication number
JPH0380404A
JPH0380404A JP21687389A JP21687389A JPH0380404A JP H0380404 A JPH0380404 A JP H0380404A JP 21687389 A JP21687389 A JP 21687389A JP 21687389 A JP21687389 A JP 21687389A JP H0380404 A JPH0380404 A JP H0380404A
Authority
JP
Japan
Prior art keywords
circuit
oscillation
write
writing
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP21687389A
Other languages
Japanese (ja)
Inventor
Toshikazu Hashimoto
敏和 橋本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP21687389A priority Critical patent/JPH0380404A/en
Publication of JPH0380404A publication Critical patent/JPH0380404A/en
Pending legal-status Critical Current

Links

Landscapes

  • Digital Magnetic Recording (AREA)

Abstract

PURPOSE:To decrease the strains remaining in a magnetic head at the end of writing and to eliminate the reading out errors of data by inputting the oscillation signal gradually increasing oscillation frequencies to the winding of the magnetic head in place of a data signal at the end of the writing action. CONSTITUTION:As oscillation circuit 1 is so constituted that the oscillation frequency of its output 12 increases gradually. A writing control signal 10 is inputted to the input terminal for frequency control of the oscillation circuit 1 and the input terminals of a delay circuit 2 and a selector circuit 3. The selector circuit 3 selects the writing data 11 and the writing action of the data is executed by a magnetic head 5 when the control signal 10 is a low level. The selector circuit 3 selects the output 12 of the oscillation circuit and the selected output 13 shifts gradually to the higher frequencies from this point of time when the writing control signal 10 attains a high level upon ending of the writing action. The writing current 15 attenuates gradually in this way and the magnetic head 5 is put into the state in which AC degaussing is executed. The magnetic strains do not remain any more.

Description

【発明の詳細な説明】 技術分野 本発明は磁気ディスク装置に関し、特にコンピュータシ
ステム等の補助記憶装置として使用される磁気ディスク
装置の構成回路である書込み回路に関する。
TECHNICAL FIELD The present invention relates to a magnetic disk drive, and more particularly to a write circuit that is a constituent circuit of a magnetic disk drive used as an auxiliary storage device in a computer system or the like.

従来技術 従来、この種のディスク装置の書込み回路は、外部から
の書込み制御信号に従って外部からの書込みデータ信号
をそのまま磁化パターンとして書込むことによりその動
作を終了していた。
BACKGROUND ART Conventionally, a write circuit of this type of disk device terminates its operation by writing an external write data signal as it is as a magnetization pattern in accordance with an external write control signal.

しかし、上述した従来の書込み回路による書込み動作で
は外部からの書込み信号の終了時点が外部からの書込み
データ信号と同期がとられているようなことはなく、書
込み動作の終了時点では磁気ヘッド部に流れている電流
は最大となっている確率が高い。
However, in the write operation by the conventional write circuit described above, the end point of the external write signal is not synchronized with the external write data signal, and the magnetic head section There is a high probability that the current flowing is at its maximum.

このため、電流が最大さなった時点で書込み動作が終了
となった場合には、書込み動作中に発生した強い磁界に
よって発生した磁気的な歪が書込み終了後にもヘッド部
に残留してしまう。この歪は外部からの磁気的又は機械
的な応力により発散するが、その時のノイズによって読
出しデータに誤りを生ずる場合があるという欠点があっ
た。
Therefore, if the write operation ends when the current reaches its maximum, the magnetic distortion generated by the strong magnetic field generated during the write operation will remain in the head portion even after the write operation is completed. This distortion is dissipated by external magnetic or mechanical stress, but there is a drawback that noise at that time may cause errors in read data.

発明の目的 本発明は上述した従来の欠点を解決するためになされた
ものであり、その目的は書込み終了時における磁気的な
歪を減少し、信頼性の高い磁気ディスク装置を提供する
ことである。
OBJECTS OF THE INVENTION The present invention has been made to solve the above-mentioned conventional drawbacks, and its purpose is to provide a highly reliable magnetic disk device that reduces magnetic distortion at the end of writing. .

発明の構成 本発明による磁気ディスク装置は、書込みデータに応じ
たデータ信号を磁気ヘッド巻線に印加して磁気媒体に対
して書込みを行う磁気ディスク装置であって、次第に発
振周波数が高くなる発振信号を送出する発振手段を有し
、書込み動作終了時に前記データ信号の代わりに前記発
振信号を前記磁気ヘッド巻線に入力するようにしたこと
を特徴とする。
Composition of the Invention A magnetic disk device according to the present invention is a magnetic disk device that writes data on a magnetic medium by applying a data signal corresponding to write data to a magnetic head winding, and the magnetic disk device writes an oscillation signal whose oscillation frequency gradually increases. The present invention is characterized in that it has an oscillation means for sending out the oscillation signal, and the oscillation signal is input to the magnetic head winding instead of the data signal at the end of the write operation.

実施例 以下、図面を用いて本発明の詳細な説明する。Example Hereinafter, the present invention will be explained in detail using the drawings.

第1図は本発明による磁気ディスク装置の一実施例の書
込み回路の構成を示すブロック図である。
FIG. 1 is a block diagram showing the configuration of a write circuit of an embodiment of a magnetic disk device according to the present invention.

図において、本発明の一実施例による磁気ディスク装置
における書込み回路は発振回路1と、遅延回路2と、セ
レクタ回路3と、書込みドライバ回路4と、磁気ヘッド
5とを含んで構成されている。なお、10は書込み制御
信号、11は書込みデータ信号である。
In the figure, a write circuit in a magnetic disk drive according to an embodiment of the present invention includes an oscillation circuit 1, a delay circuit 2, a selector circuit 3, a write driver circuit 4, and a magnetic head 5. Note that 10 is a write control signal and 11 is a write data signal.

発振回路1はその出力12の発振周波数が次第に高くな
るように構成されている。なお、その内部構成について
は後述する。
The oscillation circuit 1 is configured such that the oscillation frequency of its output 12 gradually increases. Note that its internal configuration will be described later.

遅延回路2は入力される書込み制御信号の後縁を遅らせ
る機能を有するものであり、時定数回路を含んで構成さ
れている。
The delay circuit 2 has a function of delaying the trailing edge of the input write control signal, and includes a time constant circuit.

セレクタ回路3は書込み制御信号10の論理レベルに応
じて書込みデータ信号11と発振回路1の出力12とを
択一的に送出するものである。
The selector circuit 3 selectively sends out the write data signal 11 and the output 12 of the oscillation circuit 1 depending on the logic level of the write control signal 10.

書込み制御信号10は発振回路1の周波数制御用入力端
子と、遅延回路2の入力端子と、セレクタ回路3の選択
制御用の入力端子とに入力されている。また、書込みデ
ータ信号11及び発振回路1の出力12はともにセレク
タ回路3の被選択入力OU ’E’に入力されている。
The write control signal 10 is input to the frequency control input terminal of the oscillation circuit 1, the input terminal of the delay circuit 2, and the selection control input terminal of the selector circuit 3. Further, both the write data signal 11 and the output 12 of the oscillation circuit 1 are input to the selected input OU 'E' of the selector circuit 3.

セレクタ回路3からの選択出力13は書込みドライバ回
路4の書込み電流反転用の入力端子に入力されている。
A selection output 13 from the selector circuit 3 is input to an input terminal for write current inversion of the write driver circuit 4.

また、遅延回路2の出力14は書込みドライバ回路4の
書込み/非書込み切替入力端子に入力されている。
Further, the output 14 of the delay circuit 2 is input to the write/non-write switching input terminal of the write driver circuit 4.

磁気ヘッド5は書込ドライバ回路4に接続されており、
その巻線には書込み電流15が流れることとなる。
The magnetic head 5 is connected to the write driver circuit 4,
A write current 15 will flow through the winding.

次に、第2図を用いて本回路の動作を説明する。Next, the operation of this circuit will be explained using FIG.

第2図は第1図の各部の信号を示すタイムチャートであ
る。図においては、書込み制御信号10と、書込みデー
タ信号11と、発振回路1の出力12と、遅延回路2の
出力14と、選択出力13と、書込み電流15とが示さ
れている。なお、信号10から14については各信号の
論理レベルを表し、15については磁気ヘッド5に流れ
る書込み電流15の電流値を表すものとする。
FIG. 2 is a time chart showing signals of each part in FIG. 1. In the figure, a write control signal 10, a write data signal 11, an output 12 of the oscillation circuit 1, an output 14 of the delay circuit 2, a selection output 13, and a write current 15 are shown. Note that signals 10 to 14 represent the logic level of each signal, and signal 15 represents the current value of the write current 15 flowing through the magnetic head 5.

いま、書込み制御信号10がイネーブル状態(−“0”
)になると遅延回路2の出力14もローレベルとなる(
時刻Tl)。このとき、セレクタ回路3は書込みデータ
信号11を選択する。すると、書込みドライバ回路4は
、選択出力13に従って反転を行いながら書込み電流1
5を出力し、データの書込み動作を行う。
Now, the write control signal 10 is in the enabled state (-“0”
), the output 14 of the delay circuit 2 also becomes low level (
Time Tl). At this time, the selector circuit 3 selects the write data signal 11. Then, the write driver circuit 4 inverts the write current 1 according to the selection output 13.
5 and performs a data write operation.

次に、書込み制御信号10がディスエーブル状a(−7
1″)になると、セレクタ回路3は発振回路の出力12
を選択する(時刻T2)。一方、発振回路1の出力12
は書込み制御信号10がディスエーブル状態になった時
点より所定の周波数から次第に高い周波数の発振へと移
行する。
Next, the write control signal 10 is in the disabled state a(-7
1''), the selector circuit 3 outputs the output 12 of the oscillation circuit.
is selected (time T2). On the other hand, the output 12 of the oscillation circuit 1
starts to oscillate from a predetermined frequency to a gradually higher frequency from the time the write control signal 10 becomes disabled.

このため、書込み電流15は磁気ヘッド5の巻線による
インダクタンス等による立上りの遅れにより次第に減衰
してゆき、最後には流れなくなる。
Therefore, the write current 15 gradually attenuates due to a delay in rising due to inductance caused by the winding of the magnetic head 5, and finally stops flowing.

この減衰により、磁気ヘッド5はバルクイレーズ(r3
ulk Erase) 、すなわち交流消磁が行われた
状態となり、先述した磁気的な歪は残らないのである。
Due to this attenuation, the magnetic head 5 undergoes bulk erase (r3
(ulk erase), that is, AC demagnetization has been performed, and the above-mentioned magnetic distortion does not remain.

次に、第3図及び第4図を用いて第1図中の発振回路1
の内部構成について説明する。第3図及び第4図はとも
に発振回路1の内部構成例を示すブロック図であり、第
1図、第2図と同等部分は同一符号により示されている
。また、第3図にはアナログ的手法を用いた構成例、第
4図にはディジタル的手法を用いた構成例が示されてい
る。
Next, using FIGS. 3 and 4, the oscillation circuit 1 in FIG.
The internal configuration of is explained below. Both FIGS. 3 and 4 are block diagrams showing examples of the internal configuration of the oscillation circuit 1, and parts equivalent to those in FIGS. 1 and 2 are indicated by the same reference numerals. Further, FIG. 3 shows an example of a configuration using an analog method, and FIG. 4 shows an example of a configuration using a digital method.

第3図(a)において、発振回路1はインバー夕30と
、トランジスタTrと、抵抗R1及びR2と、コンデン
サCと、電圧制御発振回路(以下、VCOと略す)31
と、パルス幅を整えるための単安定マルチバイブレータ
(以下、MMと略す)32とを含んで構成されている。
In FIG. 3(a), the oscillation circuit 1 includes an inverter 30, a transistor Tr, resistors R1 and R2, a capacitor C, and a voltage controlled oscillation circuit (hereinafter abbreviated as VCO) 31.
and a monostable multivibrator (hereinafter abbreviated as MM) 32 for adjusting the pulse width.

なお、抵抗R1は電源電圧Vccにプルアップされてい
る。
Note that the resistor R1 is pulled up to the power supply voltage Vcc.

かかる構成とされた発振回路1の動作について第3図(
b)に示されているタイムチャートを用いて説明する。
The operation of the oscillation circuit 1 having such a configuration is shown in FIG.
This will be explained using the time chart shown in b).

まず、書込み制御信号10がディスエーブル状態、すな
わちハイレベルであるとき、トランジスタTrはオフ状
態となる。すると、VCO31から送出され〜IM32
によってパルス幅が整えられた出力12は電圧Vccの
値に応じた一定の周波数を有している。
First, when the write control signal 10 is in a disabled state, that is, at a high level, the transistor Tr is turned off. Then, it is sent from VCO31~IM32
The output 12, whose pulse width has been adjusted by, has a constant frequency depending on the value of the voltage Vcc.

いま、時刻TIにおいて書込み制御信号10がイネーブ
ル状態、すなわちローレベルになると、トランジスタT
rはオン状態となる。すると、VCO31への入力信号
20はローレベルになる。
Now, when the write control signal 10 is enabled, that is, becomes low level at time TI, the transistor T
r is turned on. Then, the input signal 20 to the VCO 31 becomes low level.

なお、実際には一定の時定数をもってローレベルに変化
する。
Note that, in reality, the level changes to low level with a certain time constant.

よって、VCO31から送出されMM32によってパル
ス幅が整えられた出力12の周波数は時刻Tl以前より
低くなる。ここで、書込み動作が行われるのである。
Therefore, the frequency of the output 12 sent from the VCO 31 and whose pulse width has been adjusted by the MM 32 becomes lower than before time Tl. Here, a write operation is performed.

書込み動作が終了し、書込み制御信号10が時刻T2に
おいてディスエーブル状態、すなわちハイレベルになる
と、トランジスタT「は再びオフ状態となる。すると、
コンデンサCが徐々に充電されてゆき、VCO31への
入力信号20は抵抗R1とコンデンサCとの時定数に応
じた曲線を描きながらハイレベルへと変化する。
When the write operation is completed and the write control signal 10 is disabled at time T2, that is, becomes high level, the transistor T' is turned off again. Then,
The capacitor C is gradually charged, and the input signal 20 to the VCO 31 changes to a high level while drawing a curve according to the time constant of the resistor R1 and the capacitor C.

すると、この入力信号20がローレベルからハイレベル
へとゆるやかに変化する間にVCO31から送出されM
 M 32によってパルス幅が整えられた出力12の周
波数は徐々に高くなり、もとの周波数に戻ることとなる
。よって、この出力12をセレクタ回路3を介して書込
みドライバ回路4に入力すれば、磁気ヘッド5は先述の
ように交流消磁されるのである。
Then, while this input signal 20 changes slowly from low level to high level, it is sent out from VCO 31 and M
The frequency of the output 12, whose pulse width has been adjusted by M32, gradually increases and returns to the original frequency. Therefore, if this output 12 is input to the write driver circuit 4 via the selector circuit 3, the magnetic head 5 is demagnetized by AC demagnetization as described above.

また、第4図(a)において、発振回路1は発振器40
と、アンド回路41と、カウンタ42と、デコーダ43
と、ナンド回路44と、インバータ45とを含んで構成
されている。なお、書込み制御信号10はカウンタ42
のマスタリセット端子Ml?に入力されている。
In addition, in FIG. 4(a), the oscillation circuit 1 is an oscillator 40
, AND circuit 41, counter 42, and decoder 43
, a NAND circuit 44 , and an inverter 45 . Note that the write control signal 10 is transmitted to the counter 42.
Master reset terminal Ml? has been entered.

かかる構成とされた発振回路1の動作について第4図(
b)に示されているタイムチャートを用いて説明する。
The operation of the oscillation circuit 1 having such a configuration is shown in FIG.
This will be explained using the time chart shown in b).

図においては、発振器40の出力21と、書込み制御信
号10と、アンド回路41の出力22と、カウンタ42
の出力23と、カウンタ42の出力24と、発振回路l
の出力12とが示されている。なお、出力23はカウン
タ42のキャリに相当する信号である。
In the figure, the output 21 of the oscillator 40, the write control signal 10, the output 22 of the AND circuit 41, and the counter 42
output 23 of counter 42, output 24 of counter 42, and oscillation circuit l
The output 12 of is shown. Note that the output 23 is a signal corresponding to the carry of the counter 42.

まず、時刻Tlにおいて書込み制御信号10がイネーブ
ル状態、すなわち、ローレベルになると、カウンタ42
はリセットされた状態となり、その出力24は送出され
なくなる。ここで、書込み動作が行われる。書込動作が
終了し、書込み制御信号10が時刻T2においてディス
エーブル状態、すなわちハイレベルになると、カウンタ
42のリセット状態が解除される。
First, when the write control signal 10 is enabled, that is, becomes low level at time Tl, the counter 42
is in a reset state and its output 24 is no longer delivered. A write operation is now performed. When the write operation is completed and the write control signal 10 becomes disabled, that is, becomes high level at time T2, the reset state of the counter 42 is released.

すると、カウンタ42はアンド回路41を介して入力さ
れる発振器40の出力21の立上りタイミング毎に出力
24の値をD 1.D 2.・・・とカウントアツプし
て行く。この出力24はデコーダ43によってデコード
される。ここで、デコーダ43のデコード出力はインバ
ータ45によって反転された発振器40の出力21とと
もにナンド回路44に入力されているため、発振回路1
の出力12のパルス幅が徐々に短くなるように予めデコ
ード条件を定めておけば、必要とする信号が得られる。
Then, the counter 42 converts the value of the output 24 into D 1 . D2. ...and the count goes up. This output 24 is decoded by a decoder 43. Here, since the decoded output of the decoder 43 is input to the NAND circuit 44 together with the output 21 of the oscillator 40 inverted by the inverter 45, the oscillation circuit 1
If the decoding conditions are set in advance so that the pulse width of the output 12 becomes gradually shorter, the required signal can be obtained.

よって、この出力12をセレクタ回路3を介して書込み
ドライバ回路4に入力すれば、磁気ヘッド5は先述のよ
うに交流消磁されるのである。
Therefore, if this output 12 is input to the write driver circuit 4 via the selector circuit 3, the magnetic head 5 is demagnetized by AC demagnetization as described above.

なお、カウンタ42からキャリ信号である出力23が送
出されると、アンド回路41によって発振器40の出力
21が抑止され、カウンタ42のカウント動作は停止す
る。
Note that when the output 23, which is a carry signal, is sent from the counter 42, the output 21 of the oscillator 40 is suppressed by the AND circuit 41, and the counting operation of the counter 42 is stopped.

発明の効果 以上説明したように本発明は、磁気ディスク装置の書込
み回路内に交流消磁を行う手段を設け、書込み動作終了
時に消磁を行うことにより、書込終了時において磁気ヘ
ッドに残る歪を減らすことができ、歪の発散時における
ノイズによるデータの読出し誤りをなくし、磁気ディス
ク装置の信頼性を向上させることができるという効果が
ある。
Effects of the Invention As explained above, the present invention provides a means for performing AC demagnetization in the write circuit of a magnetic disk drive, and performs demagnetization at the end of the write operation, thereby reducing the distortion remaining in the magnetic head at the end of the write operation. This has the effect of eliminating data read errors due to noise when distortion diverges and improving the reliability of the magnetic disk drive.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の実施例による磁気ディスク装置の書込
み回路の構成を示すブロック図、第2図は第1図の各部
の信号を示すタイムチャート、第3図及び第4図は第1
図中の発振回路の内部構成例を示す回路図及びその動作
を示すタイムチャートである。 主要部分の符号の説明
FIG. 1 is a block diagram showing the configuration of a write circuit of a magnetic disk device according to an embodiment of the present invention, FIG. 2 is a time chart showing signals of each part in FIG. 1, and FIGS.
2 is a circuit diagram showing an example of the internal configuration of the oscillation circuit shown in the figure, and a time chart showing its operation. Explanation of symbols of main parts

Claims (1)

【特許請求の範囲】[Claims] (1)書込みデータに応じたデータ信号を磁気ヘッド巻
線に印加して磁気媒体に対して書込みを行う磁気ディス
ク装置であって、次第に発振周波数が高くなる発振信号
を送出する発振手段を有し、書込み動作終了時に前記デ
ータ信号の代わりに前記発振信号を前記磁気ヘッド巻線
に入力するようにしたことを特徴とする磁気ディスク装
置。
(1) A magnetic disk device that writes data onto a magnetic medium by applying a data signal corresponding to write data to a magnetic head winding, and has an oscillation means that sends out an oscillation signal whose oscillation frequency gradually increases. . A magnetic disk device, wherein the oscillation signal is input to the magnetic head winding instead of the data signal at the end of a write operation.
JP21687389A 1989-08-23 1989-08-23 Magnetic disk device Pending JPH0380404A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21687389A JPH0380404A (en) 1989-08-23 1989-08-23 Magnetic disk device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21687389A JPH0380404A (en) 1989-08-23 1989-08-23 Magnetic disk device

Publications (1)

Publication Number Publication Date
JPH0380404A true JPH0380404A (en) 1991-04-05

Family

ID=16695256

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21687389A Pending JPH0380404A (en) 1989-08-23 1989-08-23 Magnetic disk device

Country Status (1)

Country Link
JP (1) JPH0380404A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03127303A (en) * 1989-10-12 1991-05-30 Nec Gumma Ltd Write circuit for magnetic recorder
JPH06203311A (en) * 1992-12-28 1994-07-22 Teac Corp Magnetic recording / reproducing device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5099524A (en) * 1973-12-28 1975-08-07
JPS519417A (en) * 1974-07-12 1976-01-26 Fujitsu Ltd Jikihetsudono shojihoshiki

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5099524A (en) * 1973-12-28 1975-08-07
JPS519417A (en) * 1974-07-12 1976-01-26 Fujitsu Ltd Jikihetsudono shojihoshiki

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03127303A (en) * 1989-10-12 1991-05-30 Nec Gumma Ltd Write circuit for magnetic recorder
JPH06203311A (en) * 1992-12-28 1994-07-22 Teac Corp Magnetic recording / reproducing device

Similar Documents

Publication Publication Date Title
KR20060083152A (en) Magnetic recording device and recording method
US4651235A (en) Magnetic data transfer apparatus having a combined read/write head
JPS6063704A (en) magnetic recording device
KR940011378B1 (en) Data reduction circuit
US7515371B1 (en) Channel postamble extension to de-gauss pole tips
US6493161B1 (en) Pulse-mode writer
JP3016854B2 (en) Magnetic field reversal circuit device
JPH0380404A (en) Magnetic disk device
JPH07105118B2 (en) Threshold tracking method
WO1998057325A1 (en) Method and device for recording and reproducing data
JPH0264903A (en) Data writing circuit of magnetic recording/reproducing device
JP2758751B2 (en) Write circuit of magnetic disk drive
JP2637868B2 (en) Floppy disk device
JP2842351B2 (en) Head degaussing method and circuit for magnetic disk drive
JPH02199604A (en) Write circuit for magnetic disk
KR940001424Y1 (en) Write signal transform circuit for magnetic recording device
JPH04313864A (en) Magnetic disk device
JPH07147009A (en) Magnetic recording device
JPH0410204A (en) magnetic head circuit
JPH01229404A (en) Magnetic recording device
JP2518931B2 (en) Floppy disk write circuit
JP2507692B2 (en) Flexible disk device
JPS60223072A (en) Magnetic data reproduction system
JP2603500B2 (en) Magnetic recording device
US6185061B1 (en) Semiconductor integrated circuit device for use in a magnetic disk drive with reduced recovery time between operations