[go: up one dir, main page]

JPH11163354A - Manufacture of thin-film transistor array substrate and liquid crystal display containing the same - Google Patents

Manufacture of thin-film transistor array substrate and liquid crystal display containing the same

Info

Publication number
JPH11163354A
JPH11163354A JP32586097A JP32586097A JPH11163354A JP H11163354 A JPH11163354 A JP H11163354A JP 32586097 A JP32586097 A JP 32586097A JP 32586097 A JP32586097 A JP 32586097A JP H11163354 A JPH11163354 A JP H11163354A
Authority
JP
Japan
Prior art keywords
thin film
mask
film transistor
array substrate
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP32586097A
Other languages
Japanese (ja)
Inventor
Yoshiyuki Hirosue
美幸 廣末
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Display Inc
Original Assignee
Advanced Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Display Inc filed Critical Advanced Display Inc
Priority to JP32586097A priority Critical patent/JPH11163354A/en
Publication of JPH11163354A publication Critical patent/JPH11163354A/en
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

PROBLEM TO BE SOLVED: To enable strict management of a distance between thin films which are different in kind by performing photolithographic process by using a mask, having two or more kinds of mask patterns and at least two masks having mask patterns for eliminating unnecessary patterns. SOLUTION: A first mask pattern 2 forms a first resist pattern on a film turning to a first thin film forming the first thin film on a transparent substrate. A second mask pattern 3 forms a second thin film and forms a second resist pattern on a film turning to the second thin film. A mask pattern 12 of the second mask 11 eliminates a first resist pattern, which has been formed at the same time as the second resist pattern on the film turning to the second thin film. In a first thin film forming process, a mask pattern 22 of a third mask 21 eliminates the second resist pattern, which has been formed at the same time as the first resist pattern on the film turning to the first thin film.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、薄膜トランジスタ
(以下、「TFT」という)が画素電極とともに透明基
板上にマトリクス状に設けられてなるTFTアレイ基板
の製法および該TFTアレイ基板を含むアクティブマト
リクス型液晶表示装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a TFT array substrate in which thin film transistors (hereinafter, referred to as "TFTs") are provided in a matrix on a transparent substrate together with pixel electrodes, and an active matrix type including the TFT array substrate. The present invention relates to a liquid crystal display device.

【0002】[0002]

【従来の技術および発明が解決しようとする課題】一般
に、液晶表示装置はTFTアレイ基板と対向基板と液晶
材料とからなる。前記TFTアレイ基板は、透明基板
と、該透明基板上にマトリクス上に設けられた複数の画
素電極と、該画素電極に接続されたTFTと、該TFT
に電気信号を供給する複数の配線とを含んでなる。該複
数の配線は画素電極の外周部に設けられる。前記液晶材
料は前記TFTアレイ基板および対向基板が所定の間隔
を保って貼り合わされたのち、前記TFTアレイ基板お
よび対向基板間に封入される。通常、液晶表示装置の表
示領域をマトリクス状に分割し、該分割された1つの領
域をそれぞれ画素という。各画素は少なくとも1つの画
素電極を含む。各画素は、TFTを介して画素電極に電
気信号が印加されることにより選択的に動作されうる。
また、前記液晶表示装置の表示領域のうち、液晶表示装
置の裏面から照射された光が透過しうる領域の占める割
合は開口率によって示される。
2. Description of the Related Art Generally, a liquid crystal display device comprises a TFT array substrate, a counter substrate and a liquid crystal material. The TFT array substrate includes: a transparent substrate; a plurality of pixel electrodes provided on a matrix on the transparent substrate; a TFT connected to the pixel electrode;
And a plurality of wirings for supplying an electric signal to the wiring. The plurality of wirings are provided on the outer periphery of the pixel electrode. The liquid crystal material is sealed between the TFT array substrate and the opposing substrate after the TFT array substrate and the opposing substrate are bonded at a predetermined interval. Normally, a display area of a liquid crystal display device is divided into a matrix, and each of the divided areas is called a pixel. Each pixel includes at least one pixel electrode. Each pixel can be selectively operated by applying an electric signal to a pixel electrode via a TFT.
The ratio of the area of the display area of the liquid crystal display device through which light emitted from the back surface of the liquid crystal display apparatus can be transmitted is indicated by the aperture ratio.

【0003】つぎに、従来のTFTアレイ基板の製法に
おいて用いられるマスクについて説明する。図6は、T
FTアレイ基板上に形成された2種類の薄膜の一例を示
す平面説明図である。図6において、131aは第1の
薄膜、141aは第2の薄膜を示す。さらに、dで示
される距離は第1の薄膜131aおよび第2の薄膜14
1a間の間隔を示す。図7は、従来のTFTアレイ基板
の製法を用いて図6の2種類の薄膜が形成される過程を
示す断面説明図である。図7において、100は透明基
板、133は、図6の第2の薄膜141aを形成するた
めに設けられたレジストからなるパターン(以下、単に
「第2のレジストパターン」という)、141は、図6
の第2の薄膜141aとなるたとえば金属からなる膜
(以下、単に「第2の金属膜」という)を示す。さら
に、図7において、図6と同一の箇所は同じ符号を用い
て示した。
Next, a mask used in a conventional method for manufacturing a TFT array substrate will be described. FIG.
It is a plane explanatory view showing an example of two kinds of thin films formed on an FT array substrate. In FIG. 6, 131a indicates a first thin film, and 141a indicates a second thin film. Furthermore, the distance represented by d 1 the first thin film 131a and the second thin film 14
The interval between 1a is shown. FIG. 7 is an explanatory cross-sectional view showing a process of forming the two types of thin films of FIG. 6 using a conventional TFT array substrate manufacturing method. 7, reference numeral 100 denotes a transparent substrate; 133, a pattern made of a resist provided to form the second thin film 141a of FIG. 6 (hereinafter, simply referred to as "second resist pattern"); 6
Is a film made of, for example, metal (hereinafter, simply referred to as “second metal film”) to be the second thin film 141a. Further, in FIG. 7, the same parts as those in FIG. 6 are denoted by the same reference numerals.

【0004】一般に、液晶表示装置の高開口率化が進む
につれ図6および図7の距離dは短くなる。前記距離
の変動、すなわちばらつきは液晶表示装置の表示不
良の原因となるので厳しく管理されている。しかし、距
離dのばらつきは、成膜された膜の不要部分をエッチ
ングにより除去するために写真製版工程でレジストパタ
ーン形成に用いられるマスクの製造誤差のばらつき、写
真製版工程の露光精度のばらつき、およびエッチングの
進行のばらつきなど多くの要因に左右される。かかる要
因の中で、TFTアレイ基板作成工程での管理が困難な
ものはマスクの製造誤差である。マスクパターンの寸法
ばらつきはマスク製作時のエッチング分布であるためマ
スク間で大きな差を生じない。しかし、マスク上の長寸
法精度でのばらつきはX方向、Y方向および回転が絡み
あうためマスク間で異なり、2枚のマスクの長寸法精度
で決まる距離dに与える影響は大きく、マスク上の場
所による差も生じる。
In general, the distance d 1 in FIG. 6 and FIG. 7 as the aperture ratio of the liquid crystal display device advances is short. Variation of the distance d 1, i.e. variation is strictly managed so causes defective display of a liquid crystal display device. However, the variation in the distance d 1 is caused by a variation in a manufacturing error of a mask used for forming a resist pattern in a photoengraving process to remove an unnecessary portion of the formed film by etching, a variation in exposure accuracy in a photoengraving process, And various factors such as variation in the progress of etching. Among these factors, the one that is difficult to manage in the TFT array substrate forming process is a mask manufacturing error. Since the dimensional variation of the mask pattern is an etching distribution at the time of manufacturing the mask, there is no large difference between the masks. However, the variation is X direction in the long dimension accuracy on the mask, differs between the Y direction and the rotation is entangled mask, significantly influence on the distance d 1 which is determined by the length dimension accuracy of two masks, on the mask There are also differences between locations.

【0005】図8は、従来のTFTアレイ基板の製法に
おいて用いられる2枚のマスクの一例を示す説明図であ
る。図8(a)において、101は第1のマスク、10
2は、第1のマスク101に設けられたマスクパター
ン、111は第2のマスク、103は、第2のマスク1
11に設けられたマスクパターンを示す。なお、マスク
を用いて金属膜上に形成されるパターンはレジストから
なるものとし、該レジストパターンは所定の光を照射し
たとき分解するものとする。さらに、マスクパターン1
02およびマスクパターン103は光を遮断しうるもの
とする。図9は、図8の第1のマスクおよび第2のマス
クを用いて形成された2種類の膜を示す断面説明図であ
る。図9において、図6および図7と同一の箇所は同じ
符号を用いて示される。なお、距離d′は第1の薄膜
131aおよび第2の薄膜141a間の間隔を示すが、
距離dとは異なる長さである。
FIG. 8 is an explanatory view showing an example of two masks used in a conventional method for manufacturing a TFT array substrate. 8A, reference numeral 101 denotes a first mask, 10
2 is a mask pattern provided on the first mask 101, 111 is a second mask, 103 is a second mask 1
11 shows a mask pattern provided in 11. Note that the pattern formed on the metal film using the mask is made of a resist, and the resist pattern is decomposed when irradiated with predetermined light. Furthermore, mask pattern 1
02 and the mask pattern 103 can block light. FIG. 9 is a cross-sectional explanatory view showing two types of films formed using the first mask and the second mask of FIG. 9, the same parts as those in FIGS. 6 and 7 are denoted by the same reference numerals. The distance d 1 ′ indicates the distance between the first thin film 131a and the second thin film 141a,
Distance is a different length to d 1.

【0006】異なる薄膜(第1の薄膜131aおよび第
2の薄膜141a)に対する各マスクパターンは別々の
マスクに形成されているので長寸法精度が異なる。した
がって、金属膜およびレジスト膜が成膜された透明基板
上に対して露光処理を行い形成された2種類のパターン
位置が微妙に違うため、距離dおよび距離d′のば
らつきは、露光精度によるばらつきよりも大きくなる。
Since the respective mask patterns for different thin films (the first thin film 131a and the second thin film 141a) are formed on different masks, the dimensional accuracy differs. Therefore, since the two types of pattern positions formed by performing the exposure processing on the transparent substrate on which the metal film and the resist film are formed are slightly different from each other, variations in the distance d 1 and the distance d 1 ′ are caused by the exposure accuracy. Is larger than the variation due to

【0007】距離dおよび距離d′のばらつきを小
さくするための対策としては、(1)TFTアレイ基板
作成工程での精度のばらつき(たとえば露光精度のばら
つき)を厳密に管理すること、(2)マスクの長寸法精
度を上げることの2点が考えられる。しかし、対策
(1)には既に限界があり、また、タクトタイムへの影
響も大きいという問題がある。対策(2)についてはマ
スクの値段が上がるという問題がある。
As measures for reducing variations in the distances d 1 and d 1 ′, (1) strict control of variations in accuracy (for example, variations in exposure accuracy) in the TFT array substrate fabrication process; 2) Increasing the long dimension accuracy of the mask can be considered two points. However, there is a problem that the measure (1) already has a limit and has a large influence on the tact time. The measure (2) has a problem that the price of the mask increases.

【0008】本発明はかかる問題を解決し、TFTアレ
イ基板の製造工程の管理を複雑かつ困難にすることな
く、また、マスクの価格を不必要に高価なものにするこ
となく、異なる種類の薄膜間の距離を厳密に管理できる
TFTアレイ基板の製法および該TFTを含む液晶表示
装置を提供することを目的とする。
The present invention solves such a problem and does not make the management of the manufacturing process of the TFT array substrate complicated and difficult, and does not make the cost of the mask unnecessarily expensive. An object of the present invention is to provide a method of manufacturing a TFT array substrate capable of strictly controlling a distance between the TFT arrays and a liquid crystal display device including the TFT.

【0009】[0009]

【課題を解決するための手段】本発明のTFTアレイ基
板の製法は成膜工程、写真製版工程およびエッチング工
程を複数回繰り返すことにより、透明基板上にマトリク
ス状に設けられた複数の画素電極と、前記画素電極に接
続された薄膜トランジスタと、前記画素電極の外周部に
設けられており、前記薄膜トランジスタに電気信号を供
給する複数の配線とを含んでなる薄膜トランジスタアレ
イ基板の製法であって、2種類以上のマスクパターンを
有するマスクと、前記2種類以上のマスクパターンを用
いて形成された2種類以上のパターンのうち不要なパタ
ーンを除去するためのマスクパターンを有する少なくと
2つのマスクとを用いて写真製版工程を行うものであ
る。
According to a method of manufacturing a TFT array substrate of the present invention, a plurality of pixel electrodes provided in a matrix on a transparent substrate are formed by repeating a film forming step, a photoengraving step, and an etching step a plurality of times. A method of manufacturing a thin film transistor array substrate including: a thin film transistor connected to the pixel electrode; and a plurality of wirings provided on an outer peripheral portion of the pixel electrode and supplying an electric signal to the thin film transistor. Using a mask having the above mask pattern and at least two masks having a mask pattern for removing an unnecessary pattern among two or more patterns formed using the two or more mask patterns A photolithography process is performed.

【0010】また、前記パターンの材料がレジストであ
る。
[0010] The material of the pattern is a resist.

【0011】さらに、前記レジストを除去するとき、除
去する箇所に所定の光を照射してレジストを分解するも
のである。
Further, when removing the resist, the resist is decomposed by irradiating a predetermined light to a portion to be removed.

【0012】さらに、前記所定の光が可視光である。Further, the predetermined light is visible light.

【0013】本発明の液晶表示装置は、透明基板と、該
透明基板上にマトリクス状に設けられた複数の画素電極
と、前記画素電極に接続された薄膜トランジスタと、前
記画素電極の外周部に設けられており、前記薄膜トラン
ジスタに電気信号を供給する複数の配線とを含んでなる
薄膜トランジスタアレイ基板、該薄膜トランジスタアレ
イ基板と対向する対向基板、および前記薄膜トランジス
タアレイ基板および対向基板が所定の間隔を保って貼り
合わされたのち、前記薄膜トランジスタアレイ基板およ
び対向基板間に封入される液晶材料からなる液晶表示装
置であって、前記薄膜トランジスタアレイ基板が請求項
1記載の製法を用いて形成された薄膜トランジスタアレ
イ基板である。
A liquid crystal display device according to the present invention comprises a transparent substrate, a plurality of pixel electrodes provided in a matrix on the transparent substrate, a thin film transistor connected to the pixel electrode, and an outer peripheral portion of the pixel electrode. A thin film transistor array substrate comprising a plurality of wirings for supplying an electric signal to the thin film transistor, a counter substrate facing the thin film transistor array substrate, and the thin film transistor array substrate and the counter substrate being attached at a predetermined interval. A liquid crystal display device comprising a liquid crystal material sealed between the thin film transistor array substrate and the opposing substrate after being combined, wherein the thin film transistor array substrate is a thin film transistor array substrate formed by using the manufacturing method according to claim 1.

【0014】[0014]

【発明の実施の形態】つぎに、図面を参照しながら本発
明のTFTアレイ基板の製法および該TFTを含む液晶
表示装置の実施の形態を説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, an embodiment of a method of manufacturing a TFT array substrate and a liquid crystal display device including the TFT according to the present invention will be described with reference to the drawings.

【0015】図1は、本発明のTFTアレイ基板の製法
の実施の形態1において用いられる3枚のマスクの一例
を示す平面説明図である。図1(a)において、1は第
1のマスク、2は第1のマスク1に形成された第1のマ
スクパターン、3は第1のマスク1に形成された第2の
マスクパターンを示す。本実施の形態において、なお、
第1のマスクを用いて金属膜上に形成されるパターンは
レジストからなるものとし、該レジストパターンは所定
の光を照射したとき分解するものとする。さらに、マス
クパターンは光を遮断しうるものとする。第1のマスク
パターン2は、TFTアレイ基板を構成する透明基板上
に第1の薄膜を形成する第1の薄膜形成工程のために形
成されたものであり、第1の薄膜となる膜上に第1のレ
ジストパターンを形成しうるものである。また、第2の
マスクパターン3は、TFTアレイ基板を構成する透明
基板上に第2の薄膜を形成する第2の薄膜形成工程のた
めに形成されたものであり、第2の薄膜となる膜上に第
2のレジストパターンを形成しうるものである。図1
(b)において、11は第2のマスク、12は第2のマ
スク11に形成されたマスクパターンを示す。第2のマ
スク11のマスクパターン12は、第2の薄膜形成工程
において第2の薄膜となる膜上に第2のレジストパター
ンと同時に形成された第1のレジストパターンを除去す
るためのマスクパターンである。さらに、図1(c)
は、21は第3のマスク、22は第3のマスク21に形
成されたマスクパターンを示す。第3のマスク21のマ
スクパターン22は第1の薄膜形成工程において、第1
の薄膜となる膜上に第1のレジストパターンと同時に形
成された第2のレジストパターンを除去するためのマス
クパターンである。
FIG. 1 is an explanatory plan view showing an example of three masks used in Embodiment 1 of the method for manufacturing a TFT array substrate according to the present invention. In FIG. 1A, reference numeral 1 denotes a first mask, 2 denotes a first mask pattern formed on the first mask 1, and 3 denotes a second mask pattern formed on the first mask 1. In the present embodiment,
The pattern formed on the metal film using the first mask is made of a resist, and the resist pattern is decomposed when irradiated with predetermined light. Further, it is assumed that the mask pattern can block light. The first mask pattern 2 is formed for a first thin film forming step of forming a first thin film on a transparent substrate constituting a TFT array substrate, and is formed on a film to be the first thin film. The first resist pattern can be formed. The second mask pattern 3 is formed for a second thin film forming step of forming a second thin film on a transparent substrate constituting a TFT array substrate, and is used as a second thin film. A second resist pattern can be formed thereon. FIG.
3B, reference numeral 11 denotes a second mask, and reference numeral 12 denotes a mask pattern formed on the second mask 11. The mask pattern 12 of the second mask 11 is a mask pattern for removing the first resist pattern formed simultaneously with the second resist pattern on the film to be the second thin film in the second thin film forming step. is there. Further, FIG.
Denotes a third mask 21 and 22 denotes a mask pattern formed on the third mask 21. In the first thin film forming step, the mask pattern 22 of the third mask 21
This is a mask pattern for removing the second resist pattern formed simultaneously with the first resist pattern on the film to be the thin film of FIG.

【0016】つぎに、図1に示される3枚のマスクを用
いたTFTアレイ基板の製法について説明する。図2お
よび図3は、本発明のTFTアレイ基板の製法の実施の
形態1を示す工程説明図である。図4および図5は、本
発明のTFTアレイ基板の製法の実施の形態1を示す工
程断面説明図である。図2〜図5において、図1と同一
の箇所は同じ符号を用いて示す。さらに、31aは第1
の薄膜、31は、第1の薄膜31aとなるたとえば金属
からなる膜(以下、単に「第1の金属膜」という)、3
2は第1のレジストパターン、33は第2のレジストパ
ターン、33aは、第3のマスク21のマスクパターン
22により除去されたレジストパターン(以下、「第1
の除去パターン」という)、41aは第2の薄膜、41
は、第2の薄膜41aとなるたとえば金属からなる膜
(以下、単に「第2の金属膜」という)、42は第3の
レジストパターン、42aは、第2のマスク11のマス
クパターン12により除去されたレジストパターン(以
下、「第2の除去パターン」という)、43は第4のレ
ジストパターン、100は透明基板を示す。なお、図2
(a)、図2(b)、図3(a)および図3(b)に
は、それぞれレジストパターンのみが示されており、図
3(c)には第1の薄膜および第2の薄膜のみが示され
ている。
Next, a method of manufacturing a TFT array substrate using the three masks shown in FIG. 1 will be described. 2 and 3 are process explanatory views showing Embodiment 1 of the method for manufacturing a TFT array substrate according to the present invention. 4 and 5 are process cross-sectional views showing Embodiment 1 of the method for manufacturing a TFT array substrate of the present invention. 2 to 5, the same parts as those in FIG. 1 are denoted by the same reference numerals. Further, 31a is the first
A thin film 31 made of, for example, a metal to be the first thin film 31a (hereinafter, simply referred to as a “first metal film”);
2 is a first resist pattern, 33 is a second resist pattern, and 33a is a resist pattern removed by the mask pattern 22 of the third mask 21 (hereinafter, “1st resist pattern”).
41a is the second thin film, 41a
Is a film made of, for example, a metal to be the second thin film 41 a (hereinafter, simply referred to as “second metal film”), 42 is a third resist pattern, and 42 a is removed by the mask pattern 12 of the second mask 11. Resist pattern (hereinafter, referred to as “second removal pattern”), 43 indicates a fourth resist pattern, and 100 indicates a transparent substrate. Note that FIG.
(A), FIG. 2 (b), FIG. 3 (a) and FIG. 3 (b) each show only a resist pattern, and FIG. 3 (c) shows a first thin film and a second thin film. Only shown.

【0017】前記第1のレジストパターン32は、第1
の薄膜を形成する工程において第1のマスクパターン2
によって形成されたレジストパターンであり、第2のレ
ジストパターン33は、第1の薄膜を形成する工程にお
いて第2のマスクパターン3によって形成されたレジス
トパターンである。さらに、第3のレジストパターン4
2は、第2の薄膜を形成する工程において第1のマスク
パターン2によって形成されたレジストパターンであ
り、第4のレジストパターン43は、第2の薄膜を形成
する工程において第2のマスクパターン3によって形成
されたレジストパターンである。また、第1の薄膜およ
び第2の薄膜は、TFTおよび該TFTに電気信号を供
給する複数の配線の一部分を構成するものである。
The first resist pattern 32 has a first
The first mask pattern 2 in the step of forming a thin film of
The second resist pattern 33 is a resist pattern formed by the second mask pattern 3 in the step of forming the first thin film. Further, the third resist pattern 4
Reference numeral 2 denotes a resist pattern formed by the first mask pattern 2 in the step of forming the second thin film, and fourth resist pattern 43 denotes a second mask pattern 3 in the step of forming the second thin film. This is a resist pattern formed by the above method. Further, the first thin film and the second thin film constitute a part of the TFT and a plurality of wirings for supplying an electric signal to the TFT.

【0018】透明基板上に第1の薄膜および第2の薄膜
を形成するには、まず、第1の成膜工程として、透明基
板100上に第1の金属膜31を成膜する。ついで、第
1の写真製版工程として、第1のマスク1を用いて第1
の金属膜31表面の所望の箇所に第1のレジストパター
ン32および第2のレジストパターン33を形成する
(図2(a)および図4(a)参照)。前記第1のレジ
ストパターン32および第2のレジストパターン33
は、第1の金属膜31表面にレジスト膜を設けたのち第
1のマスク1を介して露光して、前記レジスト膜のうち
不必要な箇所を分解し除去することによりえられる。
To form the first thin film and the second thin film on the transparent substrate, first, a first metal film 31 is formed on the transparent substrate 100 as a first film forming step. Next, as a first photolithography process, a first photolithography process is performed using the first mask 1.
A first resist pattern 32 and a second resist pattern 33 are formed at desired locations on the surface of the metal film 31 (see FIGS. 2A and 4A). The first resist pattern 32 and the second resist pattern 33
Can be obtained by providing a resist film on the surface of the first metal film 31 and then exposing through a first mask 1 to decompose and remove unnecessary portions of the resist film.

【0019】つづいて、第2の写真製版工程として、第
3のマスク21を用いて第1の薄膜を形成するばあいに
不必要となる第2のレジストパターン33を除去する
(図2(b)および図4(b)参照)。図中、2点鎖線
を用いて示される第1の除去パターン33aは第2のレ
ジストパターン33が除去されたことを示している。前
記第3のマスク21には、第1のレジストパターン32
上方に位置する箇所にマスクパターン22が形成されて
いる。したがって、第3のマスク21を介して露光する
ことにより第2のレジストパターン33が分解し除去さ
れる。なお、第3のマスクを透明基板上方に配置する際
の位置合わせ誤差を考慮して、第3のマスク21のマス
クパターン22は、第1のレジストパターン32上方の
みならずその周辺部にも設けられる。
Subsequently, as a second photolithography step, the second resist pattern 33 which is unnecessary when the first thin film is formed using the third mask 21 is removed (FIG. 2B). ) And FIG. 4 (b)). In the figure, a first removal pattern 33a indicated by a two-dot chain line indicates that the second resist pattern 33 has been removed. The third mask 21 has a first resist pattern 32
A mask pattern 22 is formed at a position located above. Therefore, by exposing through the third mask 21, the second resist pattern 33 is decomposed and removed. The mask pattern 22 of the third mask 21 is provided not only above the first resist pattern 32 but also around the first resist pattern 32 in consideration of an alignment error when disposing the third mask above the transparent substrate. Can be

【0020】そののち、第1のエッチング工程として、
第1の金属膜に対してエッチングを行い、第1のレジス
トパターンを除去し第1の薄膜をうる。
After that, as a first etching step,
Etching is performed on the first metal film to remove the first resist pattern to obtain a first thin film.

【0021】さらに、第2の成膜工程として、所定の箇
所に第1の薄膜31aが設けられた透明基板100上に
第2の金属膜41を成膜する。ついで、第3の写真製版
工程として、第1のマスク1を用いて第2の金属膜41
表面の所望の箇所に第3のレジストパターン42および
第4のレジストパターン43を形成する(図3(a)お
よび図5(a)参照)。前記第3のレジストパターン4
2および第4のレジストパターン43は、第1の写真製
版工程における第1のレジストパターン32および第2
のレジストパターン33と同様な方法で設けられる。
Further, as a second film forming step, a second metal film 41 is formed on the transparent substrate 100 provided with the first thin film 31a at a predetermined location. Next, as a third photolithography step, the second metal film 41 is formed using the first mask 1.
A third resist pattern 42 and a fourth resist pattern 43 are formed at desired positions on the surface (see FIGS. 3A and 5A). The third resist pattern 4
The second and fourth resist patterns 43 correspond to the first resist pattern 32 and the second resist pattern in the first photolithography process.
Is provided in the same manner as the resist pattern 33 of FIG.

【0022】つづいて、第4の写真製版工程として、第
2のマスク11を用いて第2の薄膜を形成するばあいに
不必要となる第3のレジストパターン42を除去する
(図3(b)および図5(b)参照)。図中、2点鎖線
を用いて示される第2の除去パターン42aは第3のレ
ジストパターン42が除去されたことを示している。前
記第2のマスク11には、第4のレジストパターン43
上方に位置する箇所にマスクパターン12が形成されて
いる。したがって、第2のマスク11を介して露光する
ことにより第1のレジストパターン42aが分解し除去
される。なお、第2のマスクを透明基板上方に配置する
際の位置合わせ誤差を考慮して、第2のマスク11のマ
スクパターン12は、第4のレジストパターン43上方
のみならずその周辺部にも設けられる。
Subsequently, as a fourth photolithography step, the third resist pattern 42 which is unnecessary when forming the second thin film using the second mask 11 is removed (FIG. 3B). ) And FIG. 5 (b)). In the figure, a second removal pattern 42a indicated by using a two-dot chain line indicates that the third resist pattern 42 has been removed. The second mask 11 has a fourth resist pattern 43
The mask pattern 12 is formed at a position located above. Therefore, by exposing through the second mask 11, the first resist pattern 42a is decomposed and removed. The mask pattern 12 of the second mask 11 is provided not only above the fourth resist pattern 43 but also around the fourth resist pattern 43 in consideration of an alignment error when the second mask is arranged above the transparent substrate. Can be

【0023】そののち、第2のエッチング工程として、
第2の金属膜に対してエッチングを行い、第4のレジス
トパターンを除去し第2の薄膜41aをうる。したがっ
て、透明基板100上に第1の薄膜31aおよび第2の
薄膜41aを形成することができる(図3(c)および
図5(c)参照)。
Then, as a second etching step,
Etching is performed on the second metal film to remove the fourth resist pattern to obtain a second thin film 41a. Therefore, the first thin film 31a and the second thin film 41a can be formed on the transparent substrate 100 (see FIGS. 3C and 5C).

【0024】本実施の形態では必要パターン露光後に除
去パターンを露光したが、その逆(除去パターン露光後
に必要パターンを露光)であっても構わない。
In this embodiment, the removal pattern is exposed after the necessary pattern is exposed, but the reverse (the required pattern is exposed after the removal pattern is exposed) may be used.

【0025】本実施の形態においては、2種類のマスク
パターンを有するマスク(すなわち、第1のマスク)
と、前記2種類のマスクパターンを用いて形成された2
種類のレジストパターンのうち不要なレジストパターン
を除去するためのマスクパターンを有する2つのマスク
(すなわち、第2のマスクおよび第3のマスク)とを用
いて2種類の薄膜(すなわち、第2の薄膜および第3の
薄膜)を形成した。しかし、マスクおよび薄膜の種類数
はこれに限定されるものではなく、4種類以上のマスク
を用いて4種類以上の薄膜を形成してもよい。
In the present embodiment, a mask having two types of mask patterns (ie, a first mask)
And 2 formed using the two types of mask patterns.
Two types of thin films (ie, a second thin film) using two masks (ie, a second mask and a third mask) each having a mask pattern for removing an unnecessary resist pattern from among the types of resist patterns And a third thin film). However, the number of types of masks and thin films is not limited to this, and four or more types of thin films may be formed using four or more types of masks.

【0026】また、露光の際使用される光はレジストを
分解しうる光であればよく、レジストの種類によっては
可視光が使用される。
The light used at the time of exposure may be any light that can decompose the resist, and visible light is used depending on the type of the resist.

【0027】さらに、本実施の形態におけるTFTアレ
イ基板の製法によりえられたTFTアレイ基板を用いて
液晶表示装置を形成してもよい。
Further, a liquid crystal display device may be formed using a TFT array substrate obtained by the method of manufacturing a TFT array substrate in the present embodiment.

【0028】[0028]

【発明の効果】本発明によれば、TFTアレイ基板の製
造工程の管理を複雑かつ困難にすることなく、また、マ
スクの価格を不必要に高価なものにすることなく、異な
る種類の薄膜間の距離を厳密に管理できる。さらに、本
実施の形態におけるTFTアレイ基板の製法によりえら
れたTFTアレイ基板を用いて液晶表示装置を形成する
ことにより、液晶表示装置の高開口率化を実現すること
ができる。
According to the present invention, it is possible to control the manufacturing process of a TFT array substrate without making it complicated and difficult, and without unnecessarily increasing the cost of a mask. Distance can be strictly controlled. Further, by forming a liquid crystal display device using the TFT array substrate obtained by the method for manufacturing a TFT array substrate in this embodiment, a high aperture ratio of the liquid crystal display device can be realized.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明のTFTアレイ基板の製法の実施の形
態1において用いられる3枚のマスクの一例を示す平面
説明図である。
FIG. 1 is an explanatory plan view showing an example of three masks used in Embodiment 1 of a method for manufacturing a TFT array substrate of the present invention.

【図2】 本発明のTFTアレイ基板の製法の実施の形
態1を示す工程説明図である。
FIG. 2 is a process explanatory view showing Embodiment 1 of the method for manufacturing a TFT array substrate of the present invention.

【図3】 本発明のTFTアレイ基板の製法の実施の形
態1を示す工程説明図である。
FIG. 3 is a process explanatory view showing Embodiment 1 of the method for manufacturing a TFT array substrate of the present invention.

【図4】 本発明のTFTアレイ基板の製法の実施の形
態1を示す工程断面説明図である。
FIG. 4 is a process cross-sectional view showing Embodiment 1 of the method for manufacturing a TFT array substrate of the present invention.

【図5】 本発明のTFTアレイ基板の製法の実施の形
態1を示す工程断面説明図である。
FIG. 5 is an explanatory process sectional view showing Embodiment 1 of the method for manufacturing a TFT array substrate of the present invention.

【図6】 TFTアレイ基板上に形成された2種類の薄
膜の一例を示す平面説明図である。
FIG. 6 is an explanatory plan view showing an example of two types of thin films formed on a TFT array substrate.

【図7】 従来のTFTアレイ基板の製法を用いて図6
の2種類の薄膜が形成される過程を示す断面説明図であ
る。
FIG. 7 shows a conventional TFT array substrate manufacturing method using FIG.
FIG. 4 is an explanatory cross-sectional view showing a process of forming two types of thin films.

【図8】 従来のTFTアレイ基板の製法において用い
られる2枚のマスクの一例を示す説明図である。
FIG. 8 is an explanatory diagram showing an example of two masks used in a conventional method for manufacturing a TFT array substrate.

【図9】 図8の第1のマスクおよび第2のマスクを用
いて形成された2種類の膜を示す断面説明図である。
9 is an explanatory cross-sectional view showing two types of films formed using the first mask and the second mask of FIG. 8;

【符号の説明】[Explanation of symbols]

1 第1のマスク 2 第1のマスクパターン 3 第2のマスクパターン 11 第2のマスク 12、22 マスクパターン 21 第3のマスク DESCRIPTION OF SYMBOLS 1 1st mask 2 1st mask pattern 3 2nd mask pattern 11 2nd mask 12, 22 mask pattern 21 3rd mask

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 成膜工程、写真製版工程およびエッチン
グ工程を複数回繰り返すことにより、透明基板上にマト
リクス状に設けられた複数の画素電極と、前記画素電極
に接続された薄膜トランジスタと、前記画素電極の外周
部に設けられており、前記薄膜トランジスタに電気信号
を供給する複数の配線とを含んでなる薄膜トランジスタ
アレイ基板の製法であって、2種類以上のマスクパター
ンを有するマスクと、前記2種類以上のマスクパターン
を用いて形成された2種類以上のパターンのうち不要な
パターンを除去するためのマスクパターンを有する少な
くとも2つのマスクとを用いて写真製版工程を行う薄膜
トランジスタアレイ基板の製法。
1. A plurality of pixel electrodes provided in a matrix on a transparent substrate, a thin film transistor connected to the pixel electrodes, and a plurality of pixels formed by repeating a film forming step, a photoengraving step, and an etching step a plurality of times. A method of manufacturing a thin film transistor array substrate provided on an outer peripheral portion of an electrode and including a plurality of wirings for supplying an electric signal to the thin film transistor, wherein a mask having two or more types of mask patterns; A method of manufacturing a thin film transistor array substrate, wherein a photolithography process is performed using at least two masks each having a mask pattern for removing an unnecessary pattern among two or more types of patterns formed using the mask pattern.
【請求項2】 前記パターンの材料がレジストである請
求項1記載の薄膜トランジスタアレイ基板の製法。
2. The method according to claim 1, wherein the material of the pattern is a resist.
【請求項3】 前記レジストを除去するとき、除去する
箇所に所定の光を照射してレジストを分解する請求項2
記載の薄膜トランジスタアレイ基板の製法。
3. The resist is decomposed by irradiating a predetermined light to a portion to be removed when the resist is removed.
A method for producing the thin film transistor array substrate according to the above.
【請求項4】 前記所定の光が可視光である請求項3記
載の薄膜トランジスタアレイ基板の製法。
4. The method according to claim 3, wherein the predetermined light is visible light.
【請求項5】 透明基板と、該透明基板上にマトリクス
状に設けられた複数の画素電極と、前記画素電極に接続
された薄膜トランジスタと、前記画素電極の外周部に設
けられており、前記薄膜トランジスタに電気信号を供給
する複数の配線とを含んでなる薄膜トランジスタアレイ
基板、該薄膜トランジスタアレイ基板と対向する対向基
板、および前記薄膜トランジスタアレイ基板および対向
基板が所定の間隔を保って貼り合わされたのち、前記薄
膜トランジスタアレイ基板および対向基板間に封入され
る液晶材料からなる液晶表示装置であって、前記薄膜ト
ランジスタアレイ基板が請求項1記載の製法を用いて形
成された薄膜トランジスタアレイ基板である液晶表示装
置。
5. A transparent substrate, a plurality of pixel electrodes provided in a matrix on the transparent substrate, a thin film transistor connected to the pixel electrode, and a thin film transistor provided on an outer peripheral portion of the pixel electrode. A thin film transistor array substrate comprising a plurality of wirings for supplying electric signals to the thin film transistor array, a counter substrate facing the thin film transistor array substrate, and the thin film transistor after the thin film transistor array substrate and the counter substrate are bonded at a predetermined interval. A liquid crystal display device comprising a liquid crystal material sealed between an array substrate and a counter substrate, wherein the thin film transistor array substrate is a thin film transistor array substrate formed by using the manufacturing method according to claim 1.
JP32586097A 1997-11-27 1997-11-27 Manufacture of thin-film transistor array substrate and liquid crystal display containing the same Pending JPH11163354A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32586097A JPH11163354A (en) 1997-11-27 1997-11-27 Manufacture of thin-film transistor array substrate and liquid crystal display containing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32586097A JPH11163354A (en) 1997-11-27 1997-11-27 Manufacture of thin-film transistor array substrate and liquid crystal display containing the same

Publications (1)

Publication Number Publication Date
JPH11163354A true JPH11163354A (en) 1999-06-18

Family

ID=18181436

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32586097A Pending JPH11163354A (en) 1997-11-27 1997-11-27 Manufacture of thin-film transistor array substrate and liquid crystal display containing the same

Country Status (1)

Country Link
JP (1) JPH11163354A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6819399B2 (en) * 2001-08-27 2004-11-16 Samsung Electronics Co., Ltd. Exposure mask for fabricating liquid crystal display and method for exposing substrate in fabricating liquid crystal display using the mask

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6819399B2 (en) * 2001-08-27 2004-11-16 Samsung Electronics Co., Ltd. Exposure mask for fabricating liquid crystal display and method for exposing substrate in fabricating liquid crystal display using the mask
WO2003019272A3 (en) * 2001-08-27 2008-01-03 Samsung Electronics Co Ltd Exposure mask

Similar Documents

Publication Publication Date Title
US6650394B1 (en) Identification mark portion in liquid crystal display panel and fabricating method thereof
TW201743488A (en) Hollow electronic display
US20080136993A1 (en) Method of Forming a Cell Identification, Display Substrate and Display Device Having the Same
CN105093807B (en) Mask plate, preparation method thereof and exposure system
JPS6341828A (en) Liquid crystal device and its production
JPH10213895A (en) Mark for measurement of positioning in reticle
KR20010083632A (en) photo mask and method for fabricating large scale liquid crystal display device
US7851141B2 (en) Flat panel display manufacturing
KR20060036606A (en) Liquid Crystal Display Manufacturing Method
JPH11163354A (en) Manufacture of thin-film transistor array substrate and liquid crystal display containing the same
TW591698B (en) Thin film transistor array substrate and photolithography process and mask design thereof
KR100993455B1 (en) Liquid crystal display device having ID mark and manufacturing method thereof
KR100499567B1 (en) Liquid crystal display device and method for manufacturing the same
KR0154795B1 (en) Panel for lcd device
JP4226316B2 (en) Manufacturing method of semiconductor device
JP2003248329A (en) Semiconductor device and manufacturing method thereof
JP2791435B2 (en) Liquid crystal display device
JP3055415B2 (en) Backside exposure apparatus and method for manufacturing nonlinear element substrate
JP2688816B2 (en) Matrix-type display device manufacturing method
JP2565601B2 (en) Thin film pattern forming method
JP2943331B2 (en) Exposure method and exposure apparatus
JP2590360B2 (en) Method of manufacturing thin film transistor panel
KR100719918B1 (en) Manufacturing method of liquid crystal display device
JPH0221612A (en) Photo processing method
JP2596415B2 (en) Method for manufacturing semiconductor device