JPH11208387A - On-vehicle digital communication system - Google Patents
On-vehicle digital communication systemInfo
- Publication number
- JPH11208387A JPH11208387A JP10033734A JP3373498A JPH11208387A JP H11208387 A JPH11208387 A JP H11208387A JP 10033734 A JP10033734 A JP 10033734A JP 3373498 A JP3373498 A JP 3373498A JP H11208387 A JPH11208387 A JP H11208387A
- Authority
- JP
- Japan
- Prior art keywords
- output
- filter
- vehicle
- digital
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005070 sampling Methods 0.000 claims abstract description 13
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 11
- 238000006243 chemical reaction Methods 0.000 claims description 8
- 230000010355 oscillation Effects 0.000 claims description 6
- 230000005540 biological transmission Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 7
- 238000001514 detection method Methods 0.000 description 5
- 230000001360 synchronised effect Effects 0.000 description 5
- 230000008030 elimination Effects 0.000 description 2
- 238000003379 elimination reaction Methods 0.000 description 2
Landscapes
- Analogue/Digital Conversion (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、車載用デジタル通
信システムに関する。The present invention relates to a digital communication system for vehicles.
【0002】[0002]
【従来の技術】従来、図10に示すように、車載の直流
電力線Lを使用して、送信器8から受信機9へのデジタ
ルデータの通信伝送を高周波で行っている車載用デジタ
ル通信システムがある。例えば、アンプやCDプレーヤ
等の複数のオーディオ機器で車載用オーディオセットを
構成する場合、各機器は、電源コードでバッテリに共通
接続されていると共に、オーディオコードや制御コード
等の接続線で互いに接続され、信号のやり取りを行って
いる。ところが、機器の数が増えると接続線の数も増え
るため、各機器は、電源コードでバッテリに共通接続さ
れている以外は接続線は省略し、上記のデジタル通信シ
ステムを搭載することによってお互いの信号のやり取り
を行っている。2. Description of the Related Art Conventionally, as shown in FIG. 10, an in-vehicle digital communication system in which digital data communication transmission from a transmitter 8 to a receiver 9 is performed at a high frequency using an in-vehicle DC power line L is known. is there. For example, when a plurality of audio devices such as an amplifier and a CD player constitute an in-vehicle audio set, the devices are commonly connected to a battery by a power cord and connected to each other by connection lines such as an audio code and a control code. And exchanges signals. However, as the number of devices increases, the number of connection lines also increases.Therefore, each device omits the connection lines except that it is commonly connected to the battery with a power cord, and by mounting the digital communication system described above, each device has a mutual connection. Signals are being exchanged.
【0003】このような車載用デジタル通信システムに
おいて、受信器9側では高周波に変換されたデジタルデ
ータ(以降、高周波のデジタルデータとする)を取り込
むために、高周波のデジタルデータの周波数帯域に合っ
たBPF5を使用していた。BPF5は高周波のデジタ
ルデータ以外の高周波車両ノイズ成分をカットしてい
た。In such a vehicle-mounted digital communication system, the receiver 9 receives the digital data converted to high frequency (hereinafter, referred to as high-frequency digital data), so that the receiver 9 matches the frequency band of the high-frequency digital data. BPF5 was used. The BPF 5 cuts high frequency vehicle noise components other than high frequency digital data.
【0004】[0004]
【発明が解決しようとする課題】しかし、受信器側でB
PFを使用しただけでは、車両の内部で周期的に発生し
ているノイズ成分(例えば、車両内部で発生してバッテ
リ7の電源ラインに乗る、イグニッションノイズやエン
ジンノイズ等。エンジンノイズには常に周期性を持って
発生するものがある)のうちのBPFの通過帯域と同一
帯域のノイズ成分(例えば、エンジンノイズ等)を除去
することはできず、受信機9には、必要とする高周波の
デジタルデータデジタルデータの他にこのノイズ成分も
入力されることがある。そのため、正常なデータ通信が
行われなくなる虞れがある。However, at the receiver side, B
When the PF is used alone, a noise component that is periodically generated inside the vehicle (for example, an ignition noise or an engine noise that is generated inside the vehicle and rides on the power supply line of the battery 7). Noise components (for example, engine noise) in the same band as the pass band of the BPF cannot be removed. This noise component may be input in addition to the data digital data. Therefore, normal data communication may not be performed.
【0005】本発明の目的は、上記従来の問題点を解決
した車載用デジタル通信システムを提供することにあ
る。[0005] It is an object of the present invention to provide a vehicle-mounted digital communication system which solves the above-mentioned conventional problems.
【0006】[0006]
【課題を解決するための手段】本発明に係る車載用デジ
タル通信システムは、請求項1に記載のように、送信器
からのデジタルデータの通信伝送を高周波で行うために
直流電力線を使用し、前記高周波のデジタルデータを通
過させる周波数帯域を有するフィルタを介して受信器へ
入力する車載用デジタル通信システムにおいて、車両内
部で周期的に発生する低周波ノイズ成分に基づいてサン
プリング周波数信号を発生するサンプリング周波数信号
発生手段と、前記フィルタの出力が入力され、前記サン
プリング周波数信号発生手段からのサンプリング周波数
で動作するA/D変換手段と、前記A/D変換手段の出
力が入力されるデジタルフィルタ手段と、前記デジタル
フィルタ手段の出力が入力されるD/A変換手段と、前
記フィルタの出力から前記D/A変換手段の出力を減算
して前記受信器に入力する減算手段とを備えたことを特
徴とする。According to a first aspect of the present invention, there is provided a digital communication system for a vehicle, which uses a DC power line to transmit digital data from a transmitter at a high frequency. In a vehicle-mounted digital communication system for inputting a signal to a receiver via a filter having a frequency band through which the high-frequency digital data passes, sampling for generating a sampling frequency signal based on a low-frequency noise component periodically generated inside the vehicle Frequency signal generating means, A / D converting means to which the output of the filter is input and which operates at the sampling frequency from the sampling frequency signal generating means, and digital filter means to which the output of the A / D converting means is input D / A conversion means to which an output of the digital filter means is inputted, and an output of the filter By subtracting the output of al the D / A converting means, characterized in that a subtraction means for input to the receiver.
【0007】また、本発明に係る車載用デジタル通信シ
ステムは、請求項2に記載のように、送信器からのデジ
タルデータの通信伝送を高周波で行うために直流電力線
を使用し、前記高周波のデジタルデータを通過させる周
波数帯域を有するフィルタを介して受信器へ入力する車
載用デジタル通信システムにおいて、車両内部で周期的
に発生する低周波ノイズ成分に基づいて基準信号を作成
する基準信号作成回路と、前記基準信号作成手段からの
信号を基準信号とするPLL回路と、前記PLL回路の
発振出力をサンプリング周波数とし、前記フィルタの出
力が入力されるA/Dコンバータと、前記A/Dコンバ
ータの出力が入力されるデジタルフィルタと、前記デジ
タルフィルタの出力が入力されるD/Aコンバータと、
前記フィルタの出力から前記D/Aコンバータの出力を
減算して前記受信器に入力する減算器とを備えたことを
特徴とする。Further, according to a second aspect of the present invention, there is provided a vehicle-mounted digital communication system which uses a DC power line to perform communication transmission of digital data from a transmitter at a high frequency. In a vehicle-mounted digital communication system input to a receiver through a filter having a frequency band through which data passes, a reference signal creation circuit that creates a reference signal based on a low-frequency noise component that periodically occurs inside the vehicle, A PLL circuit that uses a signal from the reference signal generating unit as a reference signal, an A / D converter to which an oscillation output of the PLL circuit is used as a sampling frequency, and an output of the filter, and an output of the A / D converter. A digital filter to be input, a D / A converter to which an output of the digital filter is input,
A subtractor for subtracting the output of the D / A converter from the output of the filter and inputting the result to the receiver.
【0008】また、本発明に係る車載用デジタル通信シ
ステムは、請求項2に記載のように、請求項2記載の車
載用デジタル通信システムにおいて、基準信号作成回路
は、車両内部で周期的に発生するオルターネータノイズ
成分に基づいて基準信号を作成することを特徴とする。According to a second aspect of the present invention, in the vehicle digital communication system according to the second aspect, the reference signal generating circuit periodically generates the reference signal inside the vehicle. And generating a reference signal based on the alternator noise component.
【0009】[0009]
【発明の実施の形態】図1は、本発明に係る車載用デジ
タル通信システムの一実施例を示すブロック図である。
図1において、1はLPF(ローパスフィルタ)、2は
基準信号作成回路、3は周波数検出回路、4はPLL
(フェーズロックドループ)回路、5はBPF(バンド
パスフィルタ)、6はノイズ除去回路、7はバッテリ、
8は送信器、9は受信器である。FIG. 1 is a block diagram showing an embodiment of a digital communication system for a vehicle according to the present invention.
In FIG. 1, 1 is an LPF (low-pass filter), 2 is a reference signal generation circuit, 3 is a frequency detection circuit, and 4 is a PLL.
(Phase Locked Loop) circuit, 5 is a BPF (Band Pass Filter), 6 is a noise removal circuit, 7 is a battery,
8 is a transmitter and 9 is a receiver.
【0010】LPF1は、図2に示すように、車両内部
で発生してバッテリ7の電源ラインに乗っているノイズ
成分(例えば、随時的に発生するイグニッションノイズ
や、周期的に発生するエンジンノイズ及びオルタネータ
ノイズ(帯域的には、約1KHz〜10KHzであり、
車両のエンジン回転速度に左右される。)等)のうち、
オルターネータノイズのみを抽出する。基準信号作成回
路2は、その構成例が図3に示され、マイナス入力側に
抵抗R2とR3の接続点から基準電圧(b)が入力され
たコンパレータA1からなる。LPF1によって抽出し
たオルタネータノイズ(a)は、コンパレータA1のプ
ラス入力側に入力し、図4に示す基準信号(c)を作成
する。この基準信号(c)は、PLL回路4の位相比較
器41に基準信号として入力される。As shown in FIG. 2, the LPF 1 includes a noise component generated inside the vehicle and on the power supply line of the battery 7 (for example, an ignition noise generated at any time, an engine noise generated periodically and a Alternator noise (about 1 KHz to 10 KHz in band,
It depends on the engine speed of the vehicle. ) Etc.)
Extract only alternator noise. The reference signal generation circuit 2 has a configuration example shown in FIG. 3, and includes a comparator A1 to which a reference voltage (b) is input to a minus input side from a connection point of the resistors R2 and R3. The alternator noise (a) extracted by the LPF 1 is input to the plus input side of the comparator A1 to create a reference signal (c) shown in FIG. This reference signal (c) is input to the phase comparator 41 of the PLL circuit 4 as a reference signal.
【0011】周波数検出回路3は、その構成例が図5に
示され、コンパレータA2,A3及びA4の各プラス入
力側に基準信号作成回路2からの基準信号が、抵抗R4
及びコンデンサC1からなる積分回路を介して入力さ
れ、各マイナス入力側には抵抗R5乃至R8の抵抗分圧
によってそれぞ異なる比較基準電圧(1)′、
(2)′、(3)′が入力される。基準信号作成回路2
からの基準信号はエンジンの回転速度によって変化し、
例えば回転速度が上がると、基準信号は図6に示すよう
に、(1)→(2)→(3)の順に、次第に周期が短く
なるように変化する。FIG. 5 shows an example of the structure of the frequency detection circuit 3. The reference signal from the reference signal generation circuit 2 is connected to the plus input side of each of the comparators A2, A3 and A4 by a resistor R4.
And a reference voltage (1) ′ different from each other depending on the voltage division of the resistors R5 to R8.
(2) 'and (3)' are input. Reference signal creation circuit 2
Changes depending on the engine speed.
For example, when the rotation speed increases, as shown in FIG. 6, the reference signal changes in the order of (1) → (2) → (3) so that the period gradually becomes shorter.
【0012】そこで、図6(1),(2)及び(3)に
示す各基準信号を整流した時の直流電圧レベルはそれぞ
れ図7において(1)′、(2)′、(3)′に示さ
れ、コンパレータA2,A3及びA4の各マイナス入力
側に入力される比較基準電圧は、それぞれ、抵抗R5乃
至R8の抵抗分圧によって対応する直流電圧レベル
(1)′、(2)′、(3)′に等しくなるように設定
される。Therefore, the DC voltage levels when the reference signals shown in FIGS. 6 (1), (2) and (3) are rectified are respectively (1) ', (2)' and (3) 'in FIG. , The comparison reference voltages input to the minus inputs of the comparators A2, A3 and A4 respectively correspond to the DC voltage levels (1) ', (2)', (3) ′.
【0013】コンパレータA2,A3及びA4は、プラ
ス入力側に供給される積分後の基準信号電圧レベルが比
較基準電圧を越えないレベルの場合は「L」レベル信号
を出力し、比較基準電圧以上のレベルの場合は「H」レ
ベル信号を出力する。表1は入力される基準信号(図6
(1),(2)及び(3))に対する各コンパレータA
2,A3及びA4の出力(a),(b)及び(c)を示
す真理値表を示す。この表では「H」レベルは5ボル
ト、「L」レベルは0ボルトである。The comparators A2, A3 and A4 output an "L" level signal when the integrated reference signal voltage level supplied to the plus input side does not exceed the comparison reference voltage, and outputs an "L" level signal. In the case of a level, an "H" level signal is output. Table 1 shows input reference signals (FIG. 6).
Each comparator A for (1), (2) and (3))
2, a truth table showing the outputs (a), (b) and (c) of A3 and A4. In this table, the "H" level is 5 volts and the "L" level is 0 volts.
【0014】[0014]
【表1】 [Table 1]
【0015】この「H」、「L」の組み合わせにより基
準信号周波数の状態を確認することができる。(なお、
コンパレータの数をここでは3個使用しているが、分解
能を上げるためには数を増やせばよい。)The state of the reference signal frequency can be confirmed by the combination of "H" and "L". (Note that
Although three comparators are used here, the number may be increased to increase the resolution. )
【0016】PLL回路4は、位相比較器41、ループ
フィルタ42、VCO(電圧制御発振器)43、分周器
44及びマルチプレクサ45から構成されている。PL
L回路4は、車両のオルタネータノイズと同期した、デ
ジタル回路用のクロックを生成する。VCO43で作成
された発振出力(fout)を分周器44で1/Nに分
周したものを何通りか設けておき(例えば、fout/
N1≠fout/N2≠fout/N3)、マルチプレ
クサ45に入力する。マルチプレクサ45の出力は、周
波数検出回路3の出力によって切り替わり、基準信号に
合った(fout/N)を出力して位相比較器41に入
力される。PLL回路4によって基準信号作成回路2か
らの基準信号と同期させれば、基準信号のN倍の周波数
の出力が得られ、車両のオルタネータノイズと同期し
た、デジタル回路用のクロックが得られる。The PLL circuit 4 comprises a phase comparator 41, a loop filter 42, a VCO (voltage controlled oscillator) 43, a frequency divider 44, and a multiplexer 45. PL
The L circuit 4 generates a digital circuit clock synchronized with the alternator noise of the vehicle. The oscillation output (fout) generated by the VCO 43 is divided into 1 / N by the frequency divider 44 to provide several types (for example, fout /
N1 ≠ fout / N2 ≠ fout / N3) and input to the multiplexer 45. The output of the multiplexer 45 is switched by the output of the frequency detection circuit 3, outputs (fout / N) that matches the reference signal, and is input to the phase comparator 41. By synchronizing with the reference signal from the reference signal generation circuit 2 by the PLL circuit 4, an output having a frequency N times higher than that of the reference signal is obtained, and a clock for the digital circuit synchronized with the alternator noise of the vehicle is obtained.
【0017】BPF5は、従来技術で使用していたBP
Fと同一のもので良く、高周波のデジタルデータを抽出
するためのものである。図8にBPF5の入力及び出力
波形の一例を示す。The BPF 5 is the BP used in the prior art.
The same as F may be used to extract high frequency digital data. FIG. 8 shows an example of input and output waveforms of the BPF 5.
【0018】ノイズ除去回路6は、A/Dコンバータ6
1、加算器62、1サイクル・ディレイ用メモリ63、
加算器64、D/Aコンバータ65、減算器66及びリ
セット信号発生回路67から構成されている。The noise removal circuit 6 includes an A / D converter 6
1, adder 62, one-cycle delay memory 63,
It comprises an adder 64, a D / A converter 65, a subtractor 66, and a reset signal generation circuit 67.
【0019】BPF5で抽出した高周波のデジタルデー
タはノイズ除去回路6のA/Dコンバータ61でA/D
変換される。A/Dコンバータ61にはPLL回路4の
VCO43の発振出力(fout)が供給されA/D変
換時のサンプリング周波数を決定している。次いで、加
算器62と、A/D変換後のデータを1サイクル分ディ
レーさせるための1サイクル・ディレイ用メモリ63
と、加算器64とを使用して、ノイズ除去用デジタルフ
ィルタ6Aを構成する。(ここで、サイクルとは、オイ
ルネータノイズのサイクルのことである。)1サイクル
・ディレイ用メモリ63には、書き込み(W)及び読み
出し(R)時の各タイミングをとるためにPLL回路4
のVCO43の発振出力(fout)が供給されてい
る。The high-frequency digital data extracted by the BPF 5 is subjected to A / D conversion by the A / D converter 61 of the noise elimination circuit 6.
Is converted. The oscillation output (fout) of the VCO 43 of the PLL circuit 4 is supplied to the A / D converter 61 to determine a sampling frequency at the time of A / D conversion. Next, an adder 62 and a one-cycle delay memory 63 for delaying the A / D-converted data by one cycle.
And the adder 64, the digital filter 6A for noise removal is configured. (Here, the cycle is a cycle of oil-noiter noise.) In the one-cycle delay memory 63, the PLL circuit 4 is used to take each timing at the time of writing (W) and reading (R).
The oscillation output (fout) of the VCO 43 is supplied.
【0020】1サイクル・ディレイ用メモリ63に使用
するリセットパルスは、基準信号の立ち下がりのタイミ
ングに合わせ、分周器44から信号を利用してリセット
信号発生回路67で作成される。ここでは、基準信号に
同期していない高周波のデジタルデータをランダムノイ
ズとして扱う。ランダムノイズとして扱ったデジタルデ
ータは、デジタルフィルタ6Aで平均化される。The reset pulse used in the one-cycle delay memory 63 is generated by the reset signal generation circuit 67 using the signal from the frequency divider 44 in accordance with the falling timing of the reference signal. Here, high-frequency digital data not synchronized with the reference signal is treated as random noise. Digital data treated as random noise is averaged by the digital filter 6A.
【0021】また、基準信号と同期しているエンジンの
ノイズは、1サイクルごと常に発生しているため、その
ままデジタルフィルタ6Aから出力される。デジタルフ
ィルタ6Aから出力されたエンジンノイズは、D/Aコ
ンバータ65でD/A変換された後(D/Aコンバータ
65にはPLL回路4のVCO43の発振出力(fou
t)が供給されD/A変換時のサンプリング周波数を決
定している)、減算器66でBPF5から抽出した基の
データと減算することで除去され、高周波のデジタルデ
ータのみが抽出され、受信器9に供給されることにな
る。図9は上記に説明した動作における各部の信号波形
の一例を示す。Further, since the engine noise synchronized with the reference signal is constantly generated every cycle, it is output from the digital filter 6A as it is. The engine noise output from the digital filter 6A is D / A converted by the D / A converter 65 (the oscillation output (fou) of the VCO 43 of the PLL circuit 4 is supplied to the D / A converter 65.
t) is supplied to determine the sampling frequency at the time of D / A conversion), and is subtracted by subtracting the original data extracted from the BPF 5 by the subtractor 66, and only high-frequency digital data is extracted. 9 will be supplied. FIG. 9 shows an example of a signal waveform of each unit in the operation described above.
【0022】以上説明したように、 (1)ノイズ除去回路によって、高周波のデジタルデー
タと同帯域の周期的に発生しているエンジンノイズを分
離することが出来るため、通信に対するエンジンノイズ
の影響が少なくなる。 (2)PLLの基準信号に、車両から発生するオルタネ
ータノイズを利用しているため、デジタル回路のクロッ
ク信号は、常にエンジンの回転速度に追従している。
(エンジンの回転とクロック信号が同期している。)As described above, (1) the noise elimination circuit can separate the high frequency digital data and the periodically generated engine noise in the same band, so that the influence of the engine noise on the communication is small. Become. (2) Since the alternator noise generated from the vehicle is used as the reference signal of the PLL, the clock signal of the digital circuit always follows the rotation speed of the engine.
(The rotation of the engine and the clock signal are synchronized.)
【0023】[0023]
【発明の効果】本発明によれば、車両内部で発生するノ
イズ成分の影響をなくすことができる。According to the present invention, the influence of noise components generated inside the vehicle can be eliminated.
【図1】本発明に係る車載用デジタル通信システムの一
実施例を示すブロック図である。FIG. 1 is a block diagram showing one embodiment of an in-vehicle digital communication system according to the present invention.
【図2】直流電源線に乗っている信号の様子を示す概略
図である。FIG. 2 is a schematic diagram showing a state of a signal on a DC power supply line.
【図3】基準信号作成回路の構成例を示す回路図であ
る。FIG. 3 is a circuit diagram illustrating a configuration example of a reference signal generation circuit.
【図4】図3の基準信号作成回路の各部波形図である。FIG. 4 is a waveform diagram of each part of the reference signal generation circuit of FIG. 3;
【図5】周波数検出回路の構成例を示す回路図である。FIG. 5 is a circuit diagram illustrating a configuration example of a frequency detection circuit.
【図6】(1)、(2)及び(3)は基準信号作成回路
の基準信号の変化を示す。FIGS. 6 (1), (2) and (3) show changes in the reference signal of the reference signal generation circuit.
【図7】(1)′、(2)′及び(3)′は図6の
(1),(2)及び(3)に示す各基準信号を整流した
時の直流電圧レベルを示す。7 (1) ', (2)' and (3) 'show DC voltage levels when the reference signals shown in (1), (2) and (3) of FIG. 6 are rectified.
【図8】BPFの入出力波形を示す。FIG. 8 shows input / output waveforms of a BPF.
【図9】(a)乃至(f)は図1のブロック図の各部の
信号波形を示す。9 (a) to 9 (f) show signal waveforms at various parts in the block diagram of FIG. 1;
【図10】従来の車載用デジタル通信システムの構成例
を示す。FIG. 10 shows a configuration example of a conventional in-vehicle digital communication system.
1 LPF 2 基準信号作成回路 3 周波数検出回路 4 PLL回路 5 BPF 6 ノイズ除去回路 6A デジタルフィルタ 7 バッテリ 8 送信器 9 受信器 41 位相比較器 42 ループフィルタ 43 VCO 44 分周器 45 マルチプレクサ 61 A/Dコンバータ 62 加算器 63 1サイクル・ディレイ用メモリ 64 加算器 65 D/Aコンバータ 66 減算器 67 リセット信号発生回路 REFERENCE SIGNS LIST 1 LPF 2 reference signal creation circuit 3 frequency detection circuit 4 PLL circuit 5 BPF 6 noise removal circuit 6A digital filter 7 battery 8 transmitter 9 receiver 41 phase comparator 42 loop filter 43 VCO 44 frequency divider 45 multiplexer 61 A / D Converter 62 Adder 63 1-cycle delay memory 64 Adder 65 D / A converter 66 Subtractor 67 Reset signal generation circuit
Claims (3)
を高周波で行うために直流電力線を使用し、前記高周波
のデジタルデータを通過させる周波数帯域を有するフィ
ルタを介して受信器へ入力する車載用デジタル通信シス
テムにおいて、 車両内部で周期的に発生する低周波ノイズ成分に基づい
てサンプリング周波数信号を発生するサンプリング周波
数信号発生手段と、 前記フィルタの出力が入力され、前記サンプリング周波
数信号発生手段からのサンプリング周波数で動作するA
/D変換手段と、 前記A/D変換手段の出力が入力されるデジタルフィル
タ手段と、 前記デジタルフィルタ手段の出力が入力されるD/A変
換手段と、 前記フィルタの出力から前記D/A変換手段の出力を減
算して前記受信器に入力する減算手段とを備えたことを
特徴とする車載用デジタル通信システム。1. An in-vehicle digital device that uses a DC power line to transmit digital data at a high frequency from a transmitter and transmits the digital data to a receiver via a filter having a frequency band through which the high-frequency digital data passes. In a communication system, a sampling frequency signal generating means for generating a sampling frequency signal based on a low frequency noise component periodically generated inside a vehicle; an output of the filter being input; and a sampling frequency from the sampling frequency signal generating means. A that works with
/ D conversion means, digital filter means to which the output of the A / D conversion means is input, D / A conversion means to which the output of the digital filter means is input, and D / A conversion from the output of the filter Subtracting means for subtracting the output of the means and inputting the result to the receiver.
を高周波で行うために直流電力線を使用し、前記高周波
のデジタルデータを通過させる周波数帯域を有するフィ
ルタを介して受信器へ入力する車載用デジタル通信シス
テムにおいて、 車両内部で周期的に発生する低周波ノイズ成分に基づい
て基準信号を作成する基準信号作成回路と、 前記基準信号作成手段からの信号を基準信号とするPL
L回路と、 前記PLL回路の発振出力をサンプリング周波数とし、
前記フィルタの出力が入力されるA/Dコンバータと、 前記A/Dコンバータの出力が入力されるデジタルフィ
ルタと、 前記デジタルフィルタの出力が入力されるD/Aコンバ
ータと、 前記フィルタの出力から前記D/Aコンバータの出力を
減算して前記受信器に入力する減算器とを備えたことを
特徴とする車載用デジタル通信システム。2. An in-vehicle digital device which uses a DC power line to transmit digital data at a high frequency from a transmitter and transmits the digital data to a receiver via a filter having a frequency band through which the high-frequency digital data passes. In a communication system, a reference signal creation circuit for creating a reference signal based on a low-frequency noise component periodically generated inside a vehicle, and a PL using a signal from the reference signal creation means as a reference signal
An L circuit, and an oscillation output of the PLL circuit as a sampling frequency;
An A / D converter to which an output of the filter is input; a digital filter to which an output of the A / D converter is input; a D / A converter to which an output of the digital filter is input; And a subtracter for subtracting the output of the D / A converter and inputting the result to the receiver.
テムにおいて、基準信号作成回路は、車両内部で周期的
に発生するオルターネータノイズ成分に基づいて基準信
号を作成することを特徴とする車載用デジタル通信シス
テム。3. The on-vehicle digital communication system according to claim 2, wherein the reference signal generation circuit generates the reference signal based on an alternator noise component periodically generated inside the vehicle. Digital communication system.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10033734A JPH11208387A (en) | 1998-01-30 | 1998-01-30 | On-vehicle digital communication system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10033734A JPH11208387A (en) | 1998-01-30 | 1998-01-30 | On-vehicle digital communication system |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11208387A true JPH11208387A (en) | 1999-08-03 |
Family
ID=12394647
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10033734A Pending JPH11208387A (en) | 1998-01-30 | 1998-01-30 | On-vehicle digital communication system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11208387A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003046453A (en) * | 2001-07-31 | 2003-02-14 | Denso Corp | Power supply ic |
| KR100486458B1 (en) * | 2002-07-16 | 2005-05-03 | 주식회사 현대오토넷 | Circuit for processing voice |
-
1998
- 1998-01-30 JP JP10033734A patent/JPH11208387A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003046453A (en) * | 2001-07-31 | 2003-02-14 | Denso Corp | Power supply ic |
| KR100486458B1 (en) * | 2002-07-16 | 2005-05-03 | 주식회사 현대오토넷 | Circuit for processing voice |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2825045B2 (en) | Frequency synthesizer | |
| EP0193396A2 (en) | Optical signal transmission system including pulsed FM modulator/demodulator | |
| EP0880824B1 (en) | Phase noise reduction circuits | |
| JPH11208387A (en) | On-vehicle digital communication system | |
| JPH06177651A (en) | Frequency synthesizer | |
| JP2809541B2 (en) | Codec | |
| JPH0730422A (en) | Sampling clock generation circuit | |
| JP2841935B2 (en) | Phase demodulator | |
| JP3252566B2 (en) | Automatic frequency control circuit and its receiving device in spread spectrum communication | |
| JP3048134B2 (en) | Clock signal regeneration device | |
| JPH09214251A (en) | FM demodulation circuit | |
| JP2001345792A (en) | Phase control circuit | |
| JPH08329604A (en) | Digital audio interface | |
| JPH0567029U (en) | Optical phase synchronization circuit | |
| JP2628182B2 (en) | Test equipment for analog-digital hybrid IC | |
| JP3304031B2 (en) | Genlock device | |
| SU1012335A1 (en) | Device for producing frequency-modulated magnetic recording | |
| JPS58130630A (en) | Pll circuit | |
| KR910001427B1 (en) | Circuit for detecting data in digital transmission system | |
| JP3088433B2 (en) | MSK demodulator | |
| JP2002111758A (en) | Waveform shaping circuit and method of shaping waveform with this circuit | |
| JP2007164952A (en) | Information reproduction processing device | |
| JP2921461B2 (en) | Phase synchronous clock signal generator | |
| JP2982656B2 (en) | Transmission system clock synchronizer | |
| JP3026382B2 (en) | DTMF signal generation circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20031209 |