JPH11260962A - Ball grid array type semiconductor device - Google Patents
Ball grid array type semiconductor deviceInfo
- Publication number
- JPH11260962A JPH11260962A JP6084698A JP6084698A JPH11260962A JP H11260962 A JPH11260962 A JP H11260962A JP 6084698 A JP6084698 A JP 6084698A JP 6084698 A JP6084698 A JP 6084698A JP H11260962 A JPH11260962 A JP H11260962A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- insulating film
- semiconductor device
- insulating tape
- conductive wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Wire Bonding (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、半導体素子と外部
端子とを電気的に接続するための、導電性配線を備えた
絶縁性テープによって構成された半導体装置であり、特
に外部端子を球状はんだなどから形成したボールグリッ
ドアレイ型半導体装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device comprising an insulating tape provided with conductive wiring for electrically connecting a semiconductor element and an external terminal. The present invention relates to a ball grid array type semiconductor device formed from the above.
【0002】[0002]
【従来の技術】半導体装置の高密度実装化に対応するた
め、多ピン化、小型化および高速化に適したボールグリ
ッドアレイ(BGA)型の半導体装置が実用化されてい
る。このBGA型半導体装置は、半導体装置の面内に、
はんだバンプなどから成る外部端子をアレイ状に2次元
配置した構造となっている。2. Description of the Related Art In order to cope with high-density mounting of semiconductor devices, ball grid array (BGA) type semiconductor devices suitable for increasing the number of pins, reducing the size, and increasing the speed have been put to practical use. This BGA type semiconductor device has a
It has a structure in which external terminals made of solder bumps and the like are two-dimensionally arranged in an array.
【0003】BGA型半導体装置では、半導体素子と外
部端子との電気的接続のため、表面、あるいは表面およ
び内部に導電性配線が形成されているインターポーザと
呼ばれる部材が用いられている。インターポーザにはガ
ラス/エポキシなどを基材とするプリント配線基板や、
ポリイミドなどを基材として表面などに導電性配線を形
成した絶縁性テープなどが使用されている。In a BGA type semiconductor device, a member called an interposer having a conductive wiring formed on the surface or on the surface and inside is used for electrical connection between a semiconductor element and an external terminal. Interposers include printed wiring boards with glass / epoxy as the base material,
An insulating tape having a conductive wiring formed on a surface or the like of a polyimide or the like as a base material is used.
【0004】導電性配線が形成された絶縁性テープによ
って半導体装置を構成した例が特開平9−121002
号公報に示されている。図18は、従来の絶縁性テープ
を用いたBGA型半導体装置の概略断面図である。図1
8において、BGA型半導体装置は、半導体素子1と、
表面に導電性配線2が形成され、ボンディングパッド部
2aなどの一部を開口するように形成された絶縁膜3を
有する絶縁性テープ4と、半導体素子1を絶縁性テープ
4の表面に固着する接着部材5と、半導体素子1と導電
性配線2とを電気的に接続する金属細線6と、半導体素
子1と金属細線6と絶縁性テープ4の半導体素子固着面
4aとを封止する封止樹脂7と、外部端子8とから構成
されている。An example in which a semiconductor device is constituted by an insulating tape on which conductive wiring is formed is disclosed in Japanese Patent Laid-Open No. Hei 9-112002.
No. in the official gazette. FIG. 18 is a schematic sectional view of a BGA type semiconductor device using a conventional insulating tape. FIG.
8, the BGA type semiconductor device includes a semiconductor element 1;
An insulating tape 4 having an insulating film 3 formed on its surface with a conductive wiring 2 formed so as to partially open a bonding pad portion 2a and the like, and the semiconductor element 1 are fixed to the surface of the insulating tape 4. An adhesive member 5, a thin metal wire 6 for electrically connecting the semiconductor element 1 and the conductive wiring 2, and a sealing for sealing the semiconductor element 1, the thin metal wire 6, and the semiconductor element fixing surface 4a of the insulating tape 4. It is composed of a resin 7 and external terminals 8.
【0005】導電性配線2には、金属細線6が接続され
るボンディングパッド2aと外部端子8が接続されるラ
ンド2bとが連なっている。On the conductive wiring 2, a bonding pad 2a to which the thin metal wire 6 is connected and a land 2b to which the external terminal 8 is connected are connected.
【0006】絶縁膜3は、ソルダーレジストあるいはフ
ォトレジストなどと呼ばれており、スクリーン印刷法、
フォト法などによって形成される。絶縁膜3にはエポキ
シ樹脂、ポリイミド樹脂、ポリブタジエン樹脂などの材
料が用いられる。外部端子8には主にはんだ材料(Pb
―Sn系共晶はんだ)が用いられる。The insulating film 3 is called a solder resist or a photoresist, and is formed by a screen printing method,
It is formed by a photo method or the like. The insulating film 3 is made of a material such as an epoxy resin, a polyimide resin, and a polybutadiene resin. The external terminal 8 mainly has a solder material (Pb
—Sn-based eutectic solder) is used.
【0007】金属細線6と導電性配線2とは、半導体素
子1の面外に配置されているボンディングパッド2aで
接続されている。ボンディングパッド2aの部分では、
絶縁膜3に開口部3aが形成されており、金属細線6と
ボンディングパッド2aとが接合できるようになってい
る。[0007] The thin metal wires 6 and the conductive wires 2 are connected by bonding pads 2 a arranged outside the surface of the semiconductor element 1. In the portion of the bonding pad 2a,
An opening 3a is formed in the insulating film 3 so that the thin metal wire 6 and the bonding pad 2a can be joined.
【0008】外部端子8は、絶縁性テープ4の実装面4
bにアレイ状に設けられ、半導体素子1の下側で、その
面内に配置されている。半導体素子1面内に配置される
外部端子8と半導体素子1とを電気的に接続するため、
導電性配線2はボンディングパッド2aから半導体素子
1の面内に位置するランド2bまで連続して形成されて
いる。The external terminals 8 are mounted on the mounting surface 4 of the insulating tape 4.
b, are arranged in an array, and are arranged below the semiconductor element 1 in the plane thereof. In order to electrically connect the external terminal 8 arranged in the surface of the semiconductor element 1 and the semiconductor element 1,
The conductive wiring 2 is formed continuously from the bonding pad 2a to the land 2b located in the plane of the semiconductor element 1.
【0009】ランド2bが形成されている絶縁性テープ
4の実装面4b側には、ランド2bに達する開口部9が
設けられており、この開口部9においてランド2bと外
部端子8とが接合できるようになっている。On the mounting surface 4b side of the insulating tape 4 on which the land 2b is formed, an opening 9 reaching the land 2b is provided. In this opening 9, the land 2b and the external terminal 8 can be joined. It has become.
【0010】[0010]
【発明が解決しようとする課題】ところで、図18に示
した従来のBGA型半導体装置では、シリコン(Si)
からなる半導体素子1の線膨張係数は2〜3×10-6/
°Cであり、ポリイミド樹脂などから絶縁性テープ4の
線膨張係数は10×10-6/°C程度であるため、両者
の線膨張係数に大きな差異がある。By the way, in the conventional BGA type semiconductor device shown in FIG.
The linear expansion coefficient of the semiconductor element 1 made of is 2-3 × 10 −6 /
° C, and the linear expansion coefficient of the insulating tape 4 is about 10 × 10 −6 / ° C due to polyimide resin or the like.
【0011】このような構成の従来のBGA型半導体装
置に温度変化が加わると、半導体素子1と絶縁性テープ
4との線膨張係数差に起因した熱応力が、両者の界面に
発生するようになり、両者を接着している接着部材5に
亀裂や剥離などが発生する場合がある。When a temperature change is applied to the conventional BGA type semiconductor device having such a configuration, a thermal stress caused by a difference in linear expansion coefficient between the semiconductor element 1 and the insulating tape 4 is generated at the interface between them. In this case, cracks and peeling may occur in the bonding member 5 that bonds the two.
【0012】また、図18に示した従来のBGA型半導
体装置では、絶縁性テープ4の半導体素子固着面側4a
にのみ封止樹脂7が形成されている。このため、BGA
型半導体装置に温度変化が加わると、封止樹脂7の膨張
・収縮によって半導体装置に反り変形が発生し、これに
よって、絶縁性テープ4には引張り・圧縮の荷重が作用
するようになる。Further, in the conventional BGA type semiconductor device shown in FIG.
Only the sealing resin 7 is formed. Therefore, BGA
When a temperature change is applied to the mold semiconductor device, the semiconductor device undergoes warping deformation due to expansion and contraction of the sealing resin 7, whereby tensile and compression loads act on the insulating tape 4.
【0013】絶縁性テープ4は剛性の大きな半導体素子
1と接着部材5で接着されているため、両者の界面に大
きな応力が発生し、接着部材5に亀裂や剥離が発生する
ようになる。Since the insulating tape 4 is bonded to the semiconductor element 1 having high rigidity and the adhesive member 5, a large stress is generated at the interface between the two, and cracks and peeling occur in the adhesive member 5.
【0014】このように、図18に示した従来のBGA
型半導体装置では、少なくとも上述したどちらか一方の
原因によって接着部材5に亀裂や剥離が発生する可能性
が大であった。As described above, the conventional BGA shown in FIG.
In the die-type semiconductor device, there is a large possibility that the adhesive member 5 is cracked or peeled off due to at least one of the above-mentioned causes.
【0015】接着部材5に亀裂や剥離が発生すると、線
膨張係数の大きな絶縁膜3は接着部材5による拘束を受
けなくなるため自由に熱変形できるようになる。このた
め、半導体素子1と絶縁膜3との線膨張係数差に起因し
て発生する応力が、絶縁膜3の端部に集中するようにな
る。When a crack or peeling occurs in the bonding member 5, the insulating film 3 having a large coefficient of linear expansion is not restricted by the bonding member 5, so that the insulating film 3 can be freely thermally deformed. For this reason, the stress generated due to the difference in linear expansion coefficient between the semiconductor element 1 and the insulating film 3 is concentrated on the end of the insulating film 3.
【0016】絶縁膜3が半導体素子1の下面すべてを覆
うように形成され、絶縁膜3の端部が半導体素子1の端
部とほぼ一致している場合は、半導体素子1の端部に大
きな応力が発生するようになる。When the insulating film 3 is formed so as to cover the entire lower surface of the semiconductor element 1, and the end of the insulating film 3 substantially coincides with the end of the semiconductor element 1, a large area is formed on the end of the semiconductor element 1. Stress is generated.
【0017】そこで、半導体素子1の端部に応力が集中
するのを防止するため、少なくとも半導体素子1の面内
の個々のランド2bを覆うように絶縁膜3を設けて、絶
縁膜3を互いに独立して形成するように構成することが
考えられる。Therefore, in order to prevent stress from being concentrated on the end of the semiconductor element 1, the insulating film 3 is provided so as to cover at least the individual lands 2b in the plane of the semiconductor element 1, and the insulating films 3 are separated from each other. It is conceivable to form them independently.
【0018】ところで、上述したように、接着部材5に
よる拘束が無くなった絶縁膜3は自由に熱変形するよう
になる。特に、冷却過程において、絶縁膜3自体の収縮
によって絶縁膜3と接着部材5の側面側界面を開口させ
る力が生じる。さらに、封止樹脂7の収縮による半導体
装置の変形によって絶縁テープ4が外側に引張りを受け
る。By the way, as described above, the insulating film 3 which is no longer restricted by the adhesive member 5 can be freely thermally deformed. In particular, in the cooling process, a force for opening the interface on the side surface between the insulating film 3 and the adhesive member 5 is generated by the contraction of the insulating film 3 itself. Further, the insulating tape 4 is pulled outward by the deformation of the semiconductor device due to the contraction of the sealing resin 7.
【0019】このため、上述したように、絶縁膜3を互
いに独立して形成するように構成すると、絶縁膜3の側
面側界面には、さらに開口方向の力が加わるようにな
り、この繰り返しによって絶縁膜3の側面に剥離が発生
するようになる。For this reason, as described above, if the insulating films 3 are formed independently of each other, a force in the opening direction is further applied to the interface on the side surface of the insulating film 3. Peeling occurs on the side surface of the insulating film 3.
【0020】さらに、温度変化の繰り返しを受けること
によって、絶縁膜3側面の剥離先端から導電性配線2内
部へ進行する亀裂が発生し、断線を引き起こす場合があ
る。導電性配線2が断線すると半導体装置が正常に機能
しなくなり、BGA型半導体装置の信頼性を著しく低下
させることになる。Further, when the temperature change is repeated, a crack may be generated from the exfoliation tip on the side surface of the insulating film 3 to the inside of the conductive wiring 2 to cause disconnection. If the conductive wiring 2 is broken, the semiconductor device will not function properly, and the reliability of the BGA type semiconductor device will be significantly reduced.
【0021】本願発明者は、図18に示した従来のBG
A型半導体装置について、20分間で150°C→−5
5°Cに温度変化させ、これを1サイクルとして、実験
したところ、約500サイクルで導電性配線2に断線が
発生したものがあった。The present inventor has proposed a conventional BG shown in FIG.
For A-type semiconductor device, 150 ° C → -5 for 20 minutes
When the temperature was changed to 5 ° C., and this was taken as one cycle, an experiment was conducted. In some cases, the conductive wiring 2 was broken in about 500 cycles.
【0022】また、図18に示した従来のBGA型半導
体装置では、半導体素子1の面内に外部端子8が配置さ
れた構造となっている。半導体装置は、通常、ガラス/
エポキシ樹脂などを基材とする実装基板に実装して使用
される。実装された状態の半導体装置に温度変化が加わ
ると、半導体装置と実装基板との線膨張係数差に起因し
た応力が外部端子8に発生するようになる。Further, the conventional BGA type semiconductor device shown in FIG. 18 has a structure in which the external terminals 8 are arranged in the plane of the semiconductor element 1. Semiconductor devices are usually glass /
It is used by mounting it on a mounting substrate made of epoxy resin or the like. When a temperature change is applied to the mounted semiconductor device, a stress due to a difference in linear expansion coefficient between the semiconductor device and the mounting board is generated in the external terminals 8.
【0023】この応力は、半導体装置の中でも線膨張係
数が最も小さい半導体素子1の端部に位置する外部端子
8で最も大きくなり、外部端子8に破断が発生する可能
性が大きくなっている。外部端子8に破断が発生する
と、半導体装置が正常に機能しなくなり、半導体装置の
信頼性を著しく低下させることになる。This stress is greatest at the external terminal 8 located at the end of the semiconductor element 1 having the smallest coefficient of linear expansion among the semiconductor devices, and the possibility that the external terminal 8 is broken is increased. If a break occurs in the external terminal 8, the semiconductor device will not function properly and the reliability of the semiconductor device will be significantly reduced.
【0024】本発明の目的は、導電性配線の断線、およ
び外部端子の破断を抑制し、信頼性の高いBGA型の半
導体装置を実現することである。An object of the present invention is to realize a highly reliable BGA type semiconductor device which suppresses disconnection of conductive wiring and breakage of external terminals.
【0025】[0025]
【課題を解決するための手段】上記した目的は、接着部
材に亀裂や剥離が発生したことによって生じる絶縁膜の
熱変形量を、低減又は拘束する手段を採用することによ
って解決することができる。また、半導体装置の反り変
形量を低減する手段を採用することによって解決するこ
とができる。The above object can be attained by employing means for reducing or restraining the amount of thermal deformation of an insulating film caused by cracking or peeling of an adhesive member. Further, the problem can be solved by adopting means for reducing the amount of warpage of the semiconductor device.
【0026】上記目的を達成するため、本発明は、次よ
うに構成される。 (1)ボールグリッドアレイ型半導体装置において、複
数のパッド及び複数のランドと、少なくとも半導体素子
の面内で上記複数のランドのそれぞれを覆うように形成
され、互いに分離された複数の絶縁膜と、上記複数のラ
ンドのそれぞれから延長されて上記絶縁膜から突出する
複数の導電性部材を有する絶縁性テープと、上記絶縁性
テープの表面に接着部材によって固着され、金属細線に
よって上記パッドを介して上記導電性部材と電気的に接
続される方形の半導体素子と、上記半導体素子の周囲と
上記絶縁性テープの半導体素子固着面とを封止する封止
樹脂と、上記ランドに接合された外部端子と、を備え
る。In order to achieve the above object, the present invention is configured as follows. (1) In a ball grid array type semiconductor device, a plurality of pads and a plurality of lands, and a plurality of insulating films formed so as to cover each of the plurality of lands at least in the plane of the semiconductor element and separated from each other; An insulating tape having a plurality of conductive members extending from each of the plurality of lands and projecting from the insulating film; and an adhesive member fixed to a surface of the insulating tape by an adhesive member, and a thin metal wire through the pad. A rectangular semiconductor element electrically connected to the conductive member, a sealing resin for sealing the periphery of the semiconductor element and the semiconductor element fixing surface of the insulating tape, and an external terminal joined to the land. , Is provided.
【0027】導電性部材は銅(Cu)もしくは銅の表面
にめっきを施した材料によって形成され、これら導電性
部材に用いられる材料は、絶縁膜に用いられる材料より
通常弾性係数が大きくなっている。The conductive member is made of copper (Cu) or a material obtained by plating the surface of copper, and the material used for these conductive members usually has a higher elastic modulus than the material used for the insulating film. .
【0028】そのため、温度変化時の絶縁膜の変形は、
絶縁膜が覆っている導電性配線によって少なからず拘束
されるようになっている。Therefore, the deformation of the insulating film when the temperature changes is
The insulating film covers the conductive wiring to a certain extent.
【0029】各ランドを覆うように形成されている絶縁
膜から複数の導電性部材を、絶縁膜の側面を横切るよう
に突出させることにより、絶縁膜側面の剥離が抑制され
るようになる。絶縁膜側面の剥離が抑制されることによ
って、剥離面積が減少し、絶縁膜の熱変形量が低減す
る。また、絶縁膜内部で導電性部材が占める割合も増加
するため、絶縁膜の熱変形量が導電性部材の拘束によっ
て低減するようになる。By projecting a plurality of conductive members from the insulating film formed to cover each land so as to cross the side surface of the insulating film, peeling of the side surface of the insulating film can be suppressed. By suppressing the separation on the side surface of the insulating film, the separation area is reduced, and the amount of thermal deformation of the insulating film is reduced. In addition, since the proportion of the conductive member in the insulating film also increases, the amount of thermal deformation of the insulating film is reduced by the restraint of the conductive member.
【0030】各ランドから延びる導電性部材は、すべて
を半導体素子と電気的に接続する必要はない。絶縁膜か
ら突出して絶縁膜の熱変形を拘束できようであれば、導
電性部材の突出端が途切れていても差し支えない。この
ような電気的に接続されない導電性部材は、ダミー配線
として絶縁性テープ表面に形成される。It is not necessary that all conductive members extending from each land be electrically connected to the semiconductor element. The protruding end of the conductive member may be interrupted as long as it protrudes from the insulating film and restrains the thermal deformation of the insulating film. Such a conductive member that is not electrically connected is formed on the surface of the insulating tape as a dummy wiring.
【0031】(2)好ましくは、上記(1)において、
上記複数のランドのそれぞれから延長されて上記絶縁膜
から突出する複数の導電性部材のうち、少なくとも1本
の導電性部材を上記半導体素子と電気的に接続し、他の
導電性部材を、少なくとも上記電気的に接続される導電
性部材を挟む位置に形成する。(2) Preferably, in the above (1),
Of the plurality of conductive members extending from each of the plurality of lands and protruding from the insulating film, at least one conductive member is electrically connected to the semiconductor element, and the other conductive members are at least It is formed at a position sandwiching the electrically connected conductive member.
【0032】(3)また、好ましくは、上記(2)にお
いて、1つのランドの中心点から上記電気的に接続され
る導電性部材とを結ぶ直線に対して、上記中心点を回転
中心として、上記直線の一方の側に90°回転させた領
域内に、少なくとも1本の他の導電性部材を形成し、上
記直線の他方の側に90°回転させた領域内に、少なく
とも1本の他の導電性部材を形成する。(3) Preferably, in the above (2), with respect to a straight line connecting a center point of one land to the electrically connected conductive member, the center point is defined as a center of rotation. At least one other conductive member is formed in a region rotated by 90 ° to one side of the straight line, and at least one other conductive member is formed in a region rotated by 90 ° to the other side of the straight line. Is formed.
【0033】少なくとも1本の導電性部材を上記半導体
素子と電気的に接続し、他の導電性部材を、少なくとも
上記電気的に接続される導電性部材を挟む位置に形成す
れば、絶縁膜の熱変形をバランス良く拘束し、導電性部
材に発生する応力を平準化して低減することができる。At least one conductive member is electrically connected to the semiconductor element, and another conductive member is formed at least at a position sandwiching the electrically connected conductive member. The thermal deformation can be restrained in a well-balanced manner, and the stress generated in the conductive member can be leveled and reduced.
【0034】(4)また、好ましくは、上記(1)又は
(2)において、上記絶縁膜から突出する上記導電性部
材の絶縁膜内部における幅は、絶縁膜外部の幅より広
い。(4) Preferably, in the above (1) or (2), the width of the conductive member protruding from the insulating film inside the insulating film is wider than the width outside the insulating film.
【0035】絶縁膜から突出する導電性部材の幅を、絶
縁膜の内部において外部より広く形成すると、絶縁膜内
での導電性部材が占める割合を、多くすることになり、
絶縁膜の変形量を低減することができる。If the width of the conductive member protruding from the insulating film is formed to be wider inside the insulating film than outside, the proportion of the conductive member in the insulating film increases,
The amount of deformation of the insulating film can be reduced.
【0036】導電性部材の幅広化は絶縁膜の変形量低減
効果の他に、導電性部材に亀裂が発生しても断線に至る
までの寿命(温度変化の繰り返し回数)を長くできる効
果も得られる。The increase in the width of the conductive member has an effect of increasing the life (the number of repetitions of temperature change) until disconnection even if a crack occurs in the conductive member, in addition to the effect of reducing the amount of deformation of the insulating film. Can be
【0037】(5)また、ボールグリッドアレイ型半導
体装置において、導電性配線と、導電性配線に接続され
るパッド及び突起が形成されたランドと、上記導電性配
線及び絶縁膜を有する絶縁性テープと、上記絶縁性テー
プの表面に接着部材によって固着され、金属細線によっ
て上記導電性配線と電気的に接続された方形の半導体素
子と、上記半導体素子の周囲と上記絶縁性テープの半導
体素子固着面とを封止する封止樹脂と、上記ランドに接
合される外部端子と、を備える。(5) In the ball grid array type semiconductor device, an electrically conductive wiring, a land on which pads and projections connected to the conductive wiring are formed, and an insulating tape having the conductive wiring and an insulating film A rectangular semiconductor element fixed to the surface of the insulating tape by an adhesive member, and electrically connected to the conductive wiring by a thin metal wire; and a semiconductor element fixing surface around the semiconductor element and the insulating tape. And an external terminal joined to the land.
【0038】(6)また、複数のパッド及び複数のラン
ドと、少なくとも半導体素子の面内で上記複数のランド
を覆う絶縁膜と、上記パッド及びランドに接続される導
電性配線を有する絶縁性テープと、上記絶縁性テープの
表面に接着部材によって固着され、金属細線によって上
記導電性配線と電気的に接続される方形の半導体素子
と、上記半導体素子の周囲と上記絶縁性テープの半導体
素子固着面とを封止する封止樹脂と、上記ランドに接合
された外部端子とを有するボールグリッドアレイ型半導
体装置において、上記絶縁膜は、互いに分離された複数
の絶縁膜であって、それぞれの絶縁膜は、個々の上記ラ
ンドを覆うように形成されるとともに、上記ランドに上
記絶縁膜から突出する突起が形成される。(6) An insulating tape having a plurality of pads and a plurality of lands, an insulating film covering at least the lands in a plane of the semiconductor element, and a conductive wiring connected to the pads and the lands. A rectangular semiconductor element fixed to the surface of the insulating tape by an adhesive member and electrically connected to the conductive wiring by a thin metal wire; and a semiconductor element fixing surface of the insulating tape around the semiconductor element and the semiconductor element. In a ball grid array type semiconductor device having a sealing resin that seals and an external terminal bonded to the land, the insulating film is a plurality of insulating films separated from each other, and each insulating film Are formed so as to cover the individual lands, and projections are formed on the lands so as to protrude from the insulating film.
【0039】絶縁膜で覆われるランドに、ランドから延
びる導電性配線の他に突起を形成することによって、導
電性配線と同じ材料である突起が絶縁膜を拘束するよう
になり、絶縁膜の熱変形量を低減することができる。By forming a projection on the land covered with the insulating film in addition to the conductive wiring extending from the land, the projection made of the same material as the conductive wiring restrains the insulating film, and the heat of the insulating film is reduced. The amount of deformation can be reduced.
【0040】絶縁膜が個々のランドを覆う場合は、各ラ
ンドに絶縁膜から突出するように突起を形成する。この
ような突起を形成することによって、絶縁膜側面のはく
離が分断されるため、絶縁膜の熱変形量を低減させるこ
とができる。When the insulating film covers individual lands, a projection is formed on each land so as to protrude from the insulating film. By forming such protrusions, the peeling of the side surface of the insulating film is divided, so that the amount of thermal deformation of the insulating film can be reduced.
【0041】(7)好ましくは、上記(6)において、
上記ランドに形成する突起は複数であり、少なくとも上
記導電性配線を挟む位置に形成する。(7) Preferably, in the above (6),
A plurality of protrusions are formed on the land, and are formed at least at positions sandwiching the conductive wiring.
【0042】(8)また、好ましくは、上記(7)にお
いて、1つのランドの中心点から上記導電性配線とを結
ぶ直線に対して、上記中心点を回転中心として、上記直
線の一方の側に90°回転させた領域内に、少なくとも
1つの上記突起を形成し、上記直線の他方の側に90°
回転させた領域内に、少なくとも1つの上記突起を形成
する。(8) Preferably, in the above (7), with respect to a straight line connecting the center point of one land to the conductive wiring, one side of the straight line with the center point as a center of rotation. Forming at least one of the protrusions in a region rotated by 90 ° to the other side of the straight line by 90 °
At least one protrusion is formed in the rotated area.
【0043】ランドに形成する突起は、ランドから延び
る導電性配線を挟み込むような位置であって、導電性配
線の両側少なくとも2個所に形成することにより、少な
くとも導電性配線周囲の絶縁膜の熱変形量を低減でき、
絶縁膜側面の下端部に位置する導電性配線に大きな応力
が生じるのを防ぐことができる。The projections formed on the lands are located at positions sandwiching the conductive wiring extending from the lands, and are formed at least at two locations on both sides of the conductive wiring, so that at least the thermal deformation of the insulating film around the conductive wiring is achieved. Volume can be reduced,
A large stress can be prevented from being generated in the conductive wiring located at the lower end of the side surface of the insulating film.
【0044】(9)また、好ましくは、上記(5)、
(6)、(7)又は(8)において、上記ランドに接続
される導電性配線の絶縁膜内部における幅は、絶縁膜外
部の幅より広い。(9) Preferably, the above (5),
In (6), (7) or (8), the width of the conductive wiring connected to the land inside the insulating film is wider than the width outside the insulating film.
【0045】絶縁膜から突出する導電性配線の幅を、絶
縁膜の内部において外部より広く形成すると、絶縁膜内
での導電性配線が占める割合を、多くすることになり、
絶縁膜の変形量を低減することができる。If the width of the conductive wiring protruding from the insulating film is made wider inside the insulating film than outside, the proportion of the conductive wiring in the insulating film increases,
The amount of deformation of the insulating film can be reduced.
【0046】(10)また、ボールグリッドアレイ型半
導体装置において、複数の導電性配線と、上記導電性配
線に接続される複数のパッド及びランドと、絶縁膜を有
し、基板実装面側にスリットを形成した絶縁性テープ
と、上記絶縁性テープの表面に接着部材によって固着さ
れ、金属細線によって上記導電性配線と電気的に接続さ
れる方形の半導体素子と、上記半導体素子の周囲と上記
絶縁性テープの半導体素子固着面とを封止する封止樹脂
と、上記ランドに接合された外部端子と、を備える。(10) In a ball grid array type semiconductor device, the semiconductor device has a plurality of conductive wirings, a plurality of pads and lands connected to the conductive wirings, an insulating film, and a slit on a substrate mounting surface side. A rectangular semiconductor element fixed to the surface of the insulating tape by an adhesive member and electrically connected to the conductive wiring by a thin metal wire; The semiconductor device includes a sealing resin for sealing the semiconductor element fixing surface of the tape and external terminals joined to the lands.
【0047】上述したように、ボールグリッドアレイ型
半導体装置では、封止樹脂の収縮による半導体装置の変
形によって絶縁テープが引張り荷重を受けるようにな
る。絶縁性テープの基板実装面側にスリットを設ける
と、半導体装置の変形による引張り荷重はスリット位置
から外側の絶縁性テープが受け持つようになる。As described above, in the ball grid array type semiconductor device, the insulating tape receives a tensile load due to the deformation of the semiconductor device due to the shrinkage of the sealing resin. When the slit is provided on the substrate mounting surface side of the insulating tape, the tensile load due to the deformation of the semiconductor device is covered by the insulating tape outside the slit position.
【0048】したがって、スリットを適切な位置に設け
ることにより、導電性配線の断線発生個所における絶縁
性テープの外側への引張り荷重を緩和することができる
ようになる。これによって、絶縁膜側面の下端部に発生
する応力を低減することが可能となる。Therefore, by providing the slit at an appropriate position, the tensile load to the outside of the insulating tape at the location where the disconnection of the conductive wiring occurs can be reduced. This makes it possible to reduce the stress generated at the lower end of the side surface of the insulating film.
【0049】(11)また、ボールグリッドアレイ型半
導体装置において、導電性配線と、上記導電性配線に接
続されるパッド及びランドと、上記ランドの外周部分を
少なくとも覆うように形成された絶縁膜を有する絶縁性
テープと、上記絶縁性テープの表面に接着部材によって
固着され、金属細線によって上記導電性配線と電気的に
接続される方形の半導体素子と、上記半導体素子の周囲
と上記絶縁性テープの半導体素子固着面とを封止する封
止樹脂と、上記ランドに接合された外部端子と、を備え
る。(11) In the ball grid array type semiconductor device, the conductive wiring, the pads and lands connected to the conductive wiring, and the insulating film formed so as to cover at least the outer peripheral portion of the land are formed. An insulating tape having a rectangular semiconductor element fixed to the surface of the insulating tape by an adhesive member and electrically connected to the conductive wiring by a thin metal wire; The semiconductor device includes a sealing resin for sealing the semiconductor element fixing surface, and an external terminal joined to the land.
【0050】半導体素子の面内に配置されているランド
においては、絶縁膜を、ランドの外周部分を覆うように
形成し、ランドの中央部分では接着部材がランドを覆う
ように形成する。これにより、絶縁膜の体積を減少する
ことができ、絶縁膜自体の熱変形量を低減することがで
きる。In a land disposed in the plane of the semiconductor element, an insulating film is formed so as to cover an outer peripheral portion of the land, and an adhesive member is formed in a central portion of the land so as to cover the land. Thus, the volume of the insulating film can be reduced, and the amount of thermal deformation of the insulating film itself can be reduced.
【0051】また、接着部材の熱変形量は、絶縁膜の熱
変形量より通常小さくなっていることから、ランド中央
部を覆う接着部材によって絶縁膜の熱変形を拘束するこ
とができる。Since the thermal deformation of the adhesive member is usually smaller than the thermal deformation of the insulating film, the thermal deformation of the insulating film can be restricted by the adhesive member covering the center of the land.
【0052】(12)また、導電性配線と、上記導電性
配線に接続されるパッド及びランドと、絶縁膜を有する
絶縁性テープと、上記絶縁性テープの表面に接着部材に
よって固着され、上記導電性配線と金属細線によって電
気的に接続される方形の半導体素子と、上記半導体素子
の周囲と上記絶縁性テープの半導体素子固着面とを封止
する封止樹脂と、上記ランドに接合された外部端子と、
を有するボールグリッドアレイ型半導体装置において、
上記封止樹脂の線膨張係数は、上記絶縁性テープの線膨
張係数と同等である。(12) Further, the conductive wiring, pads and lands connected to the conductive wiring, an insulating tape having an insulating film, and an adhesive member fixed to the surface of the insulating tape by an adhesive member. Rectangular semiconductor element electrically connected to the conductive wiring and the thin metal wire, a sealing resin for sealing the periphery of the semiconductor element and the semiconductor element fixing surface of the insulating tape, and an external part bonded to the land. Terminals and
In a ball grid array type semiconductor device having
The linear expansion coefficient of the sealing resin is equal to the linear expansion coefficient of the insulating tape.
【0053】絶縁性テープの半導体素子固着面を封止す
る封止樹脂の線膨張係数を、絶縁性テープの線膨張係数
と同等にすると、半導体装置は熱物性的にバランスがと
れた構造となる。When the coefficient of linear expansion of the sealing resin for sealing the semiconductor element fixing surface of the insulating tape is equal to the coefficient of linear expansion of the insulating tape, the semiconductor device has a structure that is well-balanced in thermophysical properties. .
【0054】これによって、封止樹脂の収縮による半導
体装置の反り変形量を低減することができ、絶縁性テー
プに生じる引張り荷重を緩和することができる。Thus, the amount of warpage of the semiconductor device due to the shrinkage of the sealing resin can be reduced, and the tensile load generated on the insulating tape can be reduced.
【0055】(13)また、導電性配線と、上記導電性
配線に接続されるパッド及びランドと、絶縁膜を有する
絶縁性テープと、上記絶縁性テープの表面に接着部材に
よって固着され、上記導電性配線と金属細線によって電
気的に接続される方形の半導体素子と、上記半導体素子
の周囲と上記絶縁性テープの半導体素子固着面とを封止
する封止樹脂と、上記ランドに接合された外部端子と、
を有するボールグリッドアレイ型半導体装置において、
上記絶縁膜の線膨張係数は、上記接着部材の線膨張係数
と同等である。(13) Further, the conductive wiring, pads and lands connected to the conductive wiring, an insulating tape having an insulating film, and an adhesive member fixed to a surface of the insulating tape by an adhesive member. Rectangular semiconductor element electrically connected to the conductive wiring and the thin metal wire, a sealing resin for sealing the periphery of the semiconductor element and the semiconductor element fixing surface of the insulating tape, and an external part bonded to the land. Terminals and
In a ball grid array type semiconductor device having
The linear expansion coefficient of the insulating film is equal to the linear expansion coefficient of the adhesive member.
【0056】絶縁膜の線膨張係数と接着部材の線膨張係
数とを同等にすると、半導体装置に温度変化が加わった
場合、絶縁膜と接着部材の熱変形量がほぼ同じとなるた
め、絶縁膜と接着部材との界面に剥離が発生しなくな
る。特に、絶縁膜側面に剥離が発生しなくなることによ
り、絶縁膜側面の直下部分での応力集中を低減すること
ができる。When the coefficient of linear expansion of the insulating film is made equal to the coefficient of linear expansion of the adhesive member, when a temperature change is applied to the semiconductor device, the thermal deformation of the insulating film and the adhesive member becomes substantially the same. Separation does not occur at the interface between the substrate and the adhesive member. In particular, since the separation does not occur on the side surface of the insulating film, the stress concentration at the portion directly below the side surface of the insulating film can be reduced.
【0057】(14)また、ボールグリッドアレイ型半
導体装置において、導電性配線と、上記導電性配線に接
続されるパッド及びランドと、絶縁膜を有する絶縁性テ
ープと、上記絶縁性テープの表面に接着部材によって固
着され、上記導電性配線と電気的に接続される方形の半
導体素子と、上記絶縁性テープ表面に形成される変形拘
束部材と、上記半導体素子及び上記変形拘束部材の周囲
と上記絶縁性テープの半導体素子固着面とを封止する封
止樹脂と、上記ランドに接合される外部端子と、を備え
る。(14) In the ball grid array type semiconductor device, the conductive wiring, pads and lands connected to the conductive wiring, an insulating tape having an insulating film, and a surface of the insulating tape are provided. A square semiconductor element fixed by an adhesive member and electrically connected to the conductive wiring, a deformation restraining member formed on the surface of the insulating tape, and insulation between the semiconductor element and the periphery of the deformation restraining member; A sealing resin for sealing the semiconductor element fixing surface of the conductive tape, and an external terminal joined to the land.
【0058】変形拘束部材を、絶縁性テープの表面に形
成し、半導体装置の反り変形量を低減する。これによっ
て、絶縁性テープに生じる引張り荷重を緩和することが
できる。また、外部端子であるはんだバンプなどに発生
するひずみを低減することができる。The deformation restricting member is formed on the surface of the insulating tape to reduce the amount of warpage of the semiconductor device. Thereby, the tensile load generated in the insulating tape can be reduced. In addition, it is possible to reduce distortion generated in the external terminals such as solder bumps.
【0059】(15)また、複数の導電性配線と、上記
導電性配線に接続される複数のパッド及びランドと、絶
縁膜を有する絶縁性テープと、上記絶縁性テープの表面
に接着部材によって固着され、金属細線によって上記導
電性配線と電気的に接続される方形の半導体素子と、上
記半導体素子の周囲と上記絶縁性テープの半導体素子固
着面とを封止する封止樹脂と、上記ランドに接合される
複数の外部端子と、を有するボールグリッドアレイ型半
導体装置において、上記半導体素子側面から上記封止樹
脂側面までの距離を、上記外部端子どうしの間隔以上と
し、少なくとも、上記半導体素子側面から上記封止樹脂
側面までの間に、上記外部端子を配置する。 半導体素
子の下面外、つまり、半導体素子の側面から上記封止樹
脂の側面までの間に、上記外部端子を配置することによ
って、半導体装置を基板に実装した場合に、半導体素子
の下面外に位置する外部端子が半導体装置の変形を拘束
するようになる。(15) A plurality of conductive wirings, a plurality of pads and lands connected to the conductive wirings, an insulating tape having an insulating film, and an adhesive member fixed to the surface of the insulating tape by an adhesive member. A rectangular semiconductor element electrically connected to the conductive wiring by a thin metal wire, a sealing resin for sealing the periphery of the semiconductor element and a semiconductor element fixing surface of the insulating tape, and the land. In a ball grid array type semiconductor device having a plurality of external terminals to be joined, the distance from the side of the semiconductor element to the side of the sealing resin is equal to or longer than the distance between the external terminals, at least from the side of the semiconductor element. The external terminals are arranged up to the side of the sealing resin. By arranging the external terminals outside the lower surface of the semiconductor element, that is, between the side surface of the semiconductor element and the side surface of the sealing resin, when the semiconductor device is mounted on the board, the external terminal is positioned outside the lower surface of the semiconductor element. External terminals restrict the deformation of the semiconductor device.
【0060】これによって、半導体素子の下面内に位置
する外部端子に発生するひずみを低減することができ、
外部端子の破断を防止することができる。As a result, it is possible to reduce the distortion generated in the external terminals located in the lower surface of the semiconductor device,
The breakage of the external terminal can be prevented.
【0061】(16)また、複数のパッド及び複数のラ
ンドと、少なくとも半導体素子の面内で上記複数のラン
ドを覆う絶縁膜と、上記パッド及びランドに接続される
導電性配線を有する絶縁性テープと、上記絶縁性テープ
の表面に接着部材によって固着され、金属細線によって
上記導電性配線と電気的に接続される方形の半導体素子
と、上記半導体素子の周囲と上記絶縁性テープの半導体
素子固着面とを封止する封止樹脂と、上記ランドに接合
された外部端子とを有するボールグリッドアレイ型半導
体装置において、上記絶縁膜は、互いに分離された複数
の絶縁膜であって、それぞれの絶縁膜は、個々の上記ラ
ンドを覆うように形成されるとともに、上記ランドに接
続される導電性配線は、絶縁膜内部における幅を、絶縁
膜外部の幅より広い。(16) Further, an insulating tape having a plurality of pads and a plurality of lands, an insulating film covering at least the plurality of lands in the plane of the semiconductor element, and a conductive wiring connected to the pads and the lands. A rectangular semiconductor element fixed to the surface of the insulating tape by an adhesive member and electrically connected to the conductive wiring by a thin metal wire; and a semiconductor element fixing surface of the insulating tape around the semiconductor element and the semiconductor element. In a ball grid array type semiconductor device having a sealing resin that seals and an external terminal bonded to the land, the insulating film is a plurality of insulating films separated from each other, and each insulating film Is formed so as to cover each of the lands, and the conductive wiring connected to the lands has a width inside the insulating film wider than a width outside the insulating film. .
【0062】導電性配線の幅を、絶縁膜の内部において
外部より広く形成すると、絶縁膜内での導電性配線が占
める割合を、多くすることになり、絶縁膜の変形量を低
減することができる。If the width of the conductive wiring is formed wider in the insulating film than in the outside, the ratio of the conductive wiring in the insulating film increases, and the amount of deformation of the insulating film can be reduced. it can.
【0063】導電性配線の幅広化は絶縁膜の変形量低減
効果の他に、導電性配線に亀裂が発生しても断線に至る
までの寿命を長くできる効果も得られる。The increase in the width of the conductive wiring not only reduces the deformation of the insulating film, but also increases the life of the conductive wiring until the disconnection occurs even if a crack occurs in the conductive wiring.
【0064】[0064]
【発明の実施の形態】以下、本発明の実施形態を、添付
図面を用いて説明する。図1は、本発明によるボールグ
リッドアレイ型半導体装置の第1の実施形態を示す図で
あり、半導体素子と、封止樹脂と、絶縁膜とを取り除い
た状態での平面図である。また、図2は図1に示した半
導体装置の断面図である。Embodiments of the present invention will be described below with reference to the accompanying drawings. FIG. 1 is a diagram showing a first embodiment of a ball grid array type semiconductor device according to the present invention, and is a plan view with a semiconductor element, a sealing resin, and an insulating film removed. FIG. 2 is a sectional view of the semiconductor device shown in FIG.
【0065】図1及び図2に示すように、本発明の第1
の実施形態である半導体装置は、導電性配線2が形成さ
れた絶縁性テープ4と、接着部材5によって絶縁性テー
プ4に固着された半導体素子1と、半導体素子1と導電
性配線2を電気的に接続する金属細線6と、半導体素子
1と金属細線6と絶縁性テープ4の表面とを覆う封止樹
脂7と、外部端子8とを備えている。As shown in FIGS. 1 and 2, the first embodiment of the present invention
In the semiconductor device according to the embodiment, the insulating tape 4 on which the conductive wiring 2 is formed, the semiconductor element 1 fixed to the insulating tape 4 by the adhesive member 5, and the semiconductor element 1 and the conductive wiring 2 are electrically connected. It comprises a thin metal wire 6 to be electrically connected, a sealing resin 7 covering the semiconductor element 1, the thin metal wire 6 and the surface of the insulating tape 4, and an external terminal 8.
【0066】絶縁性テープ4の半導体素子1側の固着面
4aには、金属細線6が接合されるボンディングパッド
2aと、複数の外部端子8のそれぞれが接合される複数
のランド2bと、導電性配線2とが設けられている。ボ
ンディングパッド2aより中央側で半導体素子1の下面
内に位置するランド2bの、それぞれの上面及び側面
は、1つのランド2b毎に設けられた絶縁膜3で覆われ
ている。また、導電性配線2は、ランド2bとボンディ
ングパッド2a間を電気的に接続するために絶縁性テー
プ4の表面で引き延ばされている。On the fixing surface 4a of the insulating tape 4 on the semiconductor element 1 side, a bonding pad 2a to which the fine metal wire 6 is bonded, a plurality of lands 2b to which each of the plurality of external terminals 8 is bonded, The wiring 2 is provided. The upper surface and side surfaces of the lands 2b located in the lower surface of the semiconductor element 1 on the center side of the bonding pads 2a are covered with an insulating film 3 provided for each land 2b. The conductive wiring 2 is extended on the surface of the insulating tape 4 in order to electrically connect the land 2b and the bonding pad 2a.
【0067】半導体素子1の面内に位置するランド2b
からは、ボンディングパッド2aと電気的に接続される
導電性配線2の他に、ボンディングパッド2aとは繋が
っていないダミー配線10が引き延ばされている。ダミ
ー配線10は、ランド2bを覆う絶縁膜3の側面3bか
ら突出しており、その先端は絶縁膜3の外部まで延ばさ
れている。つまり、ダミー配線10の長さは、ランド2
bの側面から絶縁膜3の側面の外部に露出する程度の長
さとなっている。ダミー配線10は、導電性配線2と同
様に絶縁性テープ4の表面に設けられており、導電性配
線2と同一のプロセスによって形成される。Land 2b located in the plane of semiconductor element 1
Thus, in addition to the conductive wiring 2 electrically connected to the bonding pad 2a, the dummy wiring 10 not connected to the bonding pad 2a is extended. The dummy wiring 10 protrudes from the side surface 3b of the insulating film 3 covering the land 2b, and its tip extends to the outside of the insulating film 3. That is, the length of the dummy wiring 10 is the land 2
The length is such that it is exposed to the outside of the side surface of the insulating film 3 from the side surface b. The dummy wiring 10 is provided on the surface of the insulating tape 4 like the conductive wiring 2 and is formed by the same process as the conductive wiring 2.
【0068】導電性配線2には、銅(Cu)箔あるいは
表面に金(Au)、ニッケル(Ni)などのメッキを施
した銅箔などが用いられる。導電性配線2に連なるボン
ディングパッド2aおよびランド2bも同じ材料で形成
されるが、接合性を高めるなどのため各個所に応じたメ
ッキなどを施す場合がある。As the conductive wiring 2, a copper (Cu) foil or a copper foil whose surface is plated with gold (Au), nickel (Ni) or the like is used. The bonding pad 2a and the land 2b connected to the conductive wiring 2 are also formed of the same material, but there are cases where plating or the like is applied to each part in order to improve the bonding property.
【0069】絶縁性テープ4の実装面4bにはランド2
bまで貫通した開口部9が形成されており、ランド2b
には開口部9を介して外部端子8が接合されている。し
たがって、外部端子8は半導体素子1の下部に形成され
るようになり、図1のようにアレイ状に配置される。The land 2 is provided on the mounting surface 4b of the insulating tape 4.
b, the opening 9 penetrating to the land 2b is formed.
Is connected to an external terminal 8 through an opening 9. Therefore, the external terminals 8 are formed below the semiconductor element 1, and are arranged in an array as shown in FIG.
【0070】外部端子8には、はんだ材料(例えばPb
−Sn系共晶はんだ)などを使用し、球状のはんだ材も
しくはペースト状のはんだ材を開口部9に配置した後、
はんだを溶融させてランド2bと接合させる。A solder material (for example, Pb
-Sn-based eutectic solder) or the like, and after arranging a spherical solder material or a paste-like solder material in the opening 9,
The solder is melted and joined to the land 2b.
【0071】半導体素子1は、絶縁性テープ4の半導体
素子固着面4aに接着部材5によって固着されている。
また、半導体素子1の上面には図示されていない電極が
形成されており、この電極と絶縁性テープ4の表面のボ
ンディングパッド2aとを金属細線6で接続することに
よって、半導体素子1と導電性配線2とが電気的に接続
される。The semiconductor element 1 is fixed to the semiconductor element fixing surface 4 a of the insulating tape 4 by an adhesive member 5.
An electrode (not shown) is formed on the upper surface of the semiconductor element 1, and the electrode is connected to the bonding pad 2 a on the surface of the insulating tape 4 by a thin metal wire 6. The wiring 2 is electrically connected.
【0072】なお、接着部材5には、例えばエポキシ樹
脂を基材とする材料を用いる。また、金属細線6には、
金(Au)、銀(Ag)あるいはアルミ(Al)などの
材料を用いる。For the adhesive member 5, for example, a material having an epoxy resin as a base material is used. In addition, the thin metal wire 6 includes
A material such as gold (Au), silver (Ag), or aluminum (Al) is used.
【0073】封止樹脂7は、半導体素子1と金属細線6
と絶縁性テープ4の半導体素子固着面4aとを覆うよう
に形成されている。この封止樹脂7には熱硬化性樹脂で
あるエポキシ樹脂にシリカ粒子を充てんした材料などが
用いられ、トランスファモールド法あるいはポッティン
グ法によって形成される。The sealing resin 7 is made of the semiconductor element 1 and the thin metal wire 6.
It is formed so as to cover the semiconductor element fixing surface 4 a of the insulating tape 4. The sealing resin 7 is made of a material obtained by filling silica particles in an epoxy resin which is a thermosetting resin, and is formed by a transfer molding method or a potting method.
【0074】以上のように、本発明の第1の実施形態に
おける半導体装置によれば、個々のランド2bを覆う個
々の絶縁膜3は、互いに分離されており、かつ、ランド
2bを覆う絶縁膜3の側面3bから、ランド2bに接続
される導電性配線2の他にダミー配線10を突出させる
ことによって、絶縁膜3内部で剛性の大きな配線材料が
占める割合を大きくすることができ、絶縁膜3自体の熱
変形の拘束を、ダミー配線10により強化することがで
きるようになる。As described above, according to the semiconductor device of the first embodiment of the present invention, the individual insulating films 3 covering the individual lands 2b are separated from each other and the insulating films 3 covering the lands 2b. By projecting the dummy wirings 10 from the side surfaces 3b of the insulating film 3 in addition to the conductive wirings 2 connected to the lands 2b, it is possible to increase the proportion of the wiring material having high rigidity inside the insulating film 3, thereby increasing the insulating film. The restraint of the thermal deformation of 3 itself can be strengthened by the dummy wiring 10.
【0075】また、絶縁膜側面3bの剥離を導電性配線
2とダミー配線10とによって抑制することができ、側
面3bの剥離発生による絶縁膜3の熱変形量の増加を抑
制することができる。Further, peeling of the insulating film side surface 3b can be suppressed by the conductive wiring 2 and the dummy wiring 10, and an increase in the amount of thermal deformation of the insulating film 3 due to occurrence of peeling of the side surface 3b can be suppressed.
【0076】これによって、半導体装置に温度変化が加
わった場合に、絶縁膜3の側面下端部で発生する導電性
配線2の断線不良を防止することが可能となり、導電性
配線の断線を抑制し、信頼性の高いBGA型の半導体装
置を実現することができる。This makes it possible to prevent disconnection failure of the conductive wiring 2 which occurs at the lower end of the side surface of the insulating film 3 when a temperature change is applied to the semiconductor device, thereby suppressing disconnection of the conductive wiring. Thus, a highly reliable BGA type semiconductor device can be realized.
【0077】本願発明者の実験によれば、図1に示した
第1の実施形態であるBGA型半導体装置について、2
0分間で150°C→−55°Cに温度変化させ、これ
を1サイクルとしたところ、約2000サイクルでも導
電性配線2に断線が発生することは無かった。According to the experiment of the inventor of the present application, the BGA type semiconductor device of the first embodiment shown in FIG.
When the temperature was changed from 150 ° C. to −55 ° C. in 0 minute and this was made one cycle, no disconnection occurred in the conductive wiring 2 even in about 2,000 cycles.
【0078】なお、図1、図2に示した第1の実施形態
では、ランド2bに連なるダミー配線10を、半導体素
子1の面内に配置されているランド2bに設ける例を示
している。これは、第1の実施形態のような構成の半導
体装置では、半導体素子1の面内に位置するランド2b
に接続された導電性配線2に断線不良が発生する可能性
が大きいためである。In the first embodiment shown in FIGS. 1 and 2, an example is shown in which the dummy wiring 10 connected to the land 2b is provided on the land 2b arranged in the plane of the semiconductor element 1. This is because in the semiconductor device having the configuration as in the first embodiment, the land 2b located in the plane of the semiconductor element 1
This is because there is a high possibility that a disconnection failure will occur in the conductive wiring 2 connected to the wiring.
【0079】しかしながら、ダミー配線の形成は半導体
素子1の面内に配置されるランド2bに限定させるもの
ではなく、面外に配置されているランド2bにもダミー
配線10を形成しても差し支えはない。さらに、ダミー
配線10を導電性配線2と同じようにボンディングパッ
ド2aに接続しても良いし、他のランド2bもしくはダ
ミー配線10どうし、さらには導電性配線2と接続して
も良い。However, the formation of the dummy wiring is not limited to the land 2b disposed in the plane of the semiconductor element 1, and the dummy wiring 10 may be formed also in the land 2b disposed out of the plane. Absent. Further, the dummy wirings 10 may be connected to the bonding pads 2a in the same manner as the conductive wirings 2, or may be connected to other lands 2b or the dummy wirings 10 and further to the conductive wirings 2.
【0080】また、図1及び図2に示した第1の実施形
態では、ランド2bに接合される外部端子8が半導体素
子1の面外と面内の両方に配置された半導体装置の例を
示したが、外部端子8が半導体素子1の面内のみに配置
される例にも、もちろん適用可能である。In the first embodiment shown in FIGS. 1 and 2, an example of a semiconductor device in which external terminals 8 bonded to the lands 2b are arranged both outside and in the plane of the semiconductor element 1 will be described. Although shown, the present invention is of course applicable to an example in which the external terminals 8 are arranged only in the plane of the semiconductor element 1.
【0081】つまり、本発明の第1の実施形態は、図3
に示すように、すべての外部端子8が半導体素子1の面
内に配置された構成の半導体装置であっても同様に適用
することができる。この図3に示した例では、すべての
ランド2bにダミー配線10が形成されている。That is, the first embodiment of the present invention is similar to that of FIG.
As shown in the above, the present invention can be similarly applied to a semiconductor device having a configuration in which all the external terminals 8 are arranged in the plane of the semiconductor element 1. In the example shown in FIG. 3, dummy lands 10 are formed on all lands 2b.
【0082】図4は、図1、図2に示した第1の実施形
態の他の態様を示す平面図である。図1、図2に示した
例では、ランド2bに接続されたダミー配線10を、半
導体素子1の面内に配置されているランド2bについて
は、それぞれ4本づつ設ける例を示してある。絶縁膜3
の熱変形を拘束する効果は、ダミー配線10の数が多く
なるほど向上するようになる。FIG. 4 is a plan view showing another aspect of the first embodiment shown in FIGS. 1 and 2 show an example in which four dummy wirings 10 connected to the lands 2b are provided for each of the lands 2b arranged in the plane of the semiconductor element 1. Insulating film 3
The effect of restraining the thermal deformation of the dummy wiring 10 is improved as the number of dummy wirings 10 is increased.
【0083】しかしながら、ランド2bどうしの間隔が
狭い場合などは、多くのダミー配線10をランド2bに
形成することができなくなる。ダミー配線10は、絶縁
膜3自体の熱変形を拘束し、導電性配線2の断線を防止
できれば、その数は1本であっても複数本であっても良
い。However, when the distance between the lands 2b is small, it is impossible to form many dummy wirings 10 on the lands 2b. The number of the dummy wirings 10 may be one or more as long as the thermal deformation of the insulating film 3 itself is restrained and disconnection of the conductive wiring 2 can be prevented.
【0084】しかしながら、絶縁膜3の熱変形をバラン
ス良く拘束し、導電性配線2に発生する応力を平準化し
て低減するためには、図4に示すように導電性配線2の
両側近傍部分に、導電性配線2を挟み込むように少なく
とも2本のダミー配線10を形成するのが望ましい。However, in order to restrain the thermal deformation of the insulating film 3 in a well-balanced manner and to level and reduce the stress generated in the conductive wiring 2, as shown in FIG. It is desirable to form at least two dummy wirings 10 so as to sandwich the conductive wiring 2.
【0085】つまり、ランド2bの中心点から導電性配
線2の延長線とを結ぶ直線に対して、上記中心点を回転
中心として、絶縁性テープ4の表面上で、上記直線の一
方の側に90°回転させた領域内に、一本のダミー配線
10を形成し、上記直線の他方の側に90°回転させた
領域内に、他の一本のダミー配線10を形成する。好ま
しくは、上記直線の一方又は他方の側に45°回転させ
た領域内にダミー配線10を形成する。In other words, with respect to a straight line connecting the center point of the land 2b and the extension of the conductive wiring 2, the center point is used as the center of rotation, and on the surface of the insulating tape 4 on one side of the straight line. One dummy wiring 10 is formed in a region rotated by 90 °, and another dummy wiring 10 is formed in a region rotated by 90 ° on the other side of the straight line. Preferably, the dummy wiring 10 is formed in a region rotated by 45 ° to one or the other side of the straight line.
【0086】図5および図6は、図1、図2に示した本
発明の第1の実施形態の他の態様を説明する図であり、
ランド2bに接続する導電性配線2とダミー配線10と
の形状を示す平面図である。FIGS. 5 and 6 are views for explaining another aspect of the first embodiment of the present invention shown in FIGS. 1 and 2.
FIG. 4 is a plan view showing the shapes of a conductive wiring 2 and a dummy wiring 10 connected to a land 2b.
【0087】図5において、ランド2bには導電性配線
2とダミー配線10とが接続されており、これらは絶縁
膜3から突出して引き延ばされている。導電性配線2
は、絶縁膜3の内部における幅aが外部の幅bよりも広
くなっており、この外部の幅は徐々に狭くなり、一定値
となる。導電性配線2の幅をこのような構成にすること
によって、少なくとも導電性配線2近傍における絶縁膜
3自体の熱変形量を、導電性配線2の拘束によって低減
する機能を増加させることができる。In FIG. 5, the conductive wiring 2 and the dummy wiring 10 are connected to the land 2b, and these are protruded from the insulating film 3 and extended. Conductive wiring 2
The width a of the inside of the insulating film 3 is larger than the width b of the outside, and the width of the outside gradually narrows to a constant value. With such a configuration of the width of the conductive wiring 2, the function of reducing the amount of thermal deformation of the insulating film 3 itself at least in the vicinity of the conductive wiring 2 by restraining the conductive wiring 2 can be increased.
【0088】また、絶縁膜3から突出する部分近傍の配
線幅を広くすることによって、配線に亀裂が生じた場合
であっても、完全に断線に至るまでの寿命を増加させる
ことができ、通常の使用期間内での不良発生を防止する
ことが可能となる。Further, by increasing the wiring width in the vicinity of the portion protruding from the insulating film 3, even if the wiring is cracked, it is possible to increase the life until the wiring is completely broken, and the It is possible to prevent the occurrence of defects during the use period of the device.
【0089】図6は、ランド2bから延びる導電性配線
2の他に、ダミー配線10にも絶縁膜3内部の幅aが外
部の幅bより広くなるような幅広部を形成した例であ
る。このような構成によって、絶縁膜3の熱変形量をさ
らに低減することができるようになる。FIG. 6 shows an example in which, in addition to the conductive wiring 2 extending from the land 2b, a wide portion is formed in the dummy wiring 10 so that the width a inside the insulating film 3 is larger than the external width b. With such a configuration, the amount of thermal deformation of the insulating film 3 can be further reduced.
【0090】なお、導電性配線2及びダミー配線10の
絶縁膜3内部の幅a及び外部の幅bは、広ければ広い
程、絶縁膜3の熱変形量の低減効果が大きくなると考え
られるが、大とすればする程、ノイズが混入する可能性
が大きくなる。また、隣接するランド2b等の配線との
関係から、これら幅a及びbの大きさが制限される。し
たがって、上述したノイズの混入及び他の配線等との関
係から幅a及びbが決定される。It is considered that the larger the width a inside the insulating film 3 and the outside width b of the conductive wiring 2 and the dummy wiring 10 are, the greater the effect of reducing the amount of thermal deformation of the insulating film 3 is. The larger the value, the greater the possibility of noise contamination. Further, the size of these widths a and b is limited due to the relationship with the wiring such as the adjacent land 2b. Therefore, the widths a and b are determined from the relationship between the above-described noise mixing and other wirings.
【0091】図7は、本発明によるボールグリッドアレ
イ型半導体装置の第2の実施形態を示す図であり、半導
体素子と、封止樹脂と、絶縁膜とを取り除いた状態での
平面図である。また、図8は図7に示した半導体装置の
断面図である。FIG. 7 is a view showing a second embodiment of the ball grid array type semiconductor device according to the present invention, and is a plan view in a state where a semiconductor element, a sealing resin, and an insulating film are removed. . FIG. 8 is a sectional view of the semiconductor device shown in FIG.
【0092】図7及び図8に示すように、本発明の第2
の実施形態である半導体装置は、第1の実施形態と同様
に、導電性配線2が形成された絶縁性テープ4と、接着
部材5によって絶縁性テープ4に固着された半導体素子
1と、半導体素子1と導電性配線2を電気的に接続する
金属細線6と、半導体素子1と金属細線6と絶縁性テー
プ4の表面とを覆う封止樹脂7と、外部端子8とを備え
ている。As shown in FIGS. 7 and 8, the second embodiment of the present invention
As in the first embodiment, the semiconductor device according to the second embodiment includes an insulating tape 4 on which conductive wiring 2 is formed, a semiconductor element 1 fixed to the insulating tape 4 by an adhesive member 5, and a semiconductor device. The semiconductor device includes a thin metal wire for electrically connecting the element to the conductive wiring, a sealing resin for covering the semiconductor element, the thin metal wire and the surface of the insulating tape, and an external terminal.
【0093】図1及び図2に示した第1の実施形態と、
この第2の実施形態との異なる点は、少なくとも半導体
素子1の下面内に配置されているランド2bについて
は、ランド2bを覆う絶縁膜3から突出する複数個の突
起11を形成したことである。他の構成については、第
1の実施形態と第2の実施形態とは同様となっている。
突起11は、ランド2bおよび導電性配線2と同じよう
に銅(Cu)箔などから構成される。The first embodiment shown in FIG. 1 and FIG.
The difference from the second embodiment is that a plurality of protrusions 11 protruding from the insulating film 3 covering the lands 2b are formed at least for the lands 2b disposed in the lower surface of the semiconductor element 1. . Other configurations are the same as the first embodiment and the second embodiment.
The protrusion 11 is made of copper (Cu) foil or the like, like the land 2b and the conductive wiring 2.
【0094】このように、ランド2bに複数個の突起1
1を形成することによって、絶縁膜3内部で剛性の大き
な配線材料が占める割合を大きくすることができ、絶縁
膜3自体の熱変形をより拘束することができるようにな
る。また、絶縁膜3の側面3bの剥離を導電性配線2と
突起11とによって抑制することができ、側面3bの剥
離発生による絶縁膜3の熱変形量の増加を抑制すること
ができる。As described above, the plurality of protrusions 1 are provided on the land 2b.
By forming 1, the ratio of the wiring material having high rigidity inside the insulating film 3 can be increased, and the thermal deformation of the insulating film 3 itself can be further restrained. Further, the peeling of the side surface 3b of the insulating film 3 can be suppressed by the conductive wiring 2 and the protrusion 11, and an increase in the amount of thermal deformation of the insulating film 3 due to the occurrence of the peeling of the side surface 3b can be suppressed.
【0095】これによって、半導体装置に温度変化が加
わった場合に、絶縁膜3の側面下端部で発生する導電性
配線2の断線不良を防止することが可能となり、導電性
配線の断線を抑制し、信頼性の高いBGA型の半導体装
置を実現することができる。As a result, when the semiconductor device is subjected to a temperature change, it is possible to prevent disconnection failure of the conductive wiring 2 generated at the lower end portion of the side surface of the insulating film 3 and to suppress disconnection of the conductive wiring. Thus, a highly reliable BGA type semiconductor device can be realized.
【0096】なお、突起11は、絶縁膜3自体の熱変形
を拘束し、導電性配線2の断線を防止できれば、その数
は1本であっても複数本であっても良い。しかしなが
ら、絶縁膜3の熱変形をバランス良く拘束し、導電性配
線2に発生する応力を平準化して低減するためには、図
9に示すように導電性配線2の両側近傍部分に、導電性
配線2を挟み込むように少なくとも2本の突起11を形
成するのが望ましい。The number of the protrusions 11 may be one or more as long as the protrusions 11 can restrain the thermal deformation of the insulating film 3 itself and prevent the conductive wiring 2 from being disconnected. However, in order to restrain the thermal deformation of the insulating film 3 in a well-balanced manner and to level out and reduce the stress generated in the conductive wiring 2, conductive portions near both sides of the conductive wiring 2 as shown in FIG. It is desirable to form at least two projections 11 so as to sandwich the wiring 2.
【0097】つまり、ランド2bの中心点から導電性配
線2の延長線とを結ぶ直線に対して、上記中心点を回転
中心として、絶縁性テープ4の表面上で、上記直線の一
方の側に90°回転させた領域内に、一本の突起11を
形成し、上記直線の他方の側に90°回転させた領域内
に、他の一本の突起11を形成する。好ましくは、上記
直線の一方又は他方の側に45°回転させた領域内に突
起11を形成する。That is, with respect to a straight line connecting the center point of the land 2b and the extension line of the conductive wiring 2, on the surface of the insulating tape 4 on one side of the straight line with the center point as the center of rotation. One protrusion 11 is formed in a region rotated by 90 °, and another protrusion 11 is formed in a region rotated by 90 ° on the other side of the straight line. Preferably, the projections 11 are formed in a region rotated by 45 ° on one or the other side of the straight line.
【0098】さらに、導電性配線2には、図10に示す
ような絶縁膜3内部の幅aが外部の幅bよりも広くなる
ような幅広部を形成するのが望ましい。この導電性配線
2は、絶縁膜3の内部における幅aが外部の幅bよりも
広くなっており、この外部の幅は徐々に狭くなり、一定
値となる。Further, it is desirable to form a wide portion in the conductive wiring 2 such that the width a inside the insulating film 3 is larger than the outside width b as shown in FIG. The width a of the conductive wiring 2 inside the insulating film 3 is larger than the width b of the outside, and the width of the outside gradually decreases to a constant value.
【0099】このような構成によって、少なくとも導電
性配線2近傍における絶縁膜3自体の熱変形量を、幅広
部を設けた導電性配線2の拘束によって低減することが
できる。また、配線に亀裂が生じた場合であっても、完
全に断線に至るまでの寿命を増加させることができ、通
常の使用期間内での不良発生を防止することが可能とな
る。With such a configuration, the amount of thermal deformation of the insulating film 3 itself at least in the vicinity of the conductive wiring 2 can be reduced by restraining the conductive wiring 2 provided with the wide portion. Further, even when a crack is generated in the wiring, the life until the wire is completely broken can be increased, and it is possible to prevent the occurrence of defects during a normal use period.
【0100】図11は、本発明によるボールグリッドア
レイ型半導体装置の第3の実施形態を示す図であり、半
導体素子と、封止樹脂とを取り除いた状態での平面図で
ある。また、図12は図11に示した半導体装置の断面
図である。FIG. 11 is a view showing a third embodiment of the ball grid array type semiconductor device according to the present invention, and is a plan view in a state where a semiconductor element and a sealing resin are removed. FIG. 12 is a sectional view of the semiconductor device shown in FIG.
【0101】図11及び図12に示すように、本発明の
第3の実施形態である半導体装置は、導電性配線2が形
成された絶縁性テープ4と、接着部材5によって絶縁性
テープ4に固着された半導体素子1と、半導体素子1と
導電性配線2を電気的に接続する金属細線6と、半導体
素子1と金属細線6と絶縁性テープ4の表面とを覆う封
止樹脂7と、外部端子8とを備えている。As shown in FIGS. 11 and 12, the semiconductor device according to the third embodiment of the present invention comprises an insulating tape 4 on which conductive wiring 2 is formed, and an insulating tape 4 formed by an adhesive member 5. A fixed semiconductor element 1, a thin metal wire 6 for electrically connecting the semiconductor element 1 and the conductive wiring 2, a sealing resin 7 covering the semiconductor element 1, the thin metal wire 6 and the surface of the insulating tape 4, And an external terminal 8.
【0102】絶縁性テープ4の半導体素子1側の固着面
4aには、ボンディングパッド2aと複数のランド2b
と導電性配線2とが設けられており、ボンディングパッ
ド2aより中央側で半導体素子1の下面内に位置するラ
ンド2bを覆うように絶縁膜3が設けられている。この
絶縁膜3は、1つのランド2b毎に設けられている。こ
れらのランド2bを覆う絶縁膜3のランド2bの上面中
央部分には開口部12が形成されており、開口部12の
内部に接着部材5が侵入しており、この接着部材5は、
ランド2bの上面と接している。On the fixing surface 4a of the insulating tape 4 on the semiconductor element 1 side, a bonding pad 2a and a plurality of lands 2b are provided.
And a conductive wiring 2, and an insulating film 3 is provided so as to cover a land 2 b located in the lower surface of the semiconductor element 1 at a center side of the bonding pad 2 a. The insulating film 3 is provided for each land 2b. An opening 12 is formed at the center of the upper surface of the land 2b of the insulating film 3 covering these lands 2b.
It is in contact with the upper surface of the land 2b.
【0103】したがって、絶縁膜3はランド2bの外周
部分を覆うように構成されている。導電性配線2は、ラ
ンド2bとボンディングパッド2aとの間を電気的に接
続するために絶縁性テープ4の表面で引き延ばされてい
る。絶縁性テープ4の実装面4bにはランド2bまで貫
通した開口部9が形成されており、ランド2bには開口
部9を介して外部端子8が接合されている。Therefore, the insulating film 3 is configured to cover the outer peripheral portion of the land 2b. The conductive wiring 2 is extended on the surface of the insulating tape 4 to electrically connect the land 2b and the bonding pad 2a. An opening 9 penetrating to the land 2b is formed on the mounting surface 4b of the insulating tape 4, and an external terminal 8 is joined to the land 2b via the opening 9.
【0104】半導体素子1は、絶縁性テープ4の半導体
素子固着面4aに接着部材5によって固着されている。
半導体素子1の上面には図示されていない電極が形成さ
れており、この電極と絶縁性テープ4表面のボンディン
グパッド2aとを金属細線6で接続することによって、
半導体素子1と導電性配線2とが電気的に接続されてい
る。The semiconductor element 1 is fixed to the semiconductor element fixing surface 4a of the insulating tape 4 by an adhesive member 5.
An electrode (not shown) is formed on the upper surface of the semiconductor element 1. By connecting this electrode to the bonding pad 2a on the surface of the insulating tape 4 with a thin metal wire 6,
The semiconductor element 1 and the conductive wiring 2 are electrically connected.
【0105】また、封止樹脂7は、半導体素子1と金属
細線6と絶縁性テープ4の半導体素子固着面4aとを覆
うように形成されている。The sealing resin 7 is formed so as to cover the semiconductor element 1, the thin metal wires 6, and the semiconductor element fixing surface 4 a of the insulating tape 4.
【0106】この第3の実施形態のように、絶縁膜3
は、ランド2b上面の中央部分に対応する部分に開口部
12を有し、この開口部12に接着部材5を侵入させる
構成とすることによって、絶縁膜3の体積減少による絶
縁膜3自体の熱変形量を低減させることができ、半導体
装置に温度変化が加わった場合に、導電性配線2の断線
不良を防止することが可能となり、導電性配線の断線を
抑制し、信頼性の高いBGA型の半導体装置を実現する
ことができるという効果が得られる。As in the third embodiment, the insulating film 3
Has an opening 12 at a portion corresponding to the central portion of the upper surface of the land 2b, and has a configuration in which the adhesive member 5 penetrates into the opening 12, so that the heat of the insulating film 3 itself is reduced due to the volume reduction of the insulating film 3. The amount of deformation can be reduced, and when a temperature change is applied to the semiconductor device, disconnection failure of the conductive wiring 2 can be prevented. The semiconductor device described above can be realized.
【0107】なお、絶縁膜3はエポキシ樹脂、ポリイミ
ド樹脂またはポリブタジエン樹脂などの材料から構成さ
れる。一方、接着部材5には、無機質のガラスなどが充
てんされたエポキシ樹脂あるいはポリイミド樹脂材料な
どが用いられる。通常、接着部材5用の材料の線膨張係
数は、絶縁膜3用の材料より小さくなっているため、接
着部材5の熱変形量は絶縁膜3の熱変形量より小さくな
る。したがって、ランド2b上面の中央部分の開口部1
2に侵入した接着部材5によって絶縁膜3の変形を拘束
することができる。The insulating film 3 is made of a material such as an epoxy resin, a polyimide resin or a polybutadiene resin. On the other hand, the adhesive member 5 is made of an epoxy resin or a polyimide resin material filled with an inorganic glass or the like. Normally, the coefficient of linear expansion of the material for the adhesive member 5 is smaller than that of the material for the insulating film 3, so that the amount of thermal deformation of the adhesive member 5 is smaller than the amount of thermal deformation of the insulating film 3. Therefore, the opening 1 at the center of the upper surface of the land 2b
The deformation of the insulating film 3 can be restrained by the adhesive member 5 that has penetrated into 2.
【0108】図13は、本発明によるボールグリッドア
レイ型半導体装置の第4の実施形態を示す断面図であ
り、図14は図13に示した半導体装置の半導体素子
と、絶縁膜と、封止樹脂とを取り除いた状態での平面図
である。FIG. 13 is a sectional view showing a fourth embodiment of the ball grid array type semiconductor device according to the present invention. FIG. 14 is a sectional view showing the semiconductor element, the insulating film, and the sealing element of the semiconductor device shown in FIG. It is a top view in the state where resin and was removed.
【0109】この第4の実施形態による半導体装置の基
本的な構成は、上述した第1の実施形態と同じである
が、第1の実施形態と異なる点は、ダミー配線は形成さ
れていないことと、絶縁性シート4の実装面4b側か
ら、この絶縁性シート4にスリット13を形成したこと
である。The basic structure of the semiconductor device according to the fourth embodiment is the same as that of the above-described first embodiment, except that no dummy wiring is formed. The slit 13 is formed in the insulating sheet 4 from the mounting surface 4b side of the insulating sheet 4.
【0110】スリット13は絶縁性テープ4の実装面4
bに、図14に示すように、半導体素子1の外形4辺に
沿ってロ字型などに形成し、実装面4bから半導体素子
1の固着面4aに貫通しないように形成するのが望まし
い。また、スリット13は、断線不良が発生するランド
2bの直ぐ外側に形成するのが望ましい。The slit 13 is the mounting surface 4 of the insulating tape 4
14B, it is desirable to form the semiconductor element 1 in a rectangular shape along the four sides of the outer shape as shown in FIG. 14 so as not to penetrate from the mounting surface 4b to the fixing surface 4a of the semiconductor element 1. Further, it is desirable that the slit 13 is formed immediately outside the land 2b where the disconnection failure occurs.
【0111】このようなスリット13を絶縁性テープ4
に形成することによって、半導体装置が冷却された場合
の封止樹脂7の収縮により、絶縁性テープ4に作用する
引張り荷重をスリット13の変形によって緩和すること
ができる。[0111] Such a slit 13 is inserted into the insulating tape 4.
When the semiconductor device is cooled, the tensile load acting on the insulating tape 4 can be reduced by the deformation of the slit 13 due to the contraction of the sealing resin 7 when the semiconductor device is cooled.
【0112】これによって、半導体素子1の下面側にお
いて、スリット13より中央寄りにある絶縁性テープ4
に大きな引張り荷重が作用しなくなり、この部分に配置
されている絶縁膜3の側面下端部に発生する応力を低減
することができる。As a result, on the lower surface side of the semiconductor element 1, the insulating tape 4 located closer to the center than the slit 13 is formed.
Large tensile load is no longer applied, and the stress generated at the lower end of the side surface of the insulating film 3 disposed in this portion can be reduced.
【0113】つまり、半導体装置に温度変化が加わった
場合に、導電性配線2の断線不良を防止することが可能
となり、導電性配線の断線を抑制し、信頼性の高いBG
A型の半導体装置を実現することができるという効果が
得られる。That is, when a temperature change is applied to the semiconductor device, it is possible to prevent the disconnection failure of the conductive wiring 2, to suppress the disconnection of the conductive wiring, and to obtain a highly reliable BG.
The effect that an A-type semiconductor device can be realized is obtained.
【0114】図15は、本発明によるボールグリッドア
レイ型半導体装置の第5の実施形態を示す断面図であ
り、図16は図15に示した半導体装置の半導体素子
と、絶縁膜と、封止樹脂と、変形拘束部材とを取り除い
た状態での平面図である。FIG. 15 is a sectional view showing a fifth embodiment of the ball grid array type semiconductor device according to the present invention. FIG. 16 is a sectional view showing the semiconductor element, the insulating film, and the sealing member of the semiconductor device shown in FIG. It is a top view in the state where resin and a deformation restraint member were removed.
【0115】この第5の実施形態による半導体装置の基
本的な構成は、上述した第1の実施形態と同じである
が、第1の実施形態と異なる点は、ダミー配線は形成さ
れていないことと、絶縁性シート4の半導体素子固着面
4aに、枠状の変形拘束部材14を、半導体素子1の外
周部分に形成したことである。The basic configuration of the semiconductor device according to the fifth embodiment is the same as that of the above-described first embodiment, except that no dummy wiring is formed. And that a frame-shaped deformation restricting member 14 is formed on the outer peripheral portion of the semiconductor element 1 on the semiconductor element fixing surface 4 a of the insulating sheet 4.
【0116】変形拘束部材14は、銅(Cu)などの金
属材料から成り、ボンディングパッド2aより外側の絶
縁性テープ4の半導体素子固着面4aに図示されていな
い接着剤によって接着される。変形拘束部材14は、絶
縁性テープ4への接着後、半導体素子1および金属細線
6とともに封止樹脂7によって封止される。The deformation restraining member 14 is made of a metal material such as copper (Cu), and is adhered to the semiconductor element fixing surface 4a of the insulating tape 4 outside the bonding pad 2a by an adhesive (not shown). After being adhered to the insulating tape 4, the deformation restraining member 14 is sealed by the sealing resin 7 together with the semiconductor element 1 and the thin metal wires 6.
【0117】また、変形拘束部材14は、絶縁性テープ
4より剛性が大きくなるように構成し、厚さ0.1mm
〜0.2mm程度の金属板を所定の形状に加工したもの
を使用する。The deformation restricting member 14 is configured to have a higher rigidity than the insulating tape 4 and has a thickness of 0.1 mm.
A metal plate having a thickness of about 0.2 mm processed into a predetermined shape is used.
【0118】このような変形拘束部材14を半導体素子
1の外周部分に設けることによって、半導体装置に温度
変化が加わった際の反り変形量を低減することができ、
冷却時に絶縁性テープ4に生じる引張り荷重を緩和する
ことができる。By providing such a deformation restraining member 14 on the outer peripheral portion of the semiconductor element 1, the amount of warpage deformation when a temperature change is applied to the semiconductor device can be reduced.
The tensile load generated on the insulating tape 4 during cooling can be reduced.
【0119】これにより、絶縁膜3側面の下端部に発生
する応力を低減することができる。また、はんだなどか
ら形成される外部端子8に発生するひずみのうち、半導
体装置の反り変形に起因するひずみ成分を低減すること
ができる。したがって、導電性配線の断線、および外部
端子の破断を、抑制し、信頼性の高いBGA型の半導体
装置を実現することができる。Thus, the stress generated at the lower end of the side surface of the insulating film 3 can be reduced. Further, among the strains generated in the external terminals 8 formed of solder or the like, a strain component due to the warpage of the semiconductor device can be reduced. Therefore, disconnection of the conductive wiring and breakage of the external terminal can be suppressed, and a highly reliable BGA type semiconductor device can be realized.
【0120】なお、本発明によるボールグリッドアレイ
型半導体装置では、封止樹脂7と絶縁性テープ4の線膨
張係数が同等となるような材料でそれぞれを構成するこ
とが望ましい。In the ball grid array type semiconductor device according to the present invention, it is desirable that each of the sealing resin 7 and the insulating tape 4 be made of a material having the same coefficient of linear expansion.
【0121】絶縁性テープ4の半導体素子固着面側4a
を封止する封止樹脂7の線膨張係数を、絶縁性テープ4
の線膨張係数と同等にすると、半導体装置は熱物性的に
バランスがとれた構造となる。これによって、封止樹脂
7の収縮による半導体装置の反り変形量を低減すること
ができ、絶縁性テープ4に生じる引張り荷重を小さくす
る効果が得られる。The semiconductor element fixing surface side 4a of the insulating tape 4
The coefficient of linear expansion of the sealing resin 7 for sealing the insulating tape 4
When the coefficient of linear expansion is made equal, the semiconductor device has a structure in which thermophysical properties are balanced. Thus, the amount of warpage of the semiconductor device due to shrinkage of the sealing resin 7 can be reduced, and the effect of reducing the tensile load generated on the insulating tape 4 can be obtained.
【0122】また、はんだバンプなどから形成される外
部端子8に発生するひずみのうち、半導体装置の反り変
形に起因するひずみ成分を低減することができる。Further, among the strains generated in the external terminals 8 formed by solder bumps or the like, the strain components due to the warpage of the semiconductor device can be reduced.
【0123】なお、封止樹脂7にはシリカ粒子が充填さ
れるが、このシリカ粒子の充填率を調整することによ
り、封止樹脂7の線膨張係数を、絶縁性テープ4の線膨
張係数と同等にすることができる。The sealing resin 7 is filled with silica particles. By adjusting the filling rate of the silica particles, the coefficient of linear expansion of the sealing resin 7 is reduced to the linear expansion coefficient of the insulating tape 4. Can be equivalent.
【0124】さらに、本発明によるボールグリッドアレ
イ型半導体装置では、絶縁膜3と接着部材5の線膨張係
数が同等となるような材料でそれぞれを構成することが
望ましい。Further, in the ball grid array type semiconductor device according to the present invention, it is desirable that each of the insulating film 3 and the adhesive member 5 is made of a material having the same linear expansion coefficient.
【0125】絶縁膜3と接着部材5の線膨張係数を同等
にすると、半導体装置に温度変化が加わった場合、絶縁
膜3と接着部材5の熱変形量がほぼ同じであるため、絶
縁膜3と接着部材5の界面に剥離が生じなくなる。特
に、絶縁膜側面3bに剥離が発生しなくなることによ
り、絶縁膜3の側面下部での応力集中を低減できる効果
が得られる。When the linear expansion coefficients of the insulating film 3 and the adhesive member 5 are made equal to each other, when a temperature change is applied to the semiconductor device, the amounts of thermal deformation of the insulating film 3 and the adhesive member 5 are almost the same. No separation occurs at the interface between the adhesive member 5 and the adhesive member 5. In particular, since the separation does not occur on the side surface 3b of the insulating film, the effect of reducing the concentration of stress at the lower portion of the side surface of the insulating film 3 is obtained.
【0126】なお、接着部材5に無機質のガラス粒子等
を充填し、このガラス粒子の充填率を調整することによ
り、絶縁膜3と接着部材5の線膨張係数を同等とするこ
とができる。By filling the adhesive member 5 with inorganic glass particles or the like and adjusting the filling rate of the glass particles, the linear expansion coefficients of the insulating film 3 and the adhesive member 5 can be made equal.
【0127】図17は、本発明によるボールグリッドア
レイ型半導体装置の第6の実施形態を説明するための断
面図である。図17に示す第6の実施形態の半導体装置
は、導電性配線2が形成された絶縁性テープ4と、接着
部材5によって絶縁性テープ4に固着された半導体素子
1と、半導体素子1と導電性配線2を電気的に接続する
金属細線6と、半導体素子1と金属細線6と絶縁性テー
プ4の表面を覆う封止樹脂7と、外部端子8とを備えて
いる。FIG. 17 is a sectional view for illustrating a sixth embodiment of the ball grid array type semiconductor device according to the present invention. The semiconductor device according to the sixth embodiment shown in FIG. 17 includes an insulating tape 4 on which conductive wiring 2 is formed, a semiconductor element 1 fixed to the insulating tape 4 by an adhesive member 5, A thin metal wire 6 for electrically connecting the conductive wiring 2; a sealing resin 7 covering the surface of the semiconductor element 1, the thin metal wire 6 and the insulating tape 4; and external terminals 8.
【0128】絶縁性テープ4の半導体素子固着面4aに
は、ボンディングパッド2aと、ランド2bと、導電性
配線2とが設けられており、ボンディングパッド2aを
除く領域は絶縁膜3で覆われている。A bonding pad 2a, a land 2b, and a conductive wiring 2 are provided on the semiconductor element fixing surface 4a of the insulating tape 4, and a region excluding the bonding pad 2a is covered with the insulating film 3. I have.
【0129】絶縁性テープ4の実装面4bにはランド2
bまで貫通した開口部9が形成されており、ランド2b
には開口部9を介して外部端子8が接合されている。The land 2 is provided on the mounting surface 4b of the insulating tape 4.
b, the opening 9 penetrating to the land 2b is formed.
Is connected to an external terminal 8 through an opening 9.
【0130】半導体素子1は、絶縁性テープ4の半導体
素子固着面4aに接着部材5によって固着されている。
また、半導体素子1の上面には図示されていない電極が
形成されており、この電極と絶縁性テープ4表面のボン
ディングパッド2aとを金属細線6で接続することによ
って、半導体素子1と導電性配線2とが電気的に接続さ
れている。The semiconductor element 1 is fixed to the semiconductor element fixing surface 4a of the insulating tape 4 by an adhesive member 5.
An electrode (not shown) is formed on the upper surface of the semiconductor element 1, and the electrode is connected to the bonding pad 2 a on the surface of the insulating tape 4 by a thin metal wire 6, so that the semiconductor element 1 and the conductive wiring are formed. 2 are electrically connected.
【0131】封止樹脂7は、半導体素子1と金属細線6
と絶縁性テープの半導体素子固着面4aとを覆うように
形成されている。The sealing resin 7 is made of the semiconductor element 1 and the thin metal wire 6.
It is formed so as to cover the semiconductor element fixing surface 4a of the insulating tape.
【0132】この第6の実施形態では、半導体素子1の
側面から封止樹脂7の側面までの距離cを、外部端子8
どうしの間隔d以上とし、半導体素子1の下面内のみな
らず半導体素子1の下面外にも外部端子8を配置できる
ようにする。つまり、半導体素子1の側面から封止樹脂
7の側面までの間であって、半導体装置の実装面側にも
外部端子8を配置する。In the sixth embodiment, the distance c from the side surface of the semiconductor element 1 to the side surface of the sealing resin 7 is set to the external terminal 8
The interval d is set to be equal to or longer than each other so that the external terminals 8 can be arranged not only inside the lower surface of the semiconductor element 1 but also outside the lower surface of the semiconductor element 1. That is, the external terminals 8 are arranged between the side surface of the semiconductor element 1 and the side surface of the sealing resin 7 and also on the mounting surface side of the semiconductor device.
【0133】このように、半導体素子1の下面外にも外
部端子8を配置することによって、半導体装置を基板に
実装した場合に、半導体素子1の面外に位置する外部端
子8が半導体装置の変形を拘束するようになる。As described above, by arranging the external terminals 8 also outside the lower surface of the semiconductor element 1, when the semiconductor device is mounted on a substrate, the external terminals 8 located outside the surface of the semiconductor element 1 are The deformation is restricted.
【0134】これによって、半導体素子の面内に位置す
る外部端子に発生するひずみのうち、半導体装置の反り
変形によるひずみ成分が減少するため、外部端子8の破
断を防止することができる。As a result, among the strains generated in the external terminals located in the plane of the semiconductor element, the strain component due to the warpage of the semiconductor device is reduced, so that the breakage of the external terminals 8 can be prevented.
【0135】したがって、導電性配線の断線、および外
部端子の破断を、抑制し、信頼性の高いBGA型の半導
体装置を実現することができる。Therefore, disconnection of the conductive wiring and breakage of the external terminal can be suppressed, and a highly reliable BGA type semiconductor device can be realized.
【0136】本発明の第7の実施形態としては、上述し
た第1の実施形態において、ダミー配線10を設けず、
導電性配線2は、絶縁膜3の内部における幅aが外部の
幅bよりも広くなっており、この外部の幅は徐々に狭く
なり、一定値となるように構成するものがある。The seventh embodiment of the present invention is different from the first embodiment in that the dummy wiring 10 is not provided.
The conductive wiring 2 has a configuration in which the width a inside the insulating film 3 is wider than the outside width b, and the outside width is gradually narrowed to a constant value.
【0137】すなわち、図5に示す例のランド2bか
ら、ダミー配線10のみ除外した例である。この第7の
実施形態によっても、導電性配線2近傍における絶縁膜
3自体の熱変形量を、導電性配線2の拘束によって低減
する機能を増加させることができ、導電性配線の断線を
抑制し、信頼性の高いBGA型の半導体装置を実現する
ことができる。That is, in this example, only the dummy wiring 10 is excluded from the land 2b in the example shown in FIG. According to the seventh embodiment, the function of reducing the amount of thermal deformation of the insulating film 3 in the vicinity of the conductive wiring 2 by restraining the conductive wiring 2 can be increased, and disconnection of the conductive wiring can be suppressed. Thus, a highly reliable BGA type semiconductor device can be realized.
【0138】[0138]
【発明の効果】本発明は、以上説明したように構成され
ているため、次のような効果がある。ボールグリッドア
レイ型半導体装置に温度変化が加わった際の絶縁膜の変
形量を小さくすることができ、さらに半導体装置の面外
の変形量を低減して絶縁性テープに生じる引張り荷重を
小さくすることができる。これにより、絶縁膜側面の下
端部に発生する応力を低減できるので、絶縁膜から突出
する導電性配線の断線発生を防止することが可能とな
る。Since the present invention is configured as described above, it has the following effects. To reduce the amount of deformation of the insulating film when a temperature change is applied to the ball grid array type semiconductor device, and to further reduce the amount of out-of-plane deformation of the semiconductor device to reduce the tensile load generated on the insulating tape. Can be. Thus, the stress generated at the lower end of the side surface of the insulating film can be reduced, so that the occurrence of disconnection of the conductive wiring projecting from the insulating film can be prevented.
【0139】また、半導体装置の変形を低減することに
よって、半導体素子端部に位置する外部端子に発生する
ひずみを低減することができ、外部端子の破断発生を防
止することができる。Further, by reducing the deformation of the semiconductor device, it is possible to reduce the distortion generated in the external terminal located at the end of the semiconductor element, and to prevent the external terminal from being broken.
【0140】したがって、導電性配線の断線、および外
部端子の破断を抑制し、信頼性の高いBGA型の半導体
装置を実現することができる。Therefore, disconnection of the conductive wiring and breakage of the external terminal can be suppressed, and a highly reliable BGA type semiconductor device can be realized.
【図1】本発明による半導体装置の第1の実施形態の平
面図である。FIG. 1 is a plan view of a first embodiment of a semiconductor device according to the present invention.
【図2】図1に示した半導体装置の断面図である。FIG. 2 is a sectional view of the semiconductor device shown in FIG. 1;
【図3】図1に示した第1の実施形態の他の態様を示す
断面図である。FIG. 3 is a sectional view showing another aspect of the first embodiment shown in FIG. 1;
【図4】図1に示した第1の実施形態の他の様態を示す
絶縁テープ上部の部材を取り除いた平面図である。FIG. 4 is a plan view of another embodiment of the first embodiment shown in FIG. 1, with members at the top of the insulating tape removed;
【図5】図1に示した第1の実施形態による半導体装置
の、他の導電性配線形状の例を示す部分平面図である。FIG. 5 is a partial plan view showing another example of a conductive wiring shape of the semiconductor device according to the first embodiment shown in FIG. 1;
【図6】図1に示した第1の実施形態による半導体装置
の、さらに他の導電性配線形状の例を示す部分平面図で
ある。FIG. 6 is a partial plan view showing still another example of a conductive wiring shape of the semiconductor device according to the first embodiment shown in FIG. 1;
【図7】本発明による半導体装置の第2の実施形態の平
面図である。FIG. 7 is a plan view of a second embodiment of the semiconductor device according to the present invention.
【図8】図7に示した半導体装置の断面図である。8 is a cross-sectional view of the semiconductor device shown in FIG.
【図9】図7に示した第2の実施形態の他の態様を示す
部分平面図である。FIG. 9 is a partial plan view showing another aspect of the second embodiment shown in FIG. 7;
【図10】図7に示した第2の実施形態のさらに他の様
態を示す部分平面図である。FIG. 10 is a partial plan view showing still another mode of the second embodiment shown in FIG. 7;
【図11】本発明による半導体装置の第3の実施形態の
平面図である。FIG. 11 is a plan view of a third embodiment of the semiconductor device according to the present invention.
【図12】図11に示した半導体装置の断面図である。FIG. 12 is a sectional view of the semiconductor device shown in FIG. 11;
【図13】本発明による半導体装置の第4の実施形態の
断面図である。FIG. 13 is a sectional view of a fourth embodiment of the semiconductor device according to the present invention.
【図14】図13に示した半導体装置の平面図である。14 is a plan view of the semiconductor device shown in FIG.
【図15】本発明による半導体装置の第5の実施形態の
断面図である。FIG. 15 is a sectional view of a semiconductor device according to a fifth embodiment of the present invention.
【図16】図15に示した半導体装置の平面図である。16 is a plan view of the semiconductor device shown in FIG.
【図17】本発明による半導体装置の第6の実施形態の
断面図である。FIG. 17 is a sectional view of a semiconductor device according to a sixth embodiment of the present invention;
【図18】従来のボールグリッドアレイ型半導体装置を
説明するための断面図である。FIG. 18 is a cross-sectional view illustrating a conventional ball grid array type semiconductor device.
1 半導体素子 2 導電性配線 2a ボンディングパッド 2b ランド 3 絶縁膜 3a ボンディングパッド部の絶縁膜開口部 3b 絶縁膜の側面 4 絶縁性テープ 4a 絶縁性テープの半導体素子固着面 4b 絶縁性テープの実装面 5 接着部材 6 金属細線 7 封止樹脂 8 外部端子 9 絶縁性テープの開口部 10 ダミー配線 11 突起 12 絶縁膜の開口部 13 スリット 14 変形拘束部材 DESCRIPTION OF SYMBOLS 1 Semiconductor element 2 Conductive wiring 2a Bonding pad 2b Land 3 Insulating film 3a Insulating film opening of bonding pad part 3b Side surface of insulating film 4 Insulating tape 4a Insulating tape semiconductor element fixing surface 4b Insulating tape mounting surface 5 Adhesive member 6 Thin metal wire 7 Sealing resin 8 External terminal 9 Opening of insulating tape 10 Dummy wiring 11 Projection 12 Opening of insulating film 13 Slit 14 Deformation restraint member
───────────────────────────────────────────────────── フロントページの続き (72)発明者 田中 直敬 茨城県土浦市神立町502番地 株式会社日 立製作所機械研究所内 ──────────────────────────────────────────────────続 き Continuing from the front page (72) Inventor Naotaka Tanaka 502, Kandachicho, Tsuchiura-shi, Ibaraki Pref.
Claims (16)
て、 複数のパッド及び複数のランドと、 少なくとも半導体素子の面内で上記複数のランドのそれ
ぞれを覆うように形成され、互いに分離された複数の絶
縁膜と、 上記複数のランドのそれぞれから延長されて上記絶縁膜
から突出する複数の導電性部材を有する絶縁性テープ
と、 上記絶縁性テープの表面に接着部材によって固着され、
金属細線によって上記パッドを介して上記導電性部材と
電気的に接続される方形の半導体素子と、 上記半導体素子の周囲と上記絶縁性テープの半導体素子
固着面とを封止する封止樹脂と、 上記ランドに接合された外部端子と、 を備えることを特徴とするボールグリッドアレイ型半導
体装置。In a ball grid array type semiconductor device, a plurality of pads and a plurality of lands, and a plurality of insulating films formed so as to cover each of the plurality of lands at least in the plane of the semiconductor element and separated from each other. And an insulating tape having a plurality of conductive members extending from each of the plurality of lands and protruding from the insulating film, fixed to a surface of the insulating tape by an adhesive member,
A rectangular semiconductor element electrically connected to the conductive member via the pad by a thin metal wire, a sealing resin for sealing a periphery of the semiconductor element and a semiconductor element fixing surface of the insulating tape, A ball grid array type semiconductor device, comprising: an external terminal joined to the land.
導体装置において、上記複数のランドのそれぞれから延
長されて上記絶縁膜から突出する複数の導電性部材のう
ち、少なくとも1本の導電性部材を上記半導体素子と電
気的に接続し、他の導電性部材を、少なくとも上記電気
的に接続される導電性部材を挟む位置に形成することを
特徴とするボールグリッドアレイ型半導体装置。2. The ball grid array type semiconductor device according to claim 1, wherein at least one of the plurality of conductive members extending from each of said plurality of lands and projecting from said insulating film is provided. A ball grid array type semiconductor device electrically connected to the semiconductor element, wherein another conductive member is formed at least at a position sandwiching the electrically connected conductive member.
導体装置において、1つのランドの中心点から上記電気
的に接続される導電性部材とを結ぶ直線に対して、上記
中心点を回転中心として、上記直線の一方の側に90°
回転させた領域内に、少なくとも1本の他の導電性部材
を形成し、上記直線の他方の側に90°回転させた領域
内に、少なくとも1本の他の導電性部材を形成すること
を特徴とするボールグリッドアレイ型半導体装置。3. A ball grid array type semiconductor device according to claim 2, wherein said center point is a center of rotation with respect to a straight line connecting a center point of one land and said electrically connected conductive member. 90 ° to one side of the straight line
Forming at least one other conductive member in the rotated area, and forming at least one other conductive member in the area rotated by 90 ° to the other side of the straight line. Characteristic ball grid array type semiconductor device.
イ型半導体装置において、上記絶縁膜から突出する上記
導電性部材の絶縁膜内部における幅を、絶縁膜外部の幅
より広くしたことを特徴とするボールグリッドアレイ型
半導体装置。4. The ball grid array semiconductor device according to claim 1, wherein the width of the conductive member protruding from the insulating film inside the insulating film is wider than the width outside the insulating film. Grid array type semiconductor device.
て、 導電性配線と、 導電性配線に接続されるパッド及び突起が形成されたラ
ンドと、 上記導電性配線及び絶縁膜を有する絶縁性テープと、 上記絶縁性テープの表面に接着部材によって固着され、
金属細線によって上記導電性配線と電気的に接続された
方形の半導体素子と、 上記半導体素子の周囲と上記絶縁性テープの半導体素子
固着面とを封止する封止樹脂と、 上記ランドに接合される外部端子と、 を備えることを特徴とするボールグリッドアレイ型半導
体装置。5. A ball grid array type semiconductor device, comprising: a conductive wiring; a land on which pads and projections connected to the conductive wiring are formed; an insulating tape having the conductive wiring and an insulating film; Fixed to the surface of the insulating tape by an adhesive member,
A rectangular semiconductor element electrically connected to the conductive wiring by a thin metal wire; a sealing resin for sealing a periphery of the semiconductor element and a semiconductor element fixing surface of the insulating tape; A ball grid array type semiconductor device comprising:
とも半導体素子の面内で上記複数のランドを覆う絶縁膜
と、上記パッド及びランドに接続される導電性配線を有
する絶縁性テープと、上記絶縁性テープの表面に接着部
材によって固着され、金属細線によって上記導電性配線
と電気的に接続される方形の半導体素子と、上記半導体
素子の周囲と上記絶縁性テープの半導体素子固着面とを
封止する封止樹脂と、上記ランドに接合された外部端子
とを有するボールグリッドアレイ型半導体装置におい
て、 上記絶縁膜は、互いに分離された複数の絶縁膜であっ
て、それぞれの絶縁膜は、個々の上記ランドを覆うよう
に形成されるとともに、上記ランドに上記絶縁膜から突
出する突起が形成されることを特徴とするボールグリッ
ドアレイ型半導体装置。6. An insulating tape having a plurality of pads and a plurality of lands, an insulating film covering at least the plurality of lands in a plane of the semiconductor element, an insulating tape having conductive wiring connected to the pads and the lands, A rectangular semiconductor element fixed to the surface of the insulating tape by an adhesive member and electrically connected to the conductive wiring by a thin metal wire, and a periphery of the semiconductor element and a semiconductor element fixing surface of the insulating tape sealed. In a ball grid array type semiconductor device having a sealing resin to be stopped and an external terminal bonded to the land, the insulating film is a plurality of insulating films separated from each other, and each insulating film is individually A ball grid array type semiconductor formed so as to cover the land, and a protrusion protruding from the insulating film is formed on the land. apparatus.
導体装置において、上記ランドに形成する突起は複数で
あり、少なくとも上記導電性配線を挟む位置に形成した
ことを特徴とするボールグリッドアレイ型半導体装置。7. A ball grid array type semiconductor device according to claim 6, wherein a plurality of protrusions are formed on said lands, and formed at least at positions sandwiching said conductive wiring. apparatus.
導体装置において、1つのランドの中心点から上記導電
性配線とを結ぶ直線に対して、上記中心点を回転中心と
して、上記直線の一方の側に90°回転させた領域内
に、少なくとも1つの上記突起を形成し、上記直線の他
方の側に90°回転させた領域内に、少なくとも1つの
上記突起を形成することを特徴とするボールグリッドア
レイ型半導体装置。8. A ball grid array type semiconductor device according to claim 7, wherein one of said straight lines is defined as a center of rotation with respect to a straight line connecting a center point of one land to said conductive wiring. A ball formed by forming at least one of the protrusions in a region rotated by 90 ° to the side, and forming at least one of the protrusions in a region rotated by 90 ° to the other side of the straight line; Grid array type semiconductor device.
ッドアレイ型半導体装置において、上記ランドに接続さ
れる導電性配線の絶縁膜内部における幅を、絶縁膜外部
の幅より広くしたことを特徴とするボールグリッドアレ
イ型半導体装置。9. The ball grid array type semiconductor device according to claim 5, wherein the width of the conductive wiring connected to the land inside the insulating film is wider than the width outside the insulating film. A ball grid array type semiconductor device comprising:
いて、 複数の導電性配線と、 上記導電性配線に接続される複数のパッド及びランド
と、 絶縁膜を有し、基板実装面側にスリットを形成した絶縁
性テープと、 上記絶縁性テープの表面に接着部材によって固着され、
金属細線によって上記導電性配線と電気的に接続される
方形の半導体素子と、 上記半導体素子の周囲と上記絶縁性テープの半導体素子
固着面とを封止する封止樹脂と、 上記ランドに接合された外部端子と、 を備えることを特徴とするボールグリッドアレイ型半導
体装置。10. A ball grid array type semiconductor device, comprising: a plurality of conductive wirings; a plurality of pads and lands connected to the conductive wirings; an insulating film; and a slit formed on the substrate mounting surface side. An insulating tape, fixed to the surface of the insulating tape by an adhesive member,
A rectangular semiconductor element electrically connected to the conductive wiring by a thin metal wire; a sealing resin for sealing the periphery of the semiconductor element and a semiconductor element fixing surface of the insulating tape; And a ball grid array type semiconductor device comprising:
いて、 導電性配線と、 上記導電性配線に接続されるパッド及びランドと、 上記ランドの外周部分を少なくとも覆うように形成され
た絶縁膜を有する絶縁性テープと、 上記絶縁性テープの表面に接着部材によって固着され、
金属細線によって上記導電性配線と電気的に接続される
方形の半導体素子と、 上記半導体素子の周囲と上記絶縁性テープの半導体素子
固着面とを封止する封止樹脂と、 上記ランドに接合された外部端子と、 を備えることを特徴とするボールグリッドアレイ型半導
体装置。11. A ball grid array type semiconductor device, comprising: a conductive wiring; a pad and a land connected to the conductive wiring; and an insulating film formed so as to cover at least an outer peripheral portion of the land. A tape, fixed to the surface of the insulating tape by an adhesive member,
A rectangular semiconductor element electrically connected to the conductive wiring by a thin metal wire; a sealing resin for sealing a periphery of the semiconductor element and a semiconductor element fixing surface of the insulating tape; And a ball grid array type semiconductor device comprising:
れるパッド及びランドと、絶縁膜を有する絶縁性テープ
と、上記絶縁性テープの表面に接着部材によって固着さ
れ、上記導電性配線と金属細線によって電気的に接続さ
れる方形の半導体素子と、上記半導体素子の周囲と上記
絶縁性テープの半導体素子固着面とを封止する封止樹脂
と、上記ランドに接合された外部端子と、を有するボー
ルグリッドアレイ型半導体装置において、 上記封止樹脂の線膨張係数は、上記絶縁性テープの線膨
張係数と同等であることを特徴とするボールグリッドア
レイ型半導体装置。12. A conductive wiring, pads and lands connected to the conductive wiring, an insulating tape having an insulating film, and an adhesive member fixed to a surface of the insulating tape by an adhesive member. A rectangular semiconductor element electrically connected by a thin metal wire, a sealing resin for sealing the periphery of the semiconductor element and the semiconductor element fixing surface of the insulating tape, and an external terminal joined to the land, The ball grid array type semiconductor device according to claim 1, wherein a linear expansion coefficient of the sealing resin is equal to a linear expansion coefficient of the insulating tape.
れるパッド及びランドと、絶縁膜を有する絶縁性テープ
と、上記絶縁性テープの表面に接着部材によって固着さ
れ、上記導電性配線と金属細線によって電気的に接続さ
れる方形の半導体素子と、上記半導体素子の周囲と上記
絶縁性テープの半導体素子固着面とを封止する封止樹脂
と、上記ランドに接合された外部端子と、を有するボー
ルグリッドアレイ型半導体装置において、 上記絶縁膜の線膨張係数は、上記接着部材の線膨張係数
と同等であることを特徴とするボールグリッドアレイ型
半導体装置。13. A conductive wiring, pads and lands connected to the conductive wiring, an insulating tape having an insulating film, and an adhesive member fixed to a surface of the insulating tape by an adhesive member. A rectangular semiconductor element electrically connected by a thin metal wire, a sealing resin for sealing the periphery of the semiconductor element and the semiconductor element fixing surface of the insulating tape, and an external terminal joined to the land, The ball grid array type semiconductor device according to claim 1, wherein a linear expansion coefficient of the insulating film is equal to a linear expansion coefficient of the adhesive member.
いて、 導電性配線と、 上記導電性配線に接続されるパッド及びランドと、 絶縁膜を有する絶縁性テープと、 上記絶縁性テープの表面に接着部材によって固着され、
上記導電性配線と電気的に接続される方形の半導体素子
と、 上記絶縁性テープ表面に形成される変形拘束部材と、 上記半導体素子及び上記変形拘束部材の周囲と上記絶縁
性テープの半導体素子固着面とを封止する封止樹脂と、 上記ランドに接合される外部端子と、 を備えることを特徴とするボールグリッドアレイ型半導
体装置。14. A ball grid array type semiconductor device, comprising: a conductive wiring; pads and lands connected to the conductive wiring; an insulating tape having an insulating film; and an adhesive member on a surface of the insulating tape. Stuck,
A rectangular semiconductor element electrically connected to the conductive wiring; a deformation restraining member formed on the surface of the insulating tape; a semiconductor element fixed to the periphery of the semiconductor element and the deformation restraining member and the insulating tape; A ball grid array type semiconductor device comprising: a sealing resin for sealing a surface; and an external terminal joined to the land.
接続される複数のパッド及びランドと、絶縁膜を有する
絶縁性テープと、上記絶縁性テープの表面に接着部材に
よって固着され、金属細線によって上記導電性配線と電
気的に接続される方形の半導体素子と、上記半導体素子
の周囲と上記絶縁性テープの半導体素子固着面とを封止
する封止樹脂と、上記ランドに接合される複数の外部端
子と、を有するボールグリッドアレイ型半導体装置にお
いて、 上記半導体素子側面から上記封止樹脂側面までの距離
を、上記外部端子どうしの間隔以上とし、少なくとも、
上記半導体素子側面から上記封止樹脂側面までの間に、
上記外部端子を配置したことを特徴とするボールグリッ
ドアレイ型半導体装置。15. A plurality of conductive wirings, a plurality of pads and lands connected to the conductive wirings, an insulating tape having an insulating film, and a metal fixed to a surface of the insulating tape by an adhesive member. A rectangular semiconductor element electrically connected to the conductive wiring by a thin wire; a sealing resin for sealing a periphery of the semiconductor element and a semiconductor element fixing surface of the insulating tape; In a ball grid array type semiconductor device having a plurality of external terminals, a distance from the semiconductor element side surface to the sealing resin side surface is set to be equal to or longer than a distance between the external terminals,
Between the semiconductor element side surface and the sealing resin side surface,
A ball grid array type semiconductor device, wherein the external terminals are arranged.
くとも半導体素子の面内で上記複数のランドを覆う絶縁
膜と、上記パッド及びランドに接続される導電性配線を
有する絶縁性テープと、上記絶縁性テープの表面に接着
部材によって固着され、金属細線によって上記導電性配
線と電気的に接続される方形の半導体素子と、上記半導
体素子の周囲と上記絶縁性テープの半導体素子固着面と
を封止する封止樹脂と、上記ランドに接合された外部端
子とを有するボールグリッドアレイ型半導体装置におい
て、 上記絶縁膜は、互いに分離された複数の絶縁膜であっ
て、それぞれの絶縁膜は、個々の上記ランドを覆うよう
に形成されるとともに、上記ランドに接続される導電性
配線は、絶縁膜内部における幅を、絶縁膜外部の幅より
広いことを特徴とするボールグリッドアレイ型半導体装
置。16. An insulating tape having a plurality of pads and a plurality of lands, an insulating film covering at least the lands in a plane of the semiconductor element, an insulating tape having conductive wiring connected to the pads and the lands, A rectangular semiconductor element fixed to the surface of the insulating tape by an adhesive member and electrically connected to the conductive wiring by a thin metal wire, and a periphery of the semiconductor element and a semiconductor element fixing surface of the insulating tape sealed. In a ball grid array type semiconductor device having a sealing resin to be stopped and an external terminal bonded to the land, the insulating film is a plurality of insulating films separated from each other, and each insulating film is individually The conductive wiring formed to cover the land and connected to the land has a width inside the insulating film wider than a width outside the insulating film. Ball grid array type semiconductor device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6084698A JP3442648B2 (en) | 1998-03-12 | 1998-03-12 | Ball grid array type semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6084698A JP3442648B2 (en) | 1998-03-12 | 1998-03-12 | Ball grid array type semiconductor device |
Related Child Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003030314A Division JP2003224229A (en) | 2003-02-07 | 2003-02-07 | Ball grid array type semiconductor device |
| JP2003123531A Division JP2003289122A (en) | 2003-04-28 | 2003-04-28 | Ball grid array type semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11260962A true JPH11260962A (en) | 1999-09-24 |
| JP3442648B2 JP3442648B2 (en) | 2003-09-02 |
Family
ID=13154152
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6084698A Expired - Fee Related JP3442648B2 (en) | 1998-03-12 | 1998-03-12 | Ball grid array type semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3442648B2 (en) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002270728A (en) * | 2001-03-12 | 2002-09-20 | Rohm Co Ltd | Semiconductor device |
| JP2003017625A (en) * | 2001-06-29 | 2003-01-17 | Sony Corp | Interposer and semiconductor package |
| JP2003069168A (en) * | 2001-08-28 | 2003-03-07 | Nagoya Industrial Science Research Inst | Circuit pattern for printed wiring board or integrated circuit and printed wiring board having the same, integrated circuit |
| US6815619B2 (en) | 2000-01-25 | 2004-11-09 | Nec Electronics Corporation | Circuit board |
| KR100501879B1 (en) * | 2000-06-12 | 2005-07-18 | 앰코 테크놀로지 코리아 주식회사 | Substrate for semiconductor and its manufacturing method |
| JP2006128658A (en) * | 2004-09-29 | 2006-05-18 | Rohm Co Ltd | Semiconductor device |
| JP2007035731A (en) * | 2005-07-22 | 2007-02-08 | Kyocer Slc Technologies Corp | Wiring board |
| JP2009117862A (en) * | 2003-07-29 | 2009-05-28 | Samsung Electronics Co Ltd | Semiconductor package having improved solder ball land structure |
| JP2017022149A (en) * | 2015-07-07 | 2017-01-26 | 日立オートモティブシステムズ株式会社 | Wiring board |
| US9728516B2 (en) | 2015-05-29 | 2017-08-08 | Samsung Electronics Co., Ltd. | Electric apparatus including electric patterns for suppressing solder bridges |
-
1998
- 1998-03-12 JP JP6084698A patent/JP3442648B2/en not_active Expired - Fee Related
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6815619B2 (en) | 2000-01-25 | 2004-11-09 | Nec Electronics Corporation | Circuit board |
| US7253363B2 (en) | 2000-01-25 | 2007-08-07 | Nec Electronics Corporation | Circuit board |
| KR100501879B1 (en) * | 2000-06-12 | 2005-07-18 | 앰코 테크놀로지 코리아 주식회사 | Substrate for semiconductor and its manufacturing method |
| JP2002270728A (en) * | 2001-03-12 | 2002-09-20 | Rohm Co Ltd | Semiconductor device |
| JP2003017625A (en) * | 2001-06-29 | 2003-01-17 | Sony Corp | Interposer and semiconductor package |
| JP2003069168A (en) * | 2001-08-28 | 2003-03-07 | Nagoya Industrial Science Research Inst | Circuit pattern for printed wiring board or integrated circuit and printed wiring board having the same, integrated circuit |
| JP2009117862A (en) * | 2003-07-29 | 2009-05-28 | Samsung Electronics Co Ltd | Semiconductor package having improved solder ball land structure |
| JP2006128658A (en) * | 2004-09-29 | 2006-05-18 | Rohm Co Ltd | Semiconductor device |
| JP2007035731A (en) * | 2005-07-22 | 2007-02-08 | Kyocer Slc Technologies Corp | Wiring board |
| US9728516B2 (en) | 2015-05-29 | 2017-08-08 | Samsung Electronics Co., Ltd. | Electric apparatus including electric patterns for suppressing solder bridges |
| JP2017022149A (en) * | 2015-07-07 | 2017-01-26 | 日立オートモティブシステムズ株式会社 | Wiring board |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3442648B2 (en) | 2003-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3914654B2 (en) | Semiconductor device | |
| US8653655B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP3973340B2 (en) | Semiconductor device, wiring board, and manufacturing method thereof | |
| JP4703980B2 (en) | Stacked ball grid array package and manufacturing method thereof | |
| US6347037B2 (en) | Semiconductor device and method of forming the same | |
| US6756685B2 (en) | Semiconductor device | |
| US6552430B1 (en) | Ball grid array substrate with improved traces formed from copper based metal | |
| US6841462B2 (en) | Method of manufacturing semiconductor chip having supporting member | |
| JP2000077563A (en) | Semiconductor device and method of manufacturing the same | |
| JP2001015628A (en) | Semiconductor device and substrate for semiconductor device | |
| JP3442648B2 (en) | Ball grid array type semiconductor device | |
| US6261869B1 (en) | Hybrid BGA and QFP chip package assembly and process for same | |
| JP3658162B2 (en) | Semiconductor device | |
| JP4777692B2 (en) | Semiconductor device | |
| JP5000621B2 (en) | Semiconductor device | |
| JP2002289735A (en) | Semiconductor device | |
| JP2007005452A (en) | Semiconductor device | |
| JPH11220055A (en) | BGA type semiconductor device and stiffener used in the device | |
| JP2003224229A (en) | Ball grid array type semiconductor device | |
| JP2003289122A (en) | Ball grid array type semiconductor device | |
| JP2004128364A (en) | Semiconductor package and its mounting structure | |
| JP3337922B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2001185642A (en) | Package board for semiconductor mounting | |
| JP4237777B2 (en) | Semiconductor device | |
| JP2000058716A (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080620 Year of fee payment: 5 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080620 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080620 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080620 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080620 Year of fee payment: 5 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080620 Year of fee payment: 5 |
|
| R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080620 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080620 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080620 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080620 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090620 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100620 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110620 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110620 Year of fee payment: 8 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110620 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120620 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120620 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130620 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130620 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140620 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |