[go: up one dir, main page]

JPH11274020A - Semiconductor substrate and semiconductor device - Google Patents

Semiconductor substrate and semiconductor device

Info

Publication number
JPH11274020A
JPH11274020A JP7234998A JP7234998A JPH11274020A JP H11274020 A JPH11274020 A JP H11274020A JP 7234998 A JP7234998 A JP 7234998A JP 7234998 A JP7234998 A JP 7234998A JP H11274020 A JPH11274020 A JP H11274020A
Authority
JP
Japan
Prior art keywords
layer
substrate
semiconductor
substrate layer
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP7234998A
Other languages
Japanese (ja)
Inventor
Michihiro Kono
通裕 河野
Kazuhiro Nagase
和宏 永瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Asahi Kasei Microsystems Co Ltd
Asahi Chemical Industry Co Ltd
Original Assignee
Asahi Kasei Microsystems Co Ltd
Asahi Chemical Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asahi Kasei Microsystems Co Ltd, Asahi Chemical Industry Co Ltd filed Critical Asahi Kasei Microsystems Co Ltd
Priority to JP7234998A priority Critical patent/JPH11274020A/en
Publication of JPH11274020A publication Critical patent/JPH11274020A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Element Separation (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor substrate and a semiconductor device formed on the substrate, wherein a high-frequency circuit with less current consumption and less leakage of high-frequency signal in a circuit is formed at low cast. SOLUTION: A substrate layer 10, an insulating layer 12, and a semiconductor layer 14 are provided, and the insulating layer 12 is bonded onto the substrate layer 10, while the semiconductor layer 14 is formed on the insulating layer 12. Before the insulating layer 12 is formed on the substrate layer 10, impurity ions are implanted so that a low-resistance layer is formed on the surface of the substrate layer 10 which is to be an interface with the insulating layer 12. Thus, the substrate layer 10 comprises a conductive layer of resistivity of 1 to 100 (Ω.cm) in a surface layer region from the interface with the insulating layer 12 within 10 (μm), so that a region deeper than the surface layer region has a resistivity of at least 1 (kΩ.cm).

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術の分野】本発明は、基板層の表面に
被着した絶縁層上に半導体層を有するSOI(Silicon
On Insulator)構造を有する半導体基板およびその基板
上に形成された半導体装置に係り、特に、電流の消費量
が少なく、回路中での高周波信号の漏洩が少ない高周波
回路を安価に形成することができる半導体基板およびそ
の基板上に形成された半導体装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an SOI (Silicon) having a semiconductor layer on an insulating layer deposited on the surface of a substrate layer.
The present invention relates to a semiconductor substrate having an On Insulator) structure and a semiconductor device formed on the substrate, and in particular, can form a high-frequency circuit with low current consumption and low leakage of high-frequency signals in the circuit at low cost. The present invention relates to a semiconductor substrate and a semiconductor device formed on the substrate.

【0002】[0002]

【従来の技術】携帯電話などの移動体通信では、数10
0[MHz]以上の高周波信号を取り扱う。このため、
その内部の集積回路には、ガリウム砒素や高性能のシリ
コンバイポーラプロセスによる、高周波に適した半導体
素子が使われてきた。さらに、近年では、これまで単体
の素子から構成されていた高周波回路の集積化が検討さ
れている。こうした高周波集積回路には、主としてガリ
ウム砒素を基板層とした電界効果型トランジスタ(以
下、MESFETという。)を使ったものと、シリコン
を基板層としたバイポーラトランジスタを使ったもの
と、がある。
2. Description of the Related Art In mobile communications such as mobile phones, several tens of
Handles high-frequency signals of 0 [MHz] or more. For this reason,
Gallium arsenide or a semiconductor device suitable for high frequency by a high performance silicon bipolar process has been used for an integrated circuit therein. Further, in recent years, integration of a high-frequency circuit, which has been constituted by a single element, has been studied. Such high-frequency integrated circuits include those using a field effect transistor (hereinafter, referred to as MESFET) mainly using gallium arsenide as a substrate layer and those using bipolar transistors using silicon as a substrate layer.

【0003】しかし、ガリウム砒素を基板層として使っ
た高周波集積回路は、高周波には適するものの、安定し
た製造プロセスの確立が困難であり、コストが高くなる
という欠点があった。
However, a high-frequency integrated circuit using gallium arsenide as a substrate layer is suitable for high frequencies, but has a drawback that it is difficult to establish a stable manufacturing process and the cost is high.

【0004】一方、バイポーラプロセスを使った高周波
集積回路では、シリコンからなる基板層を半絶縁性にで
きないことから、基板上に形成されるトランジスタと基
板層とを、pn接合間の空乏層によって電気的に分離し
ている。このため、トランジスタや配線の下部に寄生容
量が生じ易く、100[MHz]以上の高周波信号を取
り扱うと、低周波では問題とならないような小さな寄生
容量によって、高周波信号の漏洩が発生するという欠点
があった。
On the other hand, in a high frequency integrated circuit using a bipolar process, since a substrate layer made of silicon cannot be made semi-insulating, a transistor formed on the substrate and the substrate layer are electrically connected by a depletion layer between pn junctions. Separated. For this reason, a parasitic capacitance is likely to be generated below a transistor or a wiring. When a high-frequency signal of 100 [MHz] or more is handled, a small parasitic capacitance that does not pose a problem at a low frequency causes a leakage of a high-frequency signal. there were.

【0005】そこで、上記のような問題を解決するため
に、基板層と、集積回路を形成するための半導体層と、
を酸化シリコンからなる絶縁層で完全に絶縁したSOI
基板を使用し、金属−酸化膜−半導体電界効果型トラン
ジスタ(以下、MOSFETという。)を集積化した高
周波回路が検討され始めた。その代表的なものは、基板
層としてシリコンを使用したSOI基板である。
In order to solve the above problems, a substrate layer, a semiconductor layer for forming an integrated circuit,
SOI completely insulated by an insulating layer made of silicon oxide
A high-frequency circuit using a substrate and integrating a metal-oxide film-semiconductor field effect transistor (hereinafter referred to as MOSFET) has begun to be studied. A typical example is an SOI substrate using silicon as a substrate layer.

【0006】なお、このようなSOI基板では、基板層
として高抵抗率のシリコンを使用した方が高周波信号の
漏洩が少なく、集積回路形成に適していることは既に知
られた事実であり、いくつかの研究報告がある(参考文
献:Proceeding 1996 IEEE International SOI Confere
nce 、130 頁他)。ここで、高抵抗率とは、通常のシリ
コンが10[Ω・cm]程度であるのに対して十分に高
い抵抗率のことであり、具体的には、1[kΩ・cm]
程度以上のことを指す。
It is already known that in such an SOI substrate, the use of high-resistivity silicon as the substrate layer reduces leakage of high-frequency signals and is suitable for forming an integrated circuit. (Reference: Proceeding 1996 IEEE International SOI Confere
nce, p. 130, etc.). Here, the high resistivity refers to a resistivity that is sufficiently high compared to about 10 [Ω · cm] of ordinary silicon, and specifically, 1 [kΩ · cm].
It refers to a degree or more.

【0007】一方、携帯電話などの携帯機器では、電池
を使用するのが通常であり、使用する電池の蓄電量の範
囲で、使用時間を少しでも長くできるように各回路での
消費電流を低減させることが重要な課題となっている。
こうした携帯機器は、受信する電波の強弱に応じて、出
力する電波の強度を変化させる必要があるため、これに
は、高周波信号の出力強度を直流の電圧で変化させる出
力強度制御回路が組み込まれている。
On the other hand, a portable device such as a mobile phone usually uses a battery, and the current consumption in each circuit is reduced so that the use time can be extended as much as possible within the range of the amount of stored power of the battery to be used. Is an important issue.
Since such portable devices need to change the intensity of the output radio wave in accordance with the strength of the radio wave to be received, an output intensity control circuit that changes the output intensity of the high-frequency signal with a DC voltage is incorporated in this device. ing.

【0008】[0008]

【発明が解決しようとする課題】しかしながら、従来の
SOI基板においても、ガリウム砒素等を使ったものに
比して高周波信号の漏洩量を低減することができるもの
の、依然として高周波信号の漏洩の発生がある。
However, even in the conventional SOI substrate, although the amount of high frequency signal leakage can be reduced as compared with the case using gallium arsenide or the like, high frequency signal leakage still occurs. is there.

【0009】一方、携帯機器に組み込まれた出力強度制
御回路は、通常、トランジスタ、抵抗、およびコンデン
サ等から構成されるため、電流の消費が避けられない。
そこで、本発明は、このような従来の問題を解決するこ
とを課題としており、電流の消費量が少なく、回路中で
の高周波信号の漏洩が少ない高周波回路を安価に形成す
ることができる半導体基板およびその基板上に形成され
た半導体装置を提供することを目的としている。
On the other hand, an output intensity control circuit incorporated in a portable device is usually composed of a transistor, a resistor, a capacitor, and the like, so that current consumption cannot be avoided.
Accordingly, an object of the present invention is to solve such a conventional problem, and a semiconductor substrate capable of inexpensively forming a high-frequency circuit with low current consumption and low leakage of high-frequency signals in the circuit. And a semiconductor device formed on the substrate.

【0010】[0010]

【課題を解決するための手段】本発明者等は、鋭意検討
を重ねた結果、特定の構造を有するSOI基板の基板層
の電圧を制御すれば、SOI基板上に形成した高周波回
路において、高周波信号の出力強度を変化させられるこ
とを解明した。また、これと同時に、SOI基板に用い
られる基板層の電圧を制御すれば、SOI基板に形成し
た高周波回路において、高周波信号の漏洩量を変化させ
られることも解明した。そこで、本発明者等は、電圧を
印加するための導電層を基板層に形成し、この導電層に
より基板層の電圧を制御することに着目をし、さらに推
し進めて、具体的に、導電層を基板層のどの位置に形成
し、また導電層をどの程度の抵抗率とすれば、基板層の
電圧を好適に制御できるかについて、結論を得た。
Means for Solving the Problems As a result of intensive studies, the present inventors have found that if the voltage of the substrate layer of an SOI substrate having a specific structure is controlled, a high-frequency circuit formed on the SOI substrate has a high frequency. It was clarified that the output intensity of the signal could be changed. At the same time, it has been clarified that by controlling the voltage of the substrate layer used for the SOI substrate, the amount of leakage of the high-frequency signal in the high-frequency circuit formed on the SOI substrate can be changed. Therefore, the present inventors have focused on forming a conductive layer for applying a voltage on the substrate layer, controlling the voltage of the substrate layer with the conductive layer, and further proceeding with the conductive layer. Were formed in which position of the substrate layer, and what degree of resistivity of the conductive layer can be used to suitably control the voltage of the substrate layer.

【0011】このような結論に基づき、本発明に係る請
求項1記載の半導体基板は、基板層と、前記基板層上に
形成された絶縁層と、さらに前記絶縁層上に形成されか
つ回路素子が作り込まれる半導体層と、を有する半導体
基板において、前記基板層と前記絶縁層との界面の基板
層側に導電層を有する。
Based on the above conclusion, the semiconductor substrate according to claim 1 of the present invention provides a substrate layer, an insulating layer formed on the substrate layer, and a circuit element formed on the insulating layer. A semiconductor layer having a conductive layer on the substrate layer side at the interface between the substrate layer and the insulating layer.

【0012】このような構成であれば、半導体層に高周
波回路を形成した場合に、基板層の電圧を制御したとき
は、その高周波回路中での高周波信号の出力強度を、電
流の消費量を抑えて変化させられるとともに、高周波信
号の漏洩量をも変化させられる。例えば、印加する基板
層の電圧を増加させたときは、これに伴って、その高周
波回路中での高周波信号の出力強度が増加する。逆に、
印加する基板層の電圧を低下させたときは、これに伴っ
て、その高周波回路中での高周波信号の出力強度が低下
する。
With such a configuration, when a high-frequency circuit is formed in the semiconductor layer, when the voltage of the substrate layer is controlled, the output intensity of the high-frequency signal in the high-frequency circuit is reduced by the current consumption. It is possible to change it while suppressing it, and also change the amount of leakage of the high-frequency signal. For example, when the applied voltage of the substrate layer is increased, the output intensity of the high-frequency signal in the high-frequency circuit increases accordingly. vice versa,
When the applied voltage of the substrate layer is reduced, the output intensity of the high-frequency signal in the high-frequency circuit decreases accordingly.

【0013】なお、導電層は、基板層のどの位置に形成
してもよく、用途、目的によって異なるが、基板層の表
面付近、すなわち絶縁層との界面付近に形成するほうが
より本発明の効果が顕著になるので好ましい。
The conductive layer may be formed at any position on the substrate layer. The conductive layer may be formed near the surface of the substrate layer, that is, near the interface with the insulating layer. Is remarkable.

【0014】また、本発明に係る請求項2記載の半導体
基板は、請求項1記載の半導体基板において、前記基板
層は、前記絶縁層との界面から10[μm]以内の表層
領域の少なくとも一部に、1[Ω・cm]以上、100
[Ω・cm]以下の抵抗率の前記導電層を有するととも
に、前記表層領域よりもさらに深い領域に、少なくとも
1[kΩ・cm]の抵抗率を有する。
According to a second aspect of the present invention, in the semiconductor substrate according to the first aspect, the substrate layer has at least one of a surface region within 10 μm from an interface with the insulating layer. 1 [Ω · cm] or more and 100
The conductive layer has a resistivity of [Ω · cm] or less, and has a resistivity of at least 1 [kΩ · cm] in a region deeper than the surface layer region.

【0015】具体的な製造方法としては、例えば、基板
層と、絶縁層と、回路素子が作り込まれる半導体層と、
を有する半導体基板の製造方法において、前記絶縁層と
の界面となる前記基板層の表面に、低抵抗層が形成され
るように不純物イオンを注入する。
As a specific manufacturing method, for example, a substrate layer, an insulating layer, a semiconductor layer in which circuit elements are formed,
In the method for manufacturing a semiconductor substrate having the above, impurity ions are implanted into a surface of the substrate layer which is an interface with the insulating layer so that a low-resistance layer is formed.

【0016】なお、不純物イオンを注入するときは、基
板層に絶縁層を形成する前であっても、後であってもよ
い。絶縁層を形成した後である場合は、例えば、イオン
注入法により、不純物イオンを注入する。また、不純物
イオンを注入する方法としては、イオン注入法や拡散法
によるものが不純物イオンを効果的に注入するのに好適
である。
The impurity ions may be implanted before or after the insulating layer is formed on the substrate layer. After the formation of the insulating layer, impurity ions are implanted by, for example, an ion implantation method. As a method for implanting impurity ions, a method using an ion implantation method or a diffusion method is suitable for effectively implanting impurity ions.

【0017】さらに、本発明に係る請求項3記載の半導
体基板は、請求項1または2記載の半導体基板におい
て、前記基板層は、シリコンからなり、前記絶縁層は、
酸化シリコンからなり、前記半導体層は、シリコンから
なる。
Further, according to a third aspect of the present invention, in the semiconductor substrate according to the first or second aspect, the substrate layer is made of silicon, and the insulating layer is made of silicon.
The semiconductor layer is made of silicon oxide, and the semiconductor layer is made of silicon.

【0018】さらに、本発明に係る請求項4記載の半導
体基板は、請求項1、2、または3記載の半導体基板に
おいて、前記基板層は、n型シリコンからなる。このよ
うな構成であれば、p型シリコンからなる基板層に比し
て、絶縁層との界面となる基板層の表面付近にn型のキ
ャリアを多く偏在させられる。
Further, according to a fourth aspect of the present invention, in the semiconductor substrate according to the first, second or third aspect, the substrate layer is made of n-type silicon. With such a configuration, more n-type carriers are unevenly distributed in the vicinity of the surface of the substrate layer at the interface with the insulating layer than in the substrate layer made of p-type silicon.

【0019】一方、本発明に係る請求項5記載の半導体
装置は、基板層と、前記基板層上に形成された絶縁層
と、さらに前記絶縁層上に形成されかつ回路素子が作り
込まれる半導体層と、を有し、前記半導体層に集積回路
が形成された半導体装置において、前記基板層と前記絶
縁層との界面の基板層側に導電層を有する。
On the other hand, a semiconductor device according to a fifth aspect of the present invention is a semiconductor device, comprising: a substrate layer; an insulating layer formed on the substrate layer; and a semiconductor formed on the insulating layer and having a circuit element formed therein. A semiconductor device in which an integrated circuit is formed on the semiconductor layer, wherein a conductive layer is provided on a substrate layer side of an interface between the substrate layer and the insulating layer.

【0020】このような構成であれば、導電層を介して
基板層の電圧を制御したときは、その集積回路中での高
周波信号の出力強度を、電流の消費量を抑えて変化させ
られるとともに、高周波信号の漏洩量をも変化させられ
る。
With such a configuration, when the voltage of the substrate layer is controlled via the conductive layer, the output intensity of the high-frequency signal in the integrated circuit can be changed while suppressing the current consumption. Also, the amount of leakage of the high-frequency signal can be changed.

【0021】また、本発明に係る請求項6記載の半導体
装置は、請求項5記載の半導体装置において、前記基板
層は、前記絶縁層との界面から10[μm]以内の表層
領域の少なくとも一部に、1[Ω・cm]以上、100
[Ω・cm]以下の抵抗率の前記導電層を有するととも
に、前記表層領域よりもさらに深い領域に、少なくとも
1[kΩ・cm]の抵抗率を有する。
According to a sixth aspect of the present invention, in the semiconductor device according to the fifth aspect, the substrate layer has at least one of a surface region within 10 μm from an interface with the insulating layer. 1 [Ω · cm] or more and 100
The conductive layer has a resistivity of [Ω · cm] or less, and has a resistivity of at least 1 [kΩ · cm] in a region deeper than the surface layer region.

【0022】具体的な製造方法としては、例えば、基板
層と、絶縁層と、回路素子が作り込まれる半導体層と、
を有する半導体基板の製造方法において、前記絶縁層と
の界面となる前記基板層の表面に、低抵抗層が形成され
るように不純物イオンを注入する。このとき、前記絶縁
層との界面となる前記基板層の表面のうち、前記半導体
層の高周波能動素子が作り込まれる部分の直下に、前記
不純物イオンを注入してもよい。
As a specific manufacturing method, for example, a substrate layer, an insulating layer, a semiconductor layer in which circuit elements are formed,
In the method for manufacturing a semiconductor substrate having the above, impurity ions are implanted into a surface of the substrate layer which is an interface with the insulating layer so that a low-resistance layer is formed. At this time, the impurity ions may be implanted immediately below a portion of the semiconductor layer where the high-frequency active element is to be formed, on the surface of the substrate layer which is an interface with the insulating layer.

【0023】なお、不純物イオンを注入するときは、基
板層に絶縁層を形成する前であっても、後であってもよ
い。絶縁層を形成した後である場合は、例えば、イオン
注入法により、不純物イオンを注入する。また、不純物
イオンを注入する方法としては、イオン注入法や拡散法
によるものが不純物イオンを効果的に注入するのに好適
である。
The impurity ions may be implanted before or after the insulating layer is formed on the substrate layer. After the formation of the insulating layer, impurity ions are implanted by, for example, an ion implantation method. As a method for implanting impurity ions, a method using an ion implantation method or a diffusion method is suitable for effectively implanting impurity ions.

【0024】さらに、本発明に係る請求項7記載の半導
体装置は、請求項5または6記載の半導体装置におい
て、前記集積回路の少なくとも一部分は、前記導電層と
電気的に接続されている。
According to a seventh aspect of the present invention, in the semiconductor device of the fifth or sixth aspect, at least a part of the integrated circuit is electrically connected to the conductive layer.

【0025】さらに、本発明に係る請求項8記載の半導
体装置は、請求項7記載の半導体装置において、前記絶
縁層を貫通するスルーホールを介して前記導電層に制御
電圧を印加するようになっている。
Further, according to an eighth aspect of the present invention, in the semiconductor device according to the seventh aspect, a control voltage is applied to the conductive layer via a through hole penetrating the insulating layer. ing.

【0026】さらに、本発明に係る請求項9記載の半導
体装置は、請求項5または6記載の半導体装置におい
て、前記基板層を載置した第1のリードフレームと、モ
ールド樹脂内で電気的に絶縁された第2のリードフレー
ムと、をボンディングワイヤで接続し、前記第2のリー
ドフレームを介して前記基板層に電圧を印加するように
なっている。
According to a ninth aspect of the present invention, in the semiconductor device according to the fifth or sixth aspect, the first lead frame on which the substrate layer is mounted is electrically connected to the first lead frame in a mold resin. The insulated second lead frame is connected with a bonding wire, and a voltage is applied to the substrate layer via the second lead frame.

【0027】さらに、本発明に係る請求項10記載の半
導体装置は、請求項6ないし9記載の半導体装置におい
て、前記表層領域のうち、前記半導体層の高周波能動素
子が作り込まれる部分の直下に、前記導電層を有する。
Further, according to a tenth aspect of the present invention, in the semiconductor device according to the sixth to ninth aspects, the semiconductor device according to any of the sixth to ninth aspects, is provided immediately below a portion of the semiconductor layer where a high-frequency active element is formed. And the conductive layer.

【0028】さらに、本発明に係る請求項11記載の半
導体装置は、請求項5ないし10記載の半導体装置にお
いて、前記基板層の電圧を制御することにより、前記集
積回路中での高周波信号の出力強度を制御するようにな
っている。
Further, according to an eleventh aspect of the present invention, in the semiconductor device according to the fifth to tenth aspects, the voltage of the substrate layer is controlled to output a high-frequency signal in the integrated circuit. The intensity is controlled.

【0029】さらに、本発明に係る請求項12記載の半
導体装置は、請求項5ないし11記載の半導体装置にお
いて、前記基板層の電圧を制御することにより、前記集
積回路中での高周波信号の漏洩量を制御するようになっ
ている。
Further, according to a twelfth aspect of the present invention, in the semiconductor device according to the fifth to eleventh aspects, by controlling the voltage of the substrate layer, a high frequency signal leaks in the integrated circuit. The amount is controlled.

【0030】さらに、本発明に係る請求項13記載の半
導体装置は、請求項5ないし12記載の半導体装置にお
いて、前記集積回路内で取り扱う信号の最大の周波数
が、少なくとも100[MHz]である。
Further, in the semiconductor device according to a thirteenth aspect of the present invention, in the semiconductor device according to the fifth to twelfth aspects, the maximum frequency of a signal handled in the integrated circuit is at least 100 [MHz].

【0031】[0031]

【発明の実施の形態】以下、本発明の実施の形態を図面
を参照しながら説明する。図1〜図7は、本発明に係る
半導体装置の断面図であり、図8は、基板層の表面から
の距離に対する抵抗率の変化を示す濃度プロファイルで
ある。
Embodiments of the present invention will be described below with reference to the drawings. 1 to 7 are cross-sectional views of a semiconductor device according to the present invention, and FIG. 8 is a concentration profile showing a change in resistivity with respect to a distance from a surface of a substrate layer.

【0032】本発明に係るSOI構造を有する半導体装
置1は、図7に示すように、n型シリコン(Si)から
なる基板層10上に、シリコン(Si)からなる半導体
層14を有する酸化シリコン(SiO2 )からなる絶縁
層12を接着して構成されている。さらに、基板層10
の電圧を制御する制御回路15を半導体層14に形成
し、絶縁層12を貫通するスルーホール13を介して基
板層10の電圧を制御するように構成されており、基板
層10の抵抗率は、図8に示すように、絶縁層12との
界面付近で20[Ω・cm]程度となっている。
As shown in FIG. 7, a semiconductor device 1 having an SOI structure according to the present invention has a silicon oxide having a semiconductor layer 14 made of silicon (Si) on a substrate layer 10 made of n-type silicon (Si). It is configured by bonding an insulating layer 12 made of (SiO 2 ). Further, the substrate layer 10
Is formed in the semiconductor layer 14 to control the voltage of the substrate layer 10 through the through hole 13 penetrating the insulating layer 12, and the resistivity of the substrate layer 10 is As shown in FIG. 8, it is about 20 [Ω · cm] near the interface with the insulating layer 12.

【0033】その製造方法については、まず、図1に示
すように、1[kΩ・cm]以上の抵抗率を有するn型
シリコンを基板層10として用い、図2(a)に示すよ
うに、絶縁層12との界面となる基板層10の表面に、
あらかじめ適当な不純物イオンを注入する。具体的に
は、イオン注入法により、n型の不純物としてリン
(P)を、加速電圧50[keV]で表面の不純物濃度
が2×1014[cm-3]となるように、基板層10の表
面全体に均一に注入する。この結果、基板層10の界面
付近の抵抗率は、図9に示す抵抗率と不純物イオンの濃
度との関係を示す図から、20[Ω・cm]程度とな
る。
First, as shown in FIG. 1, n-type silicon having a resistivity of 1 [kΩ · cm] or more is used as a substrate layer 10 as shown in FIG. 1, and as shown in FIG. On the surface of the substrate layer 10 at the interface with the insulating layer 12,
An appropriate impurity ion is implanted in advance. Specifically, phosphorus (P) is used as an n-type impurity by ion implantation so that the impurity concentration on the surface becomes 2 × 10 14 [cm −3 ] at an acceleration voltage of 50 [keV]. Uniformly over the entire surface. As a result, the resistivity near the interface of the substrate layer 10 is about 20 [Ω · cm] from the diagram showing the relationship between the resistivity and the impurity ion concentration shown in FIG.

【0034】次いで、基板層10上に貼り合わせるため
の絶縁層12を形成する。具体的には、図3に示すよう
に、酸化雰囲気中において、半導体層14の表面を加熱
して絶縁層12としての酸化膜を形成する。なお、絶縁
層12の厚さは、0.1[μm]〜5[μm]が適当で
あるが、半導体層14に高周波回路を形成する場合は、
高周波信号の損失を低減するために、1[μm]〜2
[μm]が好ましい。
Next, an insulating layer 12 for bonding is formed on the substrate layer 10. Specifically, as shown in FIG. 3, the surface of the semiconductor layer 14 is heated in an oxidizing atmosphere to form an oxide film as the insulating layer 12. The thickness of the insulating layer 12 is appropriately 0.1 [μm] to 5 [μm], but when a high-frequency circuit is formed on the semiconductor layer 14,
In order to reduce the loss of the high-frequency signal, 1 [μm] to 2
[Μm] is preferred.

【0035】次いで、図4(a)に示すように、貼り合
わせ法により、半導体層14上に形成した絶縁層12を
基板層10上に貼り合わせる。この貼り合わせ工程にお
いては、絶縁層12と基板層10との界面の接着強度を
増すために、1180[℃]で熱処理を行うが、このと
き、基板層10の表面に注入した不純物イオンが活性化
することにより、表面付近にキャリアが偏在し、基板層
10の抵抗率は、図4(b)に示すように、界面付近で
低下する。
Next, as shown in FIG. 4A, the insulating layer 12 formed on the semiconductor layer 14 is bonded on the substrate layer 10 by a bonding method. In this bonding step, heat treatment is performed at 1180 ° C. in order to increase the adhesive strength at the interface between the insulating layer 12 and the substrate layer 10. At this time, impurity ions implanted into the surface of the substrate layer 10 are activated. As a result, carriers are unevenly distributed near the surface, and the resistivity of the substrate layer 10 decreases near the interface as shown in FIG. 4B.

【0036】次いで、図5に示すように、薄膜化処理に
より、半導体層14を0.1[μm]の厚さにする。具
体的には、まず、機械研削および機械化学研磨により、
半導体層14の厚さを1.0[μm]〜5.0[μm]
程度にし、次いで、プラズマエッチング法により、0.
1[μm]にする。なお、半導体層14の厚さは、SO
I基板の特性を活かすために、0.1[μm]〜2[μ
m]が好ましい。
Next, as shown in FIG. 5, the thickness of the semiconductor layer 14 is reduced to 0.1 [μm] by a thinning process. Specifically, first, by mechanical grinding and mechanical chemical polishing,
The thickness of the semiconductor layer 14 is set to 1.0 [μm] to 5.0 [μm].
, And then set to 0.
1 [μm]. Note that the thickness of the semiconductor layer 14 is SO
In order to take advantage of the characteristics of the I substrate, 0.1 [μm] to 2 [μm]
m] is preferred.

【0037】次いで、図6に示すように、絶縁層12お
よび半導体層14にスルーホール13を形成し、スルー
ホール13に配線材料等の導体を埋め込んで導通状態と
する。次いで、図7に示すように、半導体層14に高周
波回路を形成する。この高周波回路には、基板層10の
電圧を制御する制御回路15が含まれている。なお、こ
のとき、制御回路15からの制御電圧が基板層10に印
加されるように、制御回路15とスルーホール13とを
接続する。
Next, as shown in FIG. 6, a through hole 13 is formed in the insulating layer 12 and the semiconductor layer 14, and a conductor such as a wiring material is buried in the through hole 13 to make a conductive state. Next, as shown in FIG. 7, a high-frequency circuit is formed in the semiconductor layer 14. This high-frequency circuit includes a control circuit 15 for controlling the voltage of the substrate layer 10. At this time, the control circuit 15 and the through hole 13 are connected so that the control voltage from the control circuit 15 is applied to the substrate layer 10.

【0038】次に、このように製造された半導体装置1
に、高周波集積回路を形成した場合について、ゲイン調
整器の有無を比較して実施例を説明する。図10は、高
周波信号を用いた出力強度制御回路の構成を示す図であ
る。
Next, the semiconductor device 1 manufactured as described above will be described.
Next, an embodiment will be described by comparing the presence or absence of a gain adjuster when a high-frequency integrated circuit is formed. FIG. 10 is a diagram illustrating a configuration of an output intensity control circuit using a high-frequency signal.

【0039】本発明の実施例としての出力強度制御回路
は、図10(a)に示すように、高周波信号を入力して
所定の増幅率でこれを増幅して出力する増幅器100の
みで構成されている。一方、従来通常行われる方式とし
てのゲイン調整器を有する出力強度制御回路は、図3
(b)に示すように、高周波信号を入力するゲイン調整
器110と、ゲイン調整器110からの出力信号を入力
する増幅器100と、で構成されている。
As shown in FIG. 10A, the output intensity control circuit according to the embodiment of the present invention comprises only an amplifier 100 which receives a high frequency signal, amplifies the signal at a predetermined amplification factor, and outputs the amplified signal. ing. On the other hand, an output intensity control circuit having a gain adjuster as a method usually performed conventionally is shown in FIG.
As shown in FIG. 2B, the control circuit includes a gain adjuster 110 for inputting a high-frequency signal and an amplifier 100 for inputting an output signal from the gain adjuster 110.

【0040】まず、本発明の実施例としての出力強度制
御回路を、半導体装置1として形成し、高周波信号とし
て、周波数1[GHz]、強度−10[dBm]の信号
を用いてその特性を測定してみたところ、図11に示す
ように、制御回路15により基板層10の電圧を−3
[V]から3[V]まで変化させるに伴って、出力信号
の強度を、−21[dBm]から11[dBm]に至る
ダイナミックレンジ32[dB]の範囲で変化させるこ
とができた。このとき、増幅器100では、21[m
A]の電流を消費した。
First, an output intensity control circuit according to an embodiment of the present invention is formed as a semiconductor device 1, and its characteristics are measured using a signal having a frequency of 1 [GHz] and an intensity of -10 [dBm] as a high-frequency signal. As a result, as shown in FIG. 11, the voltage of the substrate layer 10 was
With the change from [V] to 3 [V], the intensity of the output signal could be changed within a dynamic range of 32 [dB] from -21 [dBm] to 11 [dBm]. At this time, in the amplifier 100, 21 [m
A].

【0041】これに対して、従来通常行われる方式とし
ての出力強度制御回路を、半導体装置1として形成し、
同様に高周波信号として、周波数1[GHz]、強度−
10[dBm]の信号を用いてその特性を測定してみた
ところ、図12に示すように、ゲイン調整器110の制
御電圧を0.5[V]から2[V]まで変化させるに伴
って、出力信号の強度を、−34[dBm]から−4
[dBm]に至るダイナミックレンジ30[dB]の範
囲で変化させることができた。このとき、増幅器100
では、21[mA]の電流を消費し、ゲイン調整器11
0では、9[mA]の電流を消費した。
On the other hand, an output intensity control circuit, which is conventionally used as a normal method, is formed as the semiconductor device 1, and
Similarly, as a high frequency signal, a frequency of 1 GHz and an intensity of
When the characteristic was measured using a signal of 10 [dBm], as shown in FIG. 12, the control voltage of the gain adjuster 110 was changed from 0.5 [V] to 2 [V] as shown in FIG. , The intensity of the output signal is changed from −34 [dBm] to −4.
The dynamic range could be changed within a dynamic range of 30 [dB] up to [dBm]. At this time, the amplifier 100
In this case, a current of 21 [mA] is consumed, and the gain adjuster 11
At 0, a current of 9 [mA] was consumed.

【0042】したがって、基板層10の電圧を変化させ
る出力強度制御回路のほうが、ゲイン調整器110の制
御電圧を変化させる出力強度制御回路に比べて、消費電
流を9[mA]も低減することができるとともに、ダイ
ナミックレンジも幅広い範囲でとることができる。
Therefore, the output current control circuit that changes the voltage of the substrate layer 10 can reduce the current consumption by 9 mA compared to the output intensity control circuit that changes the control voltage of the gain adjuster 110. As well as being able to take a wide range of dynamic range.

【0043】このようにして、ゲイン調整器110を用
いずに増幅器100のみで出力強度制御回路を構成し、
制御回路15により、基板層10の界面付近に形成した
低抵抗層(導電層)を介して基板層10の電圧を制御す
ることによって、出力強度制御回路における高周波信号
の出力強度を制御するようにしたから、電流の消費量を
低減することができる。
As described above, the output intensity control circuit is constituted only by the amplifier 100 without using the gain adjuster 110,
By controlling the voltage of the substrate layer 10 via the low resistance layer (conductive layer) formed near the interface of the substrate layer 10 by the control circuit 15, the output intensity of the high-frequency signal in the output intensity control circuit is controlled. Therefore, the current consumption can be reduced.

【0044】特に、基板層10は、絶縁層12との界面
から10[μm]以内の表層領域に、1[Ω・cm]以
上、100[Ω・cm]以下の抵抗率の導電層を有する
とともに、表層領域よりもさらに深い領域に、少なくと
も1[kΩ・cm]の抵抗率を有しているから、半導体
層14に高周波能動素子を形成したときは、高周波能動
素子中での信号の漏洩量を低減することができるととも
に、電流の消費量を低減することができる。
In particular, the substrate layer 10 has a conductive layer having a resistivity of 1 [Ω · cm] or more and 100 [Ω · cm] or less in a surface layer within 10 [μm] from the interface with the insulating layer 12. At the same time, a region deeper than the surface region has a resistivity of at least 1 [kΩ · cm]. Therefore, when a high-frequency active element is formed in the semiconductor layer 14, signal leakage in the high-frequency active element The amount can be reduced, and the current consumption can be reduced.

【0045】また、ガリウム砒素を用いたものに比し
て、安定した製造プロセスの確立が容易であり、したが
って半導体装置1を安価に製造することができる。ま
た、基板層10は、シリコンからなり、絶縁層12は、
酸化シリコンからなり、半導体層14は、シリコンから
なっているので、製造コストを比較的安価にすることが
できるとともに、通常のシリコンプロセスで加工するこ
とができるので、従来の設備を流用することができる。
Further, a stable manufacturing process can be easily established as compared with the case using gallium arsenide, and therefore, the semiconductor device 1 can be manufactured at low cost. The substrate layer 10 is made of silicon, and the insulating layer 12 is
Since the semiconductor layer 14 is made of silicon oxide and the semiconductor layer 14 is made of silicon, the manufacturing cost can be made relatively inexpensive, and the semiconductor layer 14 can be processed by a normal silicon process. it can.

【0046】さらに、絶縁層12の厚さを、1[μm]
以上、2[μm]以下にしたから、高周波回路中での高
周波信号の漏洩量をさらに低減することができる。さら
に、基板層10は、n型シリコンからなっているので、
絶縁層12との界面となる基板層10の表面付近にn型
のキャリアを多く偏在させることができ、リンを注入し
たときは、基板層10の表面付近をさらに低抵抗にする
ことができる。
Further, the thickness of the insulating layer 12 is set to 1 [μm].
As described above, the leakage amount of the high-frequency signal in the high-frequency circuit can be further reduced because the thickness is set to 2 [μm] or less. Further, since the substrate layer 10 is made of n-type silicon,
Many n-type carriers can be unevenly distributed near the surface of the substrate layer 10 which is an interface with the insulating layer 12, and when phosphorus is implanted, the resistance near the surface of the substrate layer 10 can be further reduced.

【0047】一方、基板層10上に絶縁層12を形成す
る前に、絶縁層12との界面となる基板層10の表面に
リンを注入したから、絶縁層12との界面となる基板層
10の表面付近に低抵抗層が形成されるので、半導体層
14に高周波能動素子を形成したときは、基板層10の
電圧を制御することによって、ゲイン調整器110が不
必要なため電流を消費することなく、高周波出力強度の
制御ができるとともに、信号の漏洩量も低減することが
できる。
On the other hand, before the insulating layer 12 is formed on the substrate layer 10, phosphorus is implanted into the surface of the substrate layer 10 at the interface with the insulating layer 12. Since a low resistance layer is formed near the surface of the semiconductor layer 14, when a high-frequency active element is formed in the semiconductor layer 14, by controlling the voltage of the substrate layer 10, the gain adjuster 110 is unnecessary and thus consumes current. Without controlling the high-frequency output intensity, the amount of signal leakage can be reduced.

【0048】また、イオン注入法により、絶縁層12と
の界面となる基板層10の表面にリンを注入したから、
効果的にリンを注入することができる。なお、上記実施
の形態においては、基板層10として、n型シリコンを
用いたが、これに限らず、p型シリコンを用いてもよ
く、また例えば、ゲルマニウム(Ge)やシリコンゲル
マニウム(SiGe)を用いてもよい。
Since phosphorus was implanted into the surface of the substrate layer 10 at the interface with the insulating layer 12 by ion implantation,
Phosphorus can be effectively injected. In the above embodiment, n-type silicon is used as the substrate layer 10. However, the present invention is not limited to this, and p-type silicon may be used. For example, germanium (Ge) or silicon germanium (SiGe) may be used. May be used.

【0049】また、上記実施の形態においては、絶縁層
12として、酸化シリコンを用いたが、これに限らず、
基板層10上に平坦な膜を形成することが可能なもので
あれば、例えば、酸化アルミやサファイヤを用いてもよ
い。
In the above embodiment, silicon oxide is used as the insulating layer 12, but is not limited to this.
As long as a flat film can be formed on the substrate layer 10, for example, aluminum oxide or sapphire may be used.

【0050】さらに、上記実施の形態においては、半導
体層14として、シリコンを用いたが、これに限らず、
シリコンに何らかの不純物イオンを注入したものや、シ
リコンとその他の半導体材料との混晶(例えば、シリコ
ンゲルマニウム)を用いてもよい。
Further, in the above embodiment, silicon is used as the semiconductor layer 14, but the present invention is not limited to this.
A material obtained by implanting some impurity ions into silicon or a mixed crystal of silicon and another semiconductor material (for example, silicon germanium) may be used.

【0051】さらに、上記実施の形態においては、イオ
ン注入法により、絶縁層12との界面となる基板層10
の表面にリンを注入したが、これに限らず、拡散法によ
り、リンを注入してもよい。このような方法であれば、
イオン注入法と同様、効果的にリンを注入することがで
きる。
Further, in the above embodiment, the substrate layer 10 serving as the interface with the insulating layer 12 is formed by ion implantation.
Although phosphorus was injected into the surface of the substrate, the present invention is not limited to this, and phosphorus may be injected by a diffusion method. With this method,
As with the ion implantation method, phosphorus can be implanted effectively.

【0052】さらに、上記実施の形態においては、絶縁
層12を形成する前に、絶縁層12との界面となる基板
層10の表面にリンを注入したが、これに限らず、絶縁
層12を形成した後に、絶縁層12との界面となる基板
層10の表面にリンを注入してもよい。この場合は、注
入するリンが絶縁層12を貫通して基板層10の表面に
到達するように、加速電圧を調整する。
Further, in the above embodiment, before the insulating layer 12 is formed, phosphorus is implanted into the surface of the substrate layer 10 at the interface with the insulating layer 12, but the invention is not limited to this. After the formation, phosphorus may be implanted into the surface of the substrate layer 10 at the interface with the insulating layer 12. In this case, the accelerating voltage is adjusted so that the phosphorus to be implanted penetrates through the insulating layer 12 and reaches the surface of the substrate layer 10.

【0053】さらに、上記実施の形態においては、半導
体層14上に絶縁層12を形成する方法として、酸化性
雰囲気中において、半導体層14の表面を加熱したが、
これに限らず、通常の酸化膜形成方法を用いればよく、
例えば、イオン注入法により、酸素イオンを注入しても
よい。
Further, in the above embodiment, as a method of forming the insulating layer 12 on the semiconductor layer 14, the surface of the semiconductor layer 14 is heated in an oxidizing atmosphere.
The method is not limited to this, and a normal oxide film forming method may be used.
For example, oxygen ions may be implanted by an ion implantation method.

【0054】さらに、上記実施の形態においては、制御
回路15を半導体層14に形成し、制御回路15によ
り、スルーホール13を介して基板層10に電圧を印加
するように構成したが、これに限らず、図13に示すよ
うに、基板層10を載置したリードフレーム200と、
モールド樹脂220内で電気的に絶縁されたリードフレ
ーム210と、をボンディングワイヤ230で接続し、
リードフレーム210を介して基板層10に電圧を印加
するように構成してもよい。
Further, in the above embodiment, the control circuit 15 is formed on the semiconductor layer 14 and the control circuit 15 applies a voltage to the substrate layer 10 through the through hole 13. Without limitation, as shown in FIG. 13, a lead frame 200 on which the substrate layer 10 is mounted,
The lead frame 210 electrically insulated in the mold resin 220 is connected with the bonding wire 230,
A configuration may be adopted in which a voltage is applied to the substrate layer 10 via the lead frame 210.

【0055】さらに、上記実施の形態においては、絶縁
層12との界面となる基板層10の表面全体に均一にリ
ンを注入したが、これに限らず、図6に示すように、絶
縁層12との界面となる基板層10の表面のうち、半導
体層14の高周波能動素子が作り込まれる部分の直下に
のみ、リンを注入してもよい。
Further, in the above-described embodiment, phosphorus is uniformly implanted into the entire surface of the substrate layer 10 which is an interface with the insulating layer 12, but is not limited to this, and as shown in FIG. Phosphorus may be implanted only on the surface of the substrate layer 10 at the interface with the semiconductor layer 14 directly below the portion of the semiconductor layer 14 where the high-frequency active element is formed.

【0056】[0056]

【発明の効果】以上説明したように、本発明に係る半導
体基板によれば、半導体層に高周波能動素子を形成した
ときは、高周波能動素子中での信号の漏洩量を低減する
ことができるとともに、電流の消費量を低減することが
でき、しかも安価に製造することができるという効果が
得られる。
As described above, according to the semiconductor substrate of the present invention, when a high-frequency active element is formed on a semiconductor layer, the amount of signal leakage in the high-frequency active element can be reduced. In addition, it is possible to reduce the amount of current consumption and to manufacture the device at low cost.

【0057】また、本発明に係る請求項3記載の半導体
基板によれば、製造コストを比較的安価にすることがで
きるとともに、通常のシリコンプロセスで加工すること
ができるので、従来の設備を流用することができるとい
う効果も得られる。
According to the semiconductor substrate according to the third aspect of the present invention, the manufacturing cost can be made relatively inexpensive, and the semiconductor substrate can be processed by a normal silicon process. The effect of being able to do so is also obtained.

【0058】一方、本発明に係る半導体装置によれば、
集積回路中での信号の漏洩量を低減することができると
ともに、電流の消費量を低減することができ、しかも安
価に製造することができるという効果が得られる。
On the other hand, according to the semiconductor device of the present invention,
It is possible to reduce the amount of signal leakage in the integrated circuit, reduce the amount of current consumption, and manufacture the device at low cost.

【図面の簡単な説明】[Brief description of the drawings]

【図1】半導体装置1の製造方法を説明するための半導
体装置1の断面図である。
FIG. 1 is a cross-sectional view of a semiconductor device 1 for explaining a method of manufacturing the semiconductor device 1.

【図2】半導体装置1の製造方法を説明するための半導
体装置1の断面図である。
FIG. 2 is a sectional view of the semiconductor device 1 for explaining a method of manufacturing the semiconductor device 1;

【図3】半導体装置1の製造方法を説明するための半導
体装置1の断面図である。
FIG. 3 is a sectional view of the semiconductor device 1 for explaining a method of manufacturing the semiconductor device 1;

【図4】半導体装置1の製造方法を説明するための半導
体装置1の断面図である。
FIG. 4 is a cross-sectional view of the semiconductor device 1 for describing a method of manufacturing the semiconductor device 1.

【図5】半導体装置1の製造方法を説明するための半導
体装置1の断面図である。
FIG. 5 is a sectional view of the semiconductor device 1 for explaining a method of manufacturing the semiconductor device 1;

【図6】半導体装置1の製造方法を説明するための半導
体装置1の断面図である。
FIG. 6 is a cross-sectional view of the semiconductor device 1 for illustrating a method of manufacturing the semiconductor device 1.

【図7】半導体装置1の製造方法を説明するための半導
体装置1の断面図である。
FIG. 7 is a cross-sectional view of the semiconductor device 1 for illustrating a method of manufacturing the semiconductor device 1.

【図8】絶縁層との界面となる基板層の表面からの距離
に対する抵抗率の変化を示す濃度プロファイルである。
FIG. 8 is a concentration profile showing a change in resistivity with respect to a distance from a surface of a substrate layer serving as an interface with an insulating layer.

【図9】抵抗率と不純物イオンの濃度との関係を示す図
である。
FIG. 9 is a diagram showing a relationship between resistivity and impurity ion concentration.

【図10】高周波信号を用いた出力強度制御回路の構成
を示す図である。
FIG. 10 is a diagram showing a configuration of an output intensity control circuit using a high-frequency signal.

【図11】本発明の実施例としての出力強度制御回路の
特性を示す図である。
FIG. 11 is a diagram illustrating characteristics of an output intensity control circuit as an example of the present invention.

【図12】従来の方式としての出力強度制御回路の特性
を示す図である。
FIG. 12 is a diagram showing characteristics of an output intensity control circuit as a conventional method.

【図13】他の実施の形態の構成を示す図である。FIG. 13 is a diagram showing a configuration of another embodiment.

【図14】選択的にリンを注入する場合を説明するため
の図である。
FIG. 14 is a diagram for explaining a case where phosphorus is selectively injected.

【符号の説明】[Explanation of symbols]

1 半導体装置 10 基板層 12 絶縁層 13 スルーホール 14 半導体層 15 制御回路 100 増幅器 110 ゲイン調整器 200,210 リードフレーム 220 モールド樹脂 230 ボンディングワイヤ Reference Signs List 1 semiconductor device 10 substrate layer 12 insulating layer 13 through hole 14 semiconductor layer 15 control circuit 100 amplifier 110 gain adjuster 200, 210 lead frame 220 molding resin 230 bonding wire

Claims (13)

【特許請求の範囲】[Claims] 【請求項1】 基板層と、前記基板層上に形成された絶
縁層と、さらに前記絶縁層上に形成され且つ回路素子が
作り込まれる半導体層と、を有する半導体基板におい
て、 前記基板層と前記絶縁層との界面の基板層側に導電層を
有することを特徴とする半導体基板。
1. A semiconductor substrate, comprising: a substrate layer; an insulating layer formed on the substrate layer; and a semiconductor layer formed on the insulating layer and in which a circuit element is formed. A semiconductor substrate having a conductive layer on a substrate layer side at an interface with the insulating layer.
【請求項2】 前記基板層は、前記絶縁層との界面から
10[μm]以内の表層領域の少なくとも一部に、1
[Ω・cm]以上、100[Ω・cm]以下の抵抗率の
前記導電層を有するとともに、前記表層領域よりもさら
に深い領域に、少なくとも1[kΩ・cm]の抵抗率を
有することを特徴とする請求項1記載の半導体基板。
2. The method according to claim 1, wherein the substrate layer includes at least a part of a surface layer within 10 μm from an interface with the insulating layer.
The conductive layer has a resistivity of [Ω · cm] or more and 100 [Ω · cm] or less, and has a resistivity of at least 1 [kΩ · cm] in a region deeper than the surface layer region. The semiconductor substrate according to claim 1, wherein
【請求項3】 前記基板層は、シリコンからなり、前記
絶縁層は、酸化シリコンからなり、前記半導体層は、シ
リコンからなることを特徴とする請求項1又は2記載の
半導体基板。
3. The semiconductor substrate according to claim 1, wherein said substrate layer is made of silicon, said insulating layer is made of silicon oxide, and said semiconductor layer is made of silicon.
【請求項4】 前記基板層は、n型シリコンからなるこ
とを特徴とする請求項1、2、又は3記載の半導体基
板。
4. The semiconductor substrate according to claim 1, wherein said substrate layer is made of n-type silicon.
【請求項5】 基板層と、前記基板層上に形成された絶
縁層と、さらに前記絶縁層上に形成され且つ回路素子が
作り込まれる半導体層と、を有し、前記半導体層に集積
回路が形成された半導体装置において、 前記基板層と前記絶縁層との界面の基板層側に導電層を
有することを特徴とする半導体装置。
5. An integrated circuit comprising: a substrate layer; an insulating layer formed on the substrate layer; and a semiconductor layer formed on the insulating layer and in which circuit elements are formed. Wherein a conductive layer is provided on a substrate layer side of an interface between the substrate layer and the insulating layer.
【請求項6】 前記基板層は、前記絶縁層との界面から
10[μm]以内の表層領域の少なくとも一部に、1
[Ω・cm]以上、100[Ω・cm]以下の抵抗率の
前記導電層を有するとともに、前記表層領域よりもさら
に深い領域に、少なくとも1[kΩ・cm]の抵抗率を
有することを特徴とする請求項5記載の半導体装置。
6. The semiconductor device according to claim 1, wherein the substrate layer has at least a part of a surface layer region within 10 μm from an interface with the insulating layer.
The conductive layer has a resistivity of [Ω · cm] or more and 100 [Ω · cm] or less, and has a resistivity of at least 1 [kΩ · cm] in a region deeper than the surface layer region. 6. The semiconductor device according to claim 5, wherein
【請求項7】 前記集積回路の少なくとも一部分は、前
記導電層と電気的に接続されていることを特徴とする請
求項5又は6記載の半導体装置。
7. The semiconductor device according to claim 5, wherein at least a part of the integrated circuit is electrically connected to the conductive layer.
【請求項8】 前記絶縁層を貫通するスルーホールを介
して前記導電層に制御電圧を印加するようになっている
ことを特徴とする請求項7記載の半導体装置。
8. The semiconductor device according to claim 7, wherein a control voltage is applied to said conductive layer via a through hole penetrating through said insulating layer.
【請求項9】 前記基板層を載置した第1のリードフレ
ームと、モールド樹脂内で電気的に絶縁された第2のリ
ードフレームと、をボンディングワイヤで接続し、前記
第2のリードフレームを介して前記基板層に電圧を印加
するようになっていることを特徴とする請求項5又は6
記載の半導体装置。
9. A first lead frame on which the substrate layer is mounted and a second lead frame electrically insulated in a mold resin are connected by bonding wires, and the second lead frame is connected to the first lead frame. 7. A voltage is applied to the substrate layer through the substrate.
13. The semiconductor device according to claim 1.
【請求項10】 前記表層領域のうち、前記半導体層の
高周波能動素子が作り込まれる部分の直下に、前記導電
層を有することを特徴とする請求項6乃至9記載の半導
体装置。
10. The semiconductor device according to claim 6, wherein the conductive layer is provided immediately below a portion of the semiconductor layer in which the high-frequency active element is formed in the surface layer region.
【請求項11】 前記基板層の電圧を制御することによ
り、前記集積回路中での高周波信号の出力強度を制御す
るようになっていることを特徴とする請求項5乃至10
記載の半導体装置。
11. The apparatus according to claim 5, wherein an output intensity of a high-frequency signal in said integrated circuit is controlled by controlling a voltage of said substrate layer.
13. The semiconductor device according to claim 1.
【請求項12】 前記基板層の電圧を制御することによ
り、前記集積回路中での高周波信号の漏洩量を制御する
ようになっていることを特徴とする請求項5乃至11記
載の半導体装置。
12. The semiconductor device according to claim 5, wherein a leakage amount of a high-frequency signal in the integrated circuit is controlled by controlling a voltage of the substrate layer.
【請求項13】 前記集積回路内で取り扱う信号の最大
の周波数が、少なくとも100[MHz]であることを
特徴とする請求項5乃至12記載の半導体装置。
13. The semiconductor device according to claim 5, wherein a maximum frequency of a signal handled in the integrated circuit is at least 100 [MHz].
JP7234998A 1998-03-20 1998-03-20 Semiconductor substrate and semiconductor device Withdrawn JPH11274020A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7234998A JPH11274020A (en) 1998-03-20 1998-03-20 Semiconductor substrate and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7234998A JPH11274020A (en) 1998-03-20 1998-03-20 Semiconductor substrate and semiconductor device

Publications (1)

Publication Number Publication Date
JPH11274020A true JPH11274020A (en) 1999-10-08

Family

ID=13486752

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7234998A Withdrawn JPH11274020A (en) 1998-03-20 1998-03-20 Semiconductor substrate and semiconductor device

Country Status (1)

Country Link
JP (1) JPH11274020A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011009750A (en) * 2009-06-26 2011-01-13 Taiwan Semiconductor Manufacturing Co Ltd Method for forming integrated circuit structure

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011009750A (en) * 2009-06-26 2011-01-13 Taiwan Semiconductor Manufacturing Co Ltd Method for forming integrated circuit structure

Similar Documents

Publication Publication Date Title
JP3447927B2 (en) Semiconductor device and manufacturing method thereof
JP3492372B2 (en) Semiconductor device and method of manufacturing silicon-on-sapphire wafer having intrinsic silicon layer on sapphire substrate
JP5057804B2 (en) Semiconductor device
US6265248B1 (en) Method for producing semiconductor-on-insulator structure with reduced parasitic capacitance
US7968384B2 (en) Stacked transistors and process
CN106257641B (en) High resistivity semiconductor-on-insulator substrate and its manufacturing method and semiconductor devices
JPH07202051A (en) Gate-controlled lateral bipolar junction transistor and manufacturing method thereof
JP2001502846A (en) Semiconductor element for high voltage
KR100265350B1 (en) Method for fabricating semiconductor device on silicon on insulator substrate
JP2000252470A (en) Semiconductor device and manufacturing method thereof
CN103390593B (en) A kind of Semiconductor substrate and manufacture method thereof
TW200945550A (en) Semiconductor device and method for manufacturing semiconductor devicedispositif a semi-conducteurrs et procede de fabrication d'un dispositif a semi-conducteurs
JPS6042626B2 (en) Manufacturing method of semiconductor device
JP3582890B2 (en) Semiconductor device
JP2001521677A (en) Controllable semiconductor structures with improved circuit characteristics
JPH09148587A (en) Semiconductor device
CN114497078A (en) Front-end integrated circuit incorporating silicon-on-insulator technology
US6861678B2 (en) Double diffused vertical JFET
JPH11274020A (en) Semiconductor substrate and semiconductor device
US20230245922A1 (en) Methods for simultaneous generation of a trap-rich layer and a box layer
JP2006324415A (en) Semiconductor wafer, semiconductor device, and method of manufacturing semiconductor device
US6909125B2 (en) Implant-controlled-channel vertical JFET
JP4089797B2 (en) Semiconductor substrate, method for manufacturing the same, and semiconductor device
US20180061763A1 (en) Device performance improvement using backside metallization in a layer transfer process
JPH11121757A (en) Semiconductor device and manufacturing method thereof

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20050607