JPH112792A - Liquid crystal display - Google Patents
Liquid crystal displayInfo
- Publication number
- JPH112792A JPH112792A JP9154192A JP15419297A JPH112792A JP H112792 A JPH112792 A JP H112792A JP 9154192 A JP9154192 A JP 9154192A JP 15419297 A JP15419297 A JP 15419297A JP H112792 A JPH112792 A JP H112792A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- pattern
- liquid crystal
- crystal display
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】
【課題】 液晶表示装置において、信号電圧印加素子の
LSIがその構造上有する内部電源ライン抵抗による電
圧降下がもたらす出力電圧の不均一が原因となり、画素
ブロック毎に現れる輝度ムラを解消することを目的とす
る。
【解決手段】 ブロック内の信号電極12の数を2N(N
は正の整数)、LSI素子内の2N個の出力チャンネル
に渡る電源ライン内部抵抗をRaとして、信号電極群引
出部13の隣り合う電極パターンの抵抗値の2次差分が、
Ra/(2N−1)に等しくすることにより、LSI素
子の出力電圧不均一を信号電極12の入力端にてキャンセ
ルできる信号電極引出部13の抵抗値を得る。この構成に
より、信号電極12の入力端での信号電圧を均一にでき、
表示領域の分割ブロックごとに現れる輝度ムラを無く
し、均一な液晶表示装置を得ることができる。
(57) Abstract: In a liquid crystal display device, an uneven output voltage caused by a voltage drop caused by an internal power supply line resistance of an LSI of a signal voltage applying element due to its structure causes luminance unevenness to appear in each pixel block. The purpose is to eliminate. SOLUTION: The number of signal electrodes 12 in a block is 2N (N
Is a positive integer), and Ra is the internal resistance of the power supply line over 2N output channels in the LSI element.
By making it equal to Ra / (2N-1), the resistance value of the signal electrode lead-out portion 13 that can cancel the uneven output voltage of the LSI element at the input end of the signal electrode 12 is obtained. With this configuration, the signal voltage at the input terminal of the signal electrode 12 can be made uniform,
Luminance unevenness that appears for each divided block of the display area can be eliminated, and a uniform liquid crystal display device can be obtained.
Description
【0001】[0001]
【発明の属する技術分野】本発明は単純マトリクス型液
晶パネルを表示素子とした液晶表示装置に関する。The present invention relates to a liquid crystal display device using a simple matrix type liquid crystal panel as a display element.
【0002】[0002]
【従来の技術】単純マトリクス型液晶パネルを表示素子
とした液晶表示装置の構成を図13に示す。2. Description of the Related Art FIG. 13 shows a configuration of a liquid crystal display device using a simple matrix type liquid crystal panel as a display element.
【0003】図13において、1および2は一対のガラス
基板であり、第1のガラス基板1に縦方向帯状の信号電
極が形成され、第2のガラス基板2に横方向帯状の走査
電極が形成されている。また、これら基板1,2におい
て、3は有効表示領域を、4は周辺BM(Black Matri
x)部、シール部、電極引出部の領域を示す。In FIG. 13, reference numerals 1 and 2 denote a pair of glass substrates. A first glass substrate 1 is formed with a vertical band-shaped signal electrode, and a second glass substrate 2 is formed with a horizontal band-shaped scanning electrode. Have been. In these substrates 1 and 2, reference numeral 3 denotes an effective display area, and reference numeral 4 denotes a peripheral BM (black matrix).
The x) area, seal area, and electrode extraction area are shown.
【0004】単純マトリクス型液晶表示装置の場合は、
信号電圧印加手段として、半導体シリコン基板によるL
SI素子7が、TCP(Tape Carrier Package)6の
上にマウントされ、そのTCP6は、その出力端子側が
第1のガラス基板1の上の信号電極に、その入力側が電
圧およびデータ信号などを供給する多層プリント配線基
板5に、それぞれ接続されている。In the case of a simple matrix type liquid crystal display device,
As a signal voltage applying means, L using a semiconductor silicon substrate
An SI element 7 is mounted on a TCP (Tape Carrier Package) 6, the output terminal of which supplies a signal electrode on the first glass substrate 1, and the input side of which supplies a voltage and a data signal. Each is connected to the multilayer printed wiring board 5.
【0005】走査電圧印加手段としても同様に、LSI
素子9がTCP10上にマウントされ、そのTCP10は、
その出力端子側が第2のガラス基板2の上の走査電極
に、その入力側が電圧及び各種制御信号などを供給する
多層プリント配線基板8に、それぞれ接続されている。Similarly, as a scanning voltage applying means, an LSI
The element 9 is mounted on the TCP 10, and the TCP 10
The output terminal side is connected to a scanning electrode on the second glass substrate 2, and the input side is connected to a multilayer printed wiring board 8 for supplying a voltage and various control signals.
【0006】信号電極の引出部は、図10,図15に示すよ
うに、半導体シリコン基板によるLSI素子7の出力チ
ャンネル数に合わせてブロック化され、TCP6出力パ
ッドのピッチ寸法にまで収束する形状の電極パターンが
形成される。図10,図15において、11がTCP6との接
続パッド、12が画素用信号電極、13が引出部電極パター
ンである。走査電極の引出部も同様の形態、形状として
いる。As shown in FIGS. 10 and 15, the lead-out portion of the signal electrode is formed into a block in accordance with the number of output channels of the LSI element 7 made of a semiconductor silicon substrate, and has a shape converging to the pitch dimension of the TCP 6 output pad. An electrode pattern is formed. 10 and 15, reference numeral 11 denotes a connection pad with the TCP 6, reference numeral 12 denotes a pixel signal electrode, and reference numeral 13 denotes an extraction portion electrode pattern. The lead portion of the scanning electrode has the same form and shape.
【0007】このような従来の構成において、単純マト
リクス型液晶表示装置における液晶表示素子はその原理
から、電極として導電性、透明性が必要であり、一般的
にITO(酸化インジウム)などの導電性透明薄膜(以
下、用途により、画素用電極、信号電極、走査電極など
と呼ぶ)が使用されている。また、図15に示すように、
表示領域の信号電極12のピッチとLSI素子7の出力電
極ピッチとの寸法不整合を、信号電極12の引出部でのピ
ッチ収縮、およびTCP6の銅箔パターンによるピッチ
拡大の双方または前者だけで調整しているのが一般的で
ある。In such a conventional structure, a liquid crystal display element in a simple matrix type liquid crystal display device needs to have conductivity and transparency as electrodes due to its principle, and generally has a conductivity such as ITO (indium oxide). A transparent thin film (hereinafter, referred to as a pixel electrode, a signal electrode, a scanning electrode, or the like depending on the application) is used. Also, as shown in FIG.
The dimensional mismatch between the pitch of the signal electrode 12 in the display area and the output electrode pitch of the LSI element 7 is adjusted by both the contraction of the pitch at the lead-out portion of the signal electrode 12 and the pitch expansion by the copper foil pattern of the TCP 6, or only the former. It is common to do.
【0008】従来、信号電極の引出部のパターン形状と
して、図8に示す直線AC上で屈曲する帯状のパター
ン、あるいは図6に示す底辺および上辺がそれぞれ画素
部透明電極幅および信号電圧印加素子接続用パッド幅と
から成る台形パターンが採用されている。Conventionally, as a pattern shape of a lead portion of a signal electrode, a band-like pattern bent on a straight line AC shown in FIG. 8, or a bottom side and an upper side shown in FIG. And a trapezoidal pattern consisting of a pad width.
【0009】図6、図8、図10の符号の定義は下記の通
りである。 2a;2N個のPOLBの寸法(mm)=2N個のLSI出力
チャンネルの寸法(mm) 2b;2N個の信号用透明電極の寸法(mm) h;透明電極の引き出し部の幅(mm) 2a' ;TCP/POLBとの接続パッドのピッチ(μ
m)=2a/(2N-1) 2b' ;有効表示領域の透明電極ピッチ(μm)=2b/(2
N-1) 2a" ;TCP/POLBとの接続パッドの幅(μm) 2b" ;有効表示領域の透明電極の幅(μm) t;透明電極の引き出し部の膜圧(μm) ρ;透明電極の比抵抗(Ω・μm) Pk;左端よりk番目のITO引出しパターン ak;Pkの上部センターからブロックセンター(線分C
D)までの寸法 bk;Pkの下部センターからブロックセンター(線分C
D)までの寸法 ck;Pkのセンターラインの長さ Wk;(図6)Pkのある部分の幅 αk;Pkのセンターラインの垂線とのなす角 角度β;三角形ABCの頂点Bの内角 角度γ;三角形ABCの頂点Cの内角 角度δ;三角形ABCの頂点Bの内角より90゜差し引
いた角度 ek;透明電極引出部Pkの傾斜部のパターン長さ(mm) Wk;(図8)透明電極引出部Pkの垂直部のパターン幅
(μm) Uk;透明電極引出部Pkの幅Wk が平行四辺形ABC
Dの対角線ACで区切られる線分の長さ(μm) Vk;透明電極引出部Pkの傾斜部のパターン幅(μm)The definitions of the reference numerals in FIGS. 6, 8 and 10 are as follows. 2a: Dimension (mm) of 2N POLB = dimension (mm) of 2N LSI output channels 2b: Dimension (mm) of 2N signal transparent electrodes h: Width (mm) of lead portion of transparent electrode 2a '; Pitch of connection pad to TCP / POLB (μ
m) = 2a / (2N-1) 2b ′; transparent electrode pitch (μm) of effective display area = 2b / (2
N-1) 2a "; width of the connection pad with TCP / POLB (μm) 2b"; width of the transparent electrode in the effective display area (μm) t; film pressure of the lead portion of the transparent electrode (μm) ρ; transparent electrode Resistivity (Ω · μm) Pk; k-th ITO extraction pattern from the left end ak; block center from upper center of Pk (line segment C
Dimensions up to D) bk; block center from lower center of Pk (line segment C)
Dimensions up to D) ck; Length of center line of Pk Wk; (Fig. 6) Width of a portion of Pk αk; Angle formed by perpendicular to center line of Pk Angle β; Inner angle of vertex B of triangle ABC Angle γ Angle of internal angle of vertex C of triangle ABC Angle δ; Angle obtained by subtracting 90 ° from internal angle of vertex B of triangle ABC ek; Pattern length of inclined portion of transparent electrode extraction portion Pk (mm) Wk; (FIG. 8) Extraction of transparent electrode The pattern width (μm) of the vertical portion of the portion Pk Uk; the width Wk of the transparent electrode lead portion Pk is parallelogram ABC
Length of a line segment divided by a diagonal line AC of D (μm) Vk: Pattern width (μm) of the inclined portion of the transparent electrode lead portion Pk
【0010】[0010]
【発明が解決しようとする課題】しかし、従来の液晶表
示装置では、図14(a),図14(b)に示す縦帯状の表
示ムラが現れることが多かった。図14(a)の場合は、
図15(c)に示すように信号電極12のブロックの境界近
傍の輝度がそのほかの部分より高い場合であり、縦に明
るい筋模様のムラ3Aとなっている。図14(b)の場合
は図15(d)に示すように信号電極12のブロックの境界
近傍の輝度がそのほかの部分より低い場合であり、縦に
暗い筋模様のムラ3Bとなっている。However, in the conventional liquid crystal display device, the vertical band-shaped display unevenness shown in FIGS. 14A and 14B often appeared. In the case of FIG.
As shown in FIG. 15C, this is a case where the brightness near the boundary of the block of the signal electrode 12 is higher than the other portions, and the stripes 3A have a bright vertical stripe pattern. In the case of FIG. 14 (b), as shown in FIG. 15 (d), the luminance near the boundary of the block of the signal electrode 12 is lower than that of the other portions, resulting in a vertically dark stripe-like unevenness 3B.
【0011】この現象は、FRC(Frame Rate Contro
l)技術などによって、得られる中間階調の全面単一色表
示(いわゆるべた画面表示)の時に目につきやすい。こ
の原因は、LSI素子(信号電圧印加素子)7の電源供
給端子が内部電源ラインによる電圧降下の影響を受け
て、ブロック中央部になるに従って信号電圧が小さくな
ること、および信号電極引出部13の引出し形状により、
中央部と左右部分の抵抗値の大小差異が生じることによ
り、信号電極12のブロック内の各透明電極に印加される
信号電圧が、本来同一であるべきべた画面表示時に、同
一にならないためである。中間階調で目立ちやすいの
は、液晶素子の印加電圧に対する透過特性が黒および白
の方向で飽和すること、中間程度の電圧に対する感度が
最も高いからである。This phenomenon is caused by FRC (Frame Rate Control).
l) Due to technology, it is easy to notice in the case of a full-color single-color display (so-called solid screen display) of the obtained intermediate gradation. This is because the power supply terminal of the LSI element (signal voltage applying element) 7 is affected by the voltage drop due to the internal power supply line, and the signal voltage decreases toward the center of the block. Depending on the drawer shape,
This is because the difference in resistance between the central portion and the left and right portions occurs, and the signal voltage applied to each transparent electrode in the block of the signal electrode 12 does not become the same when displaying a solid screen, which should be originally the same. . The reason why it is conspicuous in the intermediate gradation is that the transmission characteristic of the liquid crystal element with respect to the applied voltage is saturated in the black and white directions, and that the sensitivity to the intermediate voltage is the highest.
【0012】図11に2N個の出力チャンネルを持ち、そ
の両端から出力段に対する給電が行われる信号電圧印加
素子であるLSI素子7の出力段の等価回路と透明電極
引出部13との接続状態を示す。FIG. 11 shows a connection state between an equivalent circuit of an output stage of an LSI device 7 which is a signal voltage application device having 2N output channels, and power is supplied from both ends to the output stage, and a transparent electrode lead-out portion 13. Show.
【0013】近年のLSI素子(信号電圧印加素子)7
は多チャンネル化が進む中で、出力電圧の均一性を改善
するためにその両端より給電する方法が一般的に採用さ
れている。図11(a)において、Raは2N個の出力チ
ャンネルに渡るLSI素子7内部の電源系統(供給ライ
ンとそのリターン)の抵抗分である。この電源系統は一
般的にアルミニウム薄膜パターンなどで形成されてお
り、数Ωから数十Ωである。RsはRaの(2N−1)
分の1の抵抗値であり、隣接チャンネル間に横たわる電
源ライン抵抗を意味することになる。Roは各チャンネ
ルのON時の出力抵抗を示し、数十Ωから数百Ωの値で
ある。これらの抵抗値はLSI素子7の内部レイアウト
やパターンの設計方法からチャンネル間の差異は殆ど無
く、ほぼ均一・均等にできあがっている。Recent LSI elements (signal voltage applying elements) 7
In order to improve the uniformity of the output voltage as the number of channels increases, a method of supplying power from both ends is generally adopted. In FIG. 11A, Ra is a resistance of a power supply system (supply line and its return) inside the LSI element 7 over 2N output channels. This power supply system is generally formed of an aluminum thin film pattern or the like, and has a resistance of several Ω to several tens Ω. Rs is Ra's (2N-1)
The resistance value is one-half the resistance value, which means the power supply line resistance lying between adjacent channels. Ro indicates the output resistance of each channel when the channel is ON, and has a value of several tens Ω to several hundred Ω. These resistance values have almost no difference between channels due to the internal layout of the LSI element 7 and the method of designing the pattern, and are almost uniform and uniform.
【0014】通常、LSI素子7の各チャンネルの出力
状態はその時表示されているデータ、または映像信号に
よるが、ここでは問題の現象が最も目立つ場合として、
全チャンネル一律ONの状態で考察する。たとえば全
面、白の中間調(実際には灰色)の場合はONとOFF
とのFRCにより現出されるが、LSI素子7や透明電
極引出部13に電流の流れないOFF状態を考える必要は
ない。またTCP6上の銅箔パターン部、LSI素子7
とTCP6との接続部11などの抵抗値は相対的に小さい
ので無視して良い。近年のAPT(Alto Pleshko Tech
nology)駆動では、信号電圧の印加方法が1ライン分の
信号を同時にLSI素子7より送り出す。Normally, the output state of each channel of the LSI element 7 depends on the data or video signal displayed at that time, but here, the problem phenomenon is most noticeable.
Consider the case where all channels are uniformly ON. For example, ON and OFF for the entire surface, white halftone (actually gray)
However, it is not necessary to consider an OFF state in which no current flows in the LSI element 7 and the transparent electrode lead-out portion 13. Also, the copper foil pattern portion on the TCP 6, the LSI element 7
Since the resistance value of the connection portion 11 and the like with the TCP 6 is relatively small, it can be ignored. Recent APT (Alto Pleshko Tech
In nology) driving, a signal voltage application method sends out signals for one line from the LSI element 7 at the same time.
【0015】したがって、1ブロック分の信号電流がL
SI素子7内の出力段に同時に流れ、LSI素子7内の
電源ライン抵抗による電圧降下が大きいので、前記のよ
うに出力電圧に比較的大きな不均一をもたらす。なお、
走査電圧の印加方法は1ラインまたは数ライン毎に順
次、パルス電圧を印加するので電流値は小さくLSI素
子9内部や走査電極引出部の抵抗分の影響は少ないの
で、横方向ブロック毎に輝度ムラが現れることは、殆ど
無い。Therefore, the signal current for one block is L
Since the current simultaneously flows to the output stage in the SI element 7 and the voltage drop due to the power supply line resistance in the LSI element 7 is large, the output voltage is relatively uneven as described above. In addition,
The scanning voltage is applied in such a manner that a pulse voltage is sequentially applied every one line or several lines, so that the current value is small and the influence of the resistance inside the LSI element 9 and the scanning electrode lead-out portion is small. Rarely appears.
【0016】図11(a)において、T1 ,Tk ,Tn ,
Tn+1 , Tn+k ,T2nなどは、透明電極印出部13と画
素透明電極(信号電極12)との接点であり、R1 ,Rk
,Rn ,Rn+1 , Rn+k ,R2nは、透明電極印出部1
3の各抵抗値を示す。In FIG. 11A, T1, Tk, Tn,
Tn + 1, Tn + k, T2n, etc. are the contacts between the transparent electrode printing portion 13 and the pixel transparent electrode (signal electrode 12), and R1, Rk
, Rn, Rn + 1, Rn + k, and R2n are transparent electrode printing portions 1
3 shows each resistance value.
【0017】ここで、K=1〜Nであり、ブロックの線
対称性から、Rk =R(2n-k+1)の関係 (見誤り防止の
ため、添字サフィックスはk,nの小文字で示すことに
する) にあるので、Rn+1 〜R2nについてはRn 〜
R1に置換してある。Here, K = 1 to N, and from the line symmetry of the block, the relationship of Rk = R (2n-k + 1) (to prevent misunderstanding, the subscript suffix is shown by small letters of k and n). Rn + 1 to R2n, Rn to
R1 is substituted.
【0018】T1 〜T2nの各端子電圧が等しくなるた
めには、各端子を流れる電流をiとすると、数式1の成
立が必要である。この数式1より数式2が誘導される。In order for the terminal voltages of T1 to T2n to be equal, assuming that the current flowing through each terminal is i, Equation 1 must be satisfied. Equation 2 is derived from Equation 1.
【0019】[0019]
【数1】 (Equation 1)
【0020】[0020]
【数2】 (Equation 2)
【0021】図11(b)は図11(a)の等価回路を変換
した等価回路であり、LSI素子7電源ラインから、画
素透明電極端子までの各抵抗をRtkとすると、Rtkは数
式3で表される。FIG. 11B is an equivalent circuit obtained by converting the equivalent circuit of FIG. 11A. When each resistance from the power supply line of the LSI element 7 to the pixel transparent electrode terminal is represented by Rtk, Rtk is represented by the following equation (3). expressed.
【0022】[0022]
【数3】 (Equation 3)
【0023】RtkがK=1〜Nで全て等しくRt であ
るためには、数式4の通り、Rsk、Rkは(式1)であ
らねばならない。In order for Rtk to be equal to Rt for all K = 1 to N, Rsk and Rk must be (Equation 1) as shown in Equation 4.
【0024】[0024]
【数4】 (Equation 4)
【0025】また、Rsk,Rk のKに関する1次微
分、2次微分をそれぞれ(Rsk)′,(Rk )′,
(Rsk)″,(Rk )″とすると、数式5の(式
2)、(式3)、(式4)、(式5)となる。The first and second derivatives of Rsk and Rk with respect to K are represented by (Rsk) ', (Rk)',
If (Rsk) ″ and (Rk) ″, then (Equation 2), (Equation 3), (Equation 4), and (Equation 5) of Equation 5 are obtained.
【0026】[0026]
【数5】 (Equation 5)
【0027】即ち、前記のような輝度ムラを無くすため
には、各透明電極(信号電極)端子における印加電圧を
同一値にする必要があり、そのためには、電極引出部13
の抵抗値Rkをブロック内の位置によって、(式1)、
(式3)、(式5)が成立する値にする必要がある。That is, in order to eliminate the luminance unevenness as described above, it is necessary to make the voltage applied to each transparent electrode (signal electrode) terminal the same value.
The resistance value Rk of (Equation 1) is determined by the position in the block,
It is necessary to set a value that satisfies (Equation 3) and (Equation 5).
【0028】RkはKに関して2次式であり、その1次
微分(Rk )′はKの1次式、2次微分(Rk )″は
Rs なる定数とする必要があるということである。言
い換えれば、(Rk )′, (Rk )″はRskの1次
微分(Rsk)′、2次微分(Rsk)″と絶対値が同じ
で、正負符号が逆であることが、必要である。Rk is a quadratic equation with respect to K, and its first derivative (Rk) 'must be a linear equation of K, and its second derivative (Rk) "must be a constant Rs. For example, it is necessary that (Rk) ', (Rk) "have the same absolute value as the first derivative (Rsk)', second derivative (Rsk)" of Rsk and have the opposite sign.
【0029】一例として、Ra =11.95Ω、N=
120であり、従ってRs =0.05Ω、またRn =
200Ω、250Ωとした場合のRk を図12(a)に
示す。また隣接するRkの差R(k+1) −Rk を図12
(b)に、さらにその差(2次差分)を図12(c)に示
す。ここで2次差分は(式5)の示す通りRs そのも
のであり0.05Ωである。As an example, Ra = 11.95Ω, N =
120, so that Rs = 0.05Ω and Rn =
FIG. 12 (a) shows Rk in the case of 200Ω and 250Ω. The difference R (k + 1) −Rk between adjacent Rk is shown in FIG.
FIG. 12B shows the difference (secondary difference) in FIG. 12B. Here, the secondary difference is Rs itself as shown in (Equation 5) and is 0.05Ω.
【0030】しかるに、図6に示す「台形パターン」で
は、Rk 、(Rk )′, (Rk)″は数式6の(式
6)、(式7)、(式8)であり、Rk がKの単純な
2次式でなく、従って2次微分式の中にKが存在する。However, in the "trapezoidal pattern" shown in FIG. 6, Rk, (Rk) ', (Rk) "are (Equation 6), (Equation 7) and (Equation 8) of Equation 6, and Rk is K Is not a simple quadratic, and therefore K exists in the second derivative.
【0031】[0031]
【数6】 (Equation 6)
【0032】したがってこのパターンでは、(式1)を
全端子に渡って満足することができない。図7(a),
(b),(c)に示す抵抗値の傾向もそのことを示して
おり、輝度ムラが発生することになる。Therefore, in this pattern, (Equation 1) cannot be satisfied over all terminals. FIG. 7 (a),
The tendency of the resistance values shown in (b) and (c) also indicates this, and luminance unevenness occurs.
【0033】また図8に示す「1カ所屈曲パターン」で
は、Rk 、(Rk )′, (Rk)″は数式7の(式
9)、(式10)、(式11)であり、Rk はKの1次式
であり、2次微分式が0である。従ってこのパターンで
も、(式1)を全端子に渡って満足することができない。
図9(a),(b),(c)に示す抵抗値の傾向もその
ことを示している。この場合も輝度ムラが発生する可能
性がある。In the "one-bend pattern" shown in FIG. 8, Rk, (Rk) ', (Rk) "are (Equation 9), (Equation 10), and (Equation 11) in Equation 7, and Rk is K is a first-order expression and a second-order differential expression is 0. Therefore, even with this pattern, (Equation 1) cannot be satisfied over all terminals.
The tendency of the resistance value shown in FIGS. 9A, 9B, and 9C also indicates this. Also in this case, luminance unevenness may occur.
【0034】[0034]
【数7】 (Equation 7)
【0035】以上の様に、従来の液晶表示装置では、輝
度ムラを完全に除去できないという問題があった。本発
明は、このような液晶表示装置において、輝度ムラを無
くすことを目的とする。As described above, the conventional liquid crystal display device has a problem that the luminance unevenness cannot be completely removed. An object of the present invention is to eliminate luminance unevenness in such a liquid crystal display device.
【0036】[0036]
【課題を解決するための手段】本発明の液晶表示装置に
おいては、ブロック内の信号電極の数を2N(Nは正の
整数)、信号電圧印加素子内の2N個の出力チャンネル
に渡る電源ライン内部抵抗をRaとして、信号電極群引
出部の隣り合う電極パターンの抵抗値の2次差分が、R
a/(2N−1)に等しく、あるいはこの値に近い値と
したことを特徴としたものである。In the liquid crystal display device of the present invention, the number of signal electrodes in a block is 2N (N is a positive integer), and a power supply line extending over 2N output channels in a signal voltage applying element. Assuming that the internal resistance is Ra, the secondary difference between the resistance values of adjacent electrode patterns of the signal electrode group lead-out portion is R
a / (2N-1) or a value close to this value.
【0037】この本発明によれば、輝度ムラの無い液晶
表示装置が得られる。According to the present invention, a liquid crystal display device having no luminance unevenness can be obtained.
【0038】[0038]
【発明の実施の形態】本発明の請求項1に記載の発明
は、複数本の縦方向の信号電極と、複数本の横方向の走
査電極とを有した一対の第1および第2のガラス基板を
対向させ、これら対向ガラス基板間隙に液晶材料を封入
した液晶表示素子と、前記信号電極に接続され信号電圧
を印加する複数の信号電圧印加素子と、前記走査電極に
接続され走査電圧を印加する複数の走査電圧印加素子と
を有し、各信号電圧印加素子毎に、信号電極がブロック
化され、信号電極群引出部により接続される液晶表示装
置であって、前記ブロック内の信号電極の数を2N(N
は正の整数)、前記信号電圧印加素子内の2N個の出力
チャンネルに渡る電源ライン内部抵抗をRaとして、前
記信号電極群引出部の隣り合う電極パターンの抵抗値の
2次差分が、Ra/(2N−1)に等しく、あるいはこ
の値に近い値としたことを特徴としたものであり、信号
電圧印加素子の内部構造、構成により生ずる電源ライン
の抵抗分による各チャンネル出力の電圧不均一を、上記
透明電極引出部のパターン形成により、画素電極の入力
端では解消できる、すなわち信号電圧を均一にできると
いう作用を有する。DETAILED DESCRIPTION OF THE INVENTION According to the first aspect of the present invention, there is provided a pair of first and second glasses each having a plurality of vertical signal electrodes and a plurality of horizontal scanning electrodes. A liquid crystal display element having substrates opposed to each other and a liquid crystal material sealed in the gap between the opposed glass substrates; a plurality of signal voltage applying elements connected to the signal electrodes to apply a signal voltage; and a scanning voltage applied to the scanning electrodes. A plurality of scanning voltage applying elements, and a signal electrode is blocked for each signal voltage applying element, and the liquid crystal display device is connected by a signal electrode group lead-out section, wherein the signal electrodes in the block are The number is 2N (N
Is a positive integer), and assuming that the internal resistance of the power supply line across the 2N output channels in the signal voltage applying element is Ra, the secondary difference between the resistance values of adjacent electrode patterns of the signal electrode group lead-out portion is Ra / (2N-1) or a value close to this value. The voltage non-uniformity of the output of each channel due to the resistance of the power supply line caused by the internal structure and configuration of the signal voltage applying element is characterized. By forming the pattern of the transparent electrode lead-out portion, it is possible to solve the problem at the input end of the pixel electrode, that is, it has an effect that the signal voltage can be made uniform.
【0039】本発明の請求項2に記載の発明は、請求項
1記載の発明であって、前記信号電極群引出部の2N個
の引出電極パターンに関し、その引出部の全幅に渡っ
て、かつ引出部高さ寸法の全部または一部の一定区間に
渡って、前記信号電極と相対応する信号電圧印加素子接
続パッドとの結線パターンを、一直線帯状に形成し、2
N個のそれぞれのパターン幅として、前記信号電圧印加
素子接続パッドのピッチ以下の一定寸法に、それぞれの
パターンの中心線の垂線とのなす角の余弦を掛けて変調
したパターン幅としたことを特徴とするものであり、本
発明のパターン形成により、画素電極の入力端での信号
電圧を均一にでき、表示領域の分割ブロックごとに現れ
る輝度ムラを無くし、均一な液晶表示装置を得ることが
できるという作用を有する。The invention according to claim 2 of the present invention is the invention according to claim 1, which relates to 2N extraction electrode patterns of the signal electrode group extraction portion, and over the entire width of the extraction portion, and A connection pattern between the signal electrode and the corresponding signal voltage application element connection pad is formed in a straight band shape over a certain section of all or a part of the height of the lead portion,
The width of each of the N patterns is a pattern width modulated by multiplying a fixed dimension equal to or less than the pitch of the signal voltage application element connection pad by a cosine of an angle formed by a perpendicular to a center line of each pattern. According to the pattern formation of the present invention, the signal voltage at the input terminal of the pixel electrode can be made uniform, the luminance unevenness appearing for each divided block of the display area can be eliminated, and a uniform liquid crystal display device can be obtained. It has the action of:
【0040】本発明の請求項3に記載の発明は、請求項
1記載の発明であって、前記信号電極群引出部の2N個
の引出電極パターンに関し、その引出部の全幅に渡っ
て、かつ引出部高さ寸法の全部または一部の一定区間に
渡って、前記信号電極と相対応する信号電圧印加素子接
続パッドとの結線パターンを、直線状に形成し、その形
状として、一端を前記信号電圧印加素子接続パッドのピ
ッチ以下の一定寸法を基準とする上辺、他端を前記信号
電極ピッチ以下の寸法を基準とする底辺を有する変型台
形となし、かつ2N個のそれぞれのパターン幅として、
それぞれのパターンの中心線の垂線とのなす角の余弦を
掛けて変調したパターン幅としたことを特徴とするもの
であり、請求項2に記載の発明と同様の作用を有する。The invention according to claim 3 of the present invention is the invention according to claim 1, which relates to 2N extraction electrode patterns of the signal electrode group extraction portion, and covers the entire width of the extraction portion. A connection pattern between the signal electrode and the corresponding signal voltage application element connection pad is linearly formed over a certain section of all or a part of the height of the lead portion, and one end of the connection pattern is formed as the signal. The upper side based on a certain dimension equal to or less than the pitch of the voltage application element connection pad, the other end is a deformed trapezoid having a bottom side based on the dimension equal to or less than the signal electrode pitch, and as 2N pattern widths,
The modulated pattern width is obtained by multiplying the cosine of the angle formed by the perpendicular of the center line of each pattern, and has the same effect as the second aspect of the present invention.
【0041】本発明の請求項4に記載の発明は、請求項
1記載の発明であって、前記電極群引出部の2N個の引
出電極パターンに関し、その引出部の全幅に渡って、か
つ引出部高さ寸法の全部または一部の一定区間に渡っ
て、前記信号電極と相対応する信号電圧印加素子接続パ
ッドとの結線パターンを、前記信号電極群ブロックの中
心線と、左右最外の前記信号電圧印加素子接続パッドの
中心線と、前記引出部高さ寸法の一定区間の区切り線と
で形成される2等辺三角形の2等辺線分上にて屈曲点を
持つ折れ線となし、かつ前記一定区間外の全部又は一部
の2N個のそれぞれのパターン幅として、前記信号電圧
印加素子接続パッドのピッチ以下あるいは前記信号電極
のピッチ以下の一定寸法に、前記信号電極の中心線およ
び相対応する信号電圧印加素子接続パッドの中心線と前
記引出部高さ寸法の一定区間の区切り線との交点を結ぶ
直線の垂線とのなす角の余弦の2乗を掛けて変調したパ
ターン幅としたことを特徴とするものであり、請求項2
に記載の発明と同様の作用を有する。The invention according to claim 4 of the present invention is the invention according to claim 1, which relates to 2N extraction electrode patterns of the electrode group extraction portion, and extends over the entire width of the extraction portion. The connection pattern between the signal electrodes and the corresponding signal voltage application element connection pads over a certain section of all or part of the part height dimension, the center line of the signal electrode group block, and the left and right outermost A broken line having a bend point on an isosceles line of an isosceles triangle formed by a center line of the signal voltage application element connection pad and a dividing line of a fixed section of the height of the lead portion; The center line of the signal electrode and the signal corresponding to a certain dimension not more than the pitch of the signal voltage application element connection pad or not more than the pitch of the signal electrode as the whole or a part of the 2N pattern widths outside the section. Electric A pattern width modulated by multiplying by a square of a cosine of an angle formed by a perpendicular line of a straight line connecting an intersection of a center line of the application element connection pad and a delimiter line of a fixed section of the lead portion height dimension, Claim 2
Has the same function as the invention described in (1).
【0042】以下、本発明の実施の形態を図面に基づい
て説明する。本発明の液晶表示装置は、上記(式1)に
示されるRk がKに関して、2次式であり、かつ、
(式5)に示されるような(Rk )″がRs であるよ
うな、電極引出部13のパターン構成を提供し、輝度ムラ
の無い表示ができる液晶表示装置を実現するものであ
る。Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the liquid crystal display device of the present invention, Rk shown in the above (Equation 1) is a quadratic expression with respect to K, and
The present invention provides a pattern configuration of the electrode lead-out portion 13 in which (Rk) ″ is Rs as shown in (Equation 5), and realizes a liquid crystal display device capable of performing display without luminance unevenness.
【0043】図1に示すように、引出部高さ寸法h内に
一定の区間h2を設定し、その区間外の寸法をh1,h
3とする。接続パッド11のパッドピッチを2a’、縦方
向帯状の信号電極12のピッチを2b’として、h1の区
間は2a’以下の幅W1kで、h3の区間は2b’以下の
幅W3kで矩形パターンを形成し、h2の区間はW1k、W
3kの中心を結んだ中心線上に幅W2kで平行四辺形のパタ
ーンを形成する。h2の区間の前記平行四辺形の各パタ
ーンの長さをGk 、垂線との成す角をα2kとし、幅W2
kを一定値W2 にα2kの余弦を掛けて変調し、W2k=W
2 cos α2kとすること、幅W1k,W3kについてはKに
関係無く一定値W1 ,W3 とすることより、数式8の
(式12)、(式13)、(式14)を得る。As shown in FIG. 1, a fixed section h2 is set within the drawer height h, and dimensions outside the section are defined as h1 and h.
3 is assumed. Assuming that the pad pitch of the connection pads 11 is 2a 'and the pitch of the vertical band-shaped signal electrodes 12 is 2b', a section of h1 has a width W1k of 2a 'or less, and a section of h3 has a width W3k of 2b' or less. And the section of h2 is W1k, W
A parallelogram pattern having a width W2k is formed on a center line connecting the centers of 3k. In the section of h2, the length of each pattern of the parallelogram is Gk, the angle between the pattern and the perpendicular is α2k, and the width W2 is
k is modulated by multiplying a constant value W2 by a cosine of α2k, and W2k = W
By setting 2 cos α2k and the widths W1k and W3k at constant values W1 and W3 irrespective of K, Equations (12), (13) and (14) of Equation 8 are obtained.
【0044】[0044]
【数8】 (Equation 8)
【0045】Rk はKについて、2次式であり、(Rk
)′はKの1次式、(Rk )″はKを含まない定数
であり、(Rk )″=Rs に設定すれば良く、ρ,
a,b,W2 ,t,h2などの選定で比較的容易に実
現できる。Rk is a quadratic expression for K, and (Rk
) 'Is a linear expression of K, (Rk) "is a constant not including K, and it is sufficient to set (Rk)" = Rs.
It can be realized relatively easily by selecting a, b, W2, t, h2 and the like.
【0046】図2中の実例計算条件に示す各値を採用し
た場合のRk 、(Rk )′, (Rk )″を図2
(a),(b),(c)に示す。また(式14)は、h1
=0、h3=0でも良いことを示しており、この場合の
例として、図3、図4(a),(b),(c)に示す。
これらは、図12(a),(b),(c)と一致してお
り、輝度ムラの無い液晶表示装置が得られる。Rk, (Rk) ', (Rk) "when the values shown in the actual calculation conditions in FIG. 2 are employed are shown in FIG.
(A), (b) and (c) show. (Equation 14) is given by h1
= 0 and h3 = 0, as shown in Figs. 3, 4 (a), (b) and (c).
These are consistent with FIGS. 12A, 12B, and 12C, and a liquid crystal display device without luminance unevenness can be obtained.
【0047】また他の実施の形態として、図1に示すh
2区間の平行四辺形パターンを図6に示す台形のパター
ンに置き換えて、かつ、幅W2kを、同パターンの垂線と
の成す角α2kの余弦cos α2kを掛けて、変調させた場
合には、数式9の(式15)、(式16)、(式17)が得ら
れ、Rk はKについて、2次式であり、(Rk )′は
Kの1次式、(Rk )″はKを含まない定数である。
従って(Rk )″=Rs に設定すれば、輝度ムラの無
い液晶表示装置が得られる。As another embodiment, as shown in FIG.
When replacing the parallelogram pattern of two sections with the trapezoidal pattern shown in FIG. 6 and modulating the width W2k by multiplying the cosine cos α2k of the angle α2k with the perpendicular of the pattern, 9 (Equation 15), (Equation 16) and (Equation 17) are obtained, where Rk is a quadratic expression for K, (Rk) 'is a linear expression of K, and (Rk) "contains K. Not a constant.
Therefore, by setting (Rk) ″ = Rs, a liquid crystal display device without luminance unevenness can be obtained.
【0048】[0048]
【数9】 (Equation 9)
【0049】h1=0.45mm、h2=3.05mm、h
3=0.50mm W1 =32μm、 W2a=32μm、 W2b=80μm、
W3 =800μm として、(式15)、(式16)、(式17)を計算しグラフ
化すると、図2(a),(b),(c)と同一の特性が
得られる。H1 = 0.45 mm, h2 = 3.05 mm, h
3 = 0.50 mm W1 = 32 μm, W2a = 32 μm, W2b = 80 μm,
When (Equation 15), (Equation 16), and (Equation 17) are calculated and graphed with W3 = 800 μm, the same characteristics as those in FIGS. 2 (a), (b) and (c) are obtained.
【0050】さらに、他の実施の形態として、図5のよ
うに、区間分割、1カ所屈曲とし、かつ、h1、および
h2の区間の双方、またはどちらか一方の矩形パターン
部の幅を前記角α2kの余弦の2乗で幅変調すると、数式
10が得られ、(Rk )″はKを含まない定数であ
る。従って(Rk )″=Rs に設定すれば、輝度ムラ
の無い液晶表示装置が得られる。Further, as another embodiment, as shown in FIG. 5, the section is divided into one section and bent at one place, and the width of both or one of the rectangular patterns of the sections h1 and h2 is changed to the corner. When the width is modulated by the square of the cosine of α2k, Expression 10 is obtained, and (Rk) ″ is a constant that does not include K. Therefore, if (Rk) ″ = Rs, a liquid crystal display device without luminance unevenness can be obtained. can get.
【0051】[0051]
【数10】 (Equation 10)
【0052】このように、透明電極引出部13のパターン
の各種形状に対しパターン幅を、cos αk またはcos
α2kで変調することにより、信号電極12の入力端での
信号電圧を均一にでき、表示領域の分割ブロックごとに
現れる輝度ムラを無くし、均一な液晶表示装置を得るこ
とができる。As described above, the pattern width is set to cos αk or cos for various shapes of the pattern of the transparent electrode extraction portion 13.
By modulating with α2k, the signal voltage at the input terminal of the signal electrode 12 can be made uniform, and the luminance unevenness that appears in each divided block of the display area can be eliminated, and a uniform liquid crystal display device can be obtained.
【0053】[0053]
【発明の効果】以上のように本発明によれば、信号電圧
印加素子の内部構造、構成により生ずる電源ラインの抵
抗分による各チャンネル出力の電圧不均一を、透明電極
引出部のパターン形成において画素電極の入力端での信
号電圧を均一にできることから、表示領域のブロック化
による輝度ムラという表示品位劣化を招くことなく、均
一な表示特性を持つ液晶表示装置を提供することができ
る。As described above, according to the present invention, the non-uniformity of the voltage of each channel output due to the resistance of the power supply line caused by the internal structure and configuration of the signal voltage applying element can be eliminated by the pixel formation in the pattern formation of the transparent electrode lead portion. Since the signal voltage at the input terminal of the electrode can be made uniform, it is possible to provide a liquid crystal display device having uniform display characteristics without causing deterioration in display quality such as uneven brightness due to blocking of the display region.
【0054】今後ますます大画面化、高精細化し、LS
Iのファインピッチ化も進む液晶表示装置において表示
ムラはますます顕著に現れやすくなる傾向が予測される
中で、本発明の効果は大きい。In the future, larger screens, higher definition, and LS
The effect of the present invention is great while it is expected that display unevenness tends to appear more and more prominently in a liquid crystal display device in which the fine pitch of I is also advanced.
【図1】本発明の実施の形態における液晶表示装置の信
号電極引出部の平面図である。FIG. 1 is a plan view of a signal electrode lead portion of a liquid crystal display device according to an embodiment of the present invention.
【図2】図1の電極引出部パターンの持つ抵抗値特性の
一例を示す特性図である。FIG. 2 is a characteristic diagram showing an example of a resistance value characteristic of the electrode lead portion pattern of FIG.
【図3】本発明の他の実施の形態における液晶表示装置
の信号電極引出部の平面図である。FIG. 3 is a plan view of a signal electrode lead portion of a liquid crystal display device according to another embodiment of the present invention.
【図4】図3の電極引出部パターンの持つ抵抗値特性の
一例を示す特性図である。FIG. 4 is a characteristic diagram showing an example of a resistance value characteristic of the electrode lead portion pattern of FIG.
【図5】本発明の他の実施の形態における液晶表示装置
の信号電極引出部の平面図である。FIG. 5 is a plan view of a signal electrode lead portion of a liquid crystal display device according to another embodiment of the present invention.
【図6】従来の液晶表示装置の信号電極引出部の平面図
である。FIG. 6 is a plan view of a signal electrode lead portion of a conventional liquid crystal display device.
【図7】図6の電極引出部パターンの持つ抵抗値特性の
一例を示す特性図である。FIG. 7 is a characteristic diagram showing an example of a resistance value characteristic of the electrode lead portion pattern of FIG.
【図8】従来の液晶表示装置の信号電極引出部の平面図
である。FIG. 8 is a plan view of a signal electrode lead-out portion of a conventional liquid crystal display device.
【図9】図8の電極引出部パターンの持つ抵抗値特性の
一例を示す特性図である。FIG. 9 is a characteristic diagram showing an example of a resistance value characteristic of the electrode lead portion pattern of FIG.
【図10】透明電極引出部の形態の一例と各部寸法の定
義を示す図面である。FIG. 10 is a drawing showing an example of a form of a transparent electrode lead-out section and a definition of dimensions of each section.
【図11】2Nチャンネルの出力を持つ駆動電圧印加素
子と透明電極引出部の簡易等価回路である。FIG. 11 is a simplified equivalent circuit of a drive voltage applying element having a 2N-channel output and a transparent electrode lead-out section.
【図12】輝度ムラが発生しない透明電極引出部の理論
抵抗値特性を示す特性図である。FIG. 12 is a characteristic diagram illustrating a theoretical resistance value characteristic of a transparent electrode lead-out portion where luminance unevenness does not occur.
【図13】液晶表示装置の構成を示す平面図である。FIG. 13 is a plan view illustrating a configuration of a liquid crystal display device.
【図14】ブロック輝度ムラが現れた表示画面品位を示
す図である。FIG. 14 is a diagram showing a display screen quality in which block luminance unevenness appears.
【図15】信号電極、信号電圧印加素子のブロック構成
と電極引出部のパターン形成を示す図、およびブロック
輝度ムラに対応する輝度特性を示す特性図である。FIG. 15 is a diagram showing a block configuration of a signal electrode and a signal voltage applying element and a pattern formation of an electrode lead portion, and a characteristic diagram showing luminance characteristics corresponding to block luminance unevenness.
1 複数本の縦方向帯状の信号電極を有した第1のガ
ラス基板 2 複数本の横方向帯状の走査電極を有した第2のガ
ラス基板 3 有効表示領域 4 周辺BM(Black Matrix)部及びシール部 5,8 多層プリント配線基板 6,10 TCP(Tape Carrier Package) 7 信号電極駆動用LSI素子 9 走査電極駆動用LSI素子 11 透明電極の引出部とTCPとの接続電極部 12 縦方向帯状の信号電極 13 透明電極の引出部REFERENCE SIGNS LIST 1 First glass substrate having a plurality of vertical band-shaped signal electrodes 2 Second glass substrate having a plurality of horizontal band-shaped scanning electrodes 3 Effective display area 4 Peripheral BM (Black Matrix) portion and seal Part 5, 8 Multilayer printed wiring board 6, 10 TCP (Tape Carrier Package) 7 LSI element for signal electrode drive 9 LSI element for scan electrode drive 11 Connection electrode part between TCP and lead-out part of transparent electrode 12 Vertical band signal Electrode 13 Leader of transparent electrode
Claims (4)
横方向の走査電極とを有した一対の第1および第2のガ
ラス基板を対向させ、これら対向ガラス基板間隙に液晶
材料を封入した液晶表示素子と、 前記信号電極に接続され信号電圧を印加する複数の信号
電圧印加素子と、 前記走査電極に接続され走査電圧を印加する複数の走査
電圧印加素子とを有し、各信号電圧印加素子毎に、信号
電極がブロック化され、信号電極群引出部により接続さ
れる液晶表示装置であって、 前記ブロック内の信号電極の数を2N(Nは正の整
数)、前記信号電圧印加素子内の2N個の出力チャンネ
ルに渡る電源ライン内部抵抗をRaとして、 前記信号電極群引出部の隣り合う電極パターンの抵抗値
の2次差分が、Ra/(2N−1)に等しく、あるいは
この値に近い値としたことを特徴とする液晶表示装置。A pair of first and second glass substrates having a plurality of vertical signal electrodes and a plurality of horizontal scanning electrodes are opposed to each other, and a liquid crystal material is filled in a gap between the opposed glass substrates. A sealed liquid crystal display element, a plurality of signal voltage applying elements connected to the signal electrodes for applying a signal voltage, and a plurality of scanning voltage applying elements connected to the scanning electrodes for applying a scanning voltage; A liquid crystal display device in which signal electrodes are blocked for each voltage applying element and connected by a signal electrode group lead-out portion, wherein the number of signal electrodes in the block is 2N (N is a positive integer), and the signal voltage Assuming that the internal resistance of the power supply line across the 2N output channels in the application element is Ra, the secondary difference between the resistance values of the adjacent electrode patterns of the signal electrode group lead-out portion is equal to Ra / (2N-1), or This value The liquid crystal display device which is characterized in that a value close.
極パターンに関し、 その引出部の全幅に渡って、かつ引出部高さ寸法の全部
または一部の一定区間に渡って、前記信号電極と相対応
する信号電圧印加素子接続パッドとの結線パターンを、
一直線帯状に形成し、 2N個のそれぞれのパターン幅として、前記信号電圧印
加素子接続パッドのピッチ以下の一定寸法に、それぞれ
のパターンの中心線の垂線とのなす角の余弦を掛けて変
調したパターン幅としたことを特徴とする請求項1記載
の液晶表示装置。2. The 2N extraction electrode patterns of the signal electrode group extraction portion, wherein the signal electrode extends over the entire width of the extraction portion and over a certain section of all or a part of the extraction portion height dimension. And the connection pattern with the corresponding signal voltage application element connection pad,
A pattern formed by forming a linear band shape and multiplying a fixed dimension equal to or smaller than the pitch of the signal voltage application element connection pad by a cosine of an angle formed by a perpendicular to a center line of each pattern as 2N pattern widths. The liquid crystal display device according to claim 1, wherein the liquid crystal display device has a width.
極パターンに関し、 その引出部の全幅に渡って、かつ引出部高さ寸法の全部
または一部の一定区間に渡って、前記信号電極と相対応
する信号電圧印加素子接続パッドとの結線パターンを、
直線状に形成し、 その形状として、一端を前記信号電圧印加素子接続パッ
ドのピッチ以下の一定寸法を基準とする上辺、他端を前
記信号電極ピッチ以下の寸法を基準とする底辺を有する
変型台形となし、 かつ2N個のそれぞれのパターン幅として、それぞれの
パターンの中心線の垂線とのなす角の余弦を掛けて変調
したパターン幅としたことを特徴とする請求項1記載の
液晶表示装置。3. The 2N extraction electrode patterns of the signal electrode group extraction portion, wherein the signal electrode extends over the entire width of the extraction portion and over a certain section of all or a part of the extraction portion height dimension. And the connection pattern with the corresponding signal voltage application element connection pad,
A deformed trapezoid that is formed in a linear shape and has, as its shape, one end having an upper side based on a certain dimension equal to or less than the pitch of the signal voltage application element connection pad and the other end having a bottom side based on a dimension equal to or less than the signal electrode pitch. 2. The liquid crystal display device according to claim 1, wherein each of the 2N pattern widths is a pattern width modulated by multiplying a cosine of an angle formed by a perpendicular of a center line of each pattern.
ターンに関し、 その引出部の全幅に渡って、かつ引出部高さ寸法の全部
または一部の一定区間に渡って、前記信号電極と相対応
する信号電圧印加素子接続パッドとの結線パターンを、
前記信号電極群ブロックの中心線と、左右最外の前記信
号電圧印加素子接続パッドの中心線と、前記引出部高さ
寸法の一定区間の区切り線とで形成される2等辺三角形
の2等辺線分上にて屈曲点を持つ折れ線となし、 かつ前記一定区間外の全部又は一部の2N個のそれぞれ
のパターン幅として、前記信号電圧印加素子接続パッド
のピッチ以下あるいは前記信号電極のピッチ以下の一定
寸法に、前記信号電極の中心線および相対応する信号電
圧印加素子接続パッドの中心線と前記引出部高さ寸法の
一定区間の区切り線との交点を結ぶ直線の垂線とのなす
角の余弦の2乗を掛けて変調したパターン幅としたこと
を特徴とする請求項1記載の液晶表示装置。4. The 2N number of extraction electrode patterns of the electrode group extraction portion, wherein the signal electrode and the signal electrode are connected over the entire width of the extraction portion and over a predetermined section of all or a part of the height of the extraction portion. The connection pattern with the corresponding signal voltage application element connection pad is
An isosceles line of an isosceles triangle formed by a center line of the signal electrode group block, a center line of the left and right outermost signal signal application element connection pads, and a dividing line of a fixed section of the height of the lead portion. No broken line with a bending point on the upper part, and the pattern width of all or a part of the 2N patterns outside the certain section, not more than the pitch of the signal voltage application element connection pad or not more than the pitch of the signal electrode Cosine of an angle formed between a center line of the signal electrode and the center line of the corresponding signal voltage applying element connection pad and a perpendicular line of a straight line connecting the intersection of the center line of the height dimension of the lead portion to a certain dimension. 2. The liquid crystal display device according to claim 1, wherein the modulated pattern width is obtained by multiplying the square by the following equation.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9154192A JPH112792A (en) | 1997-06-12 | 1997-06-12 | Liquid crystal display |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9154192A JPH112792A (en) | 1997-06-12 | 1997-06-12 | Liquid crystal display |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH112792A true JPH112792A (en) | 1999-01-06 |
Family
ID=15578856
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9154192A Pending JPH112792A (en) | 1997-06-12 | 1997-06-12 | Liquid crystal display |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH112792A (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1993026010A1 (en) * | 1992-06-05 | 1993-12-23 | Shapecourt Limited | Video cassettes and other pre-recorded media cartridges |
| KR100554217B1 (en) | 2004-06-15 | 2006-02-22 | 주식회사 티엘아이 | Chip-on-glass type liquid crystal display having means for compensating the voltage drop of the reference voltage |
| JP2006189548A (en) * | 2005-01-05 | 2006-07-20 | Seiko Epson Corp | Electro-optical device and electronic apparatus |
| KR100839482B1 (en) * | 2002-06-26 | 2008-06-19 | 엘지디스플레이 주식회사 | Gate driving device and method of line on glass type liquid crystal display |
| CN115236906A (en) * | 2022-06-30 | 2022-10-25 | 苏州华星光电技术有限公司 | Display device |
-
1997
- 1997-06-12 JP JP9154192A patent/JPH112792A/en active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1993026010A1 (en) * | 1992-06-05 | 1993-12-23 | Shapecourt Limited | Video cassettes and other pre-recorded media cartridges |
| KR100839482B1 (en) * | 2002-06-26 | 2008-06-19 | 엘지디스플레이 주식회사 | Gate driving device and method of line on glass type liquid crystal display |
| KR100554217B1 (en) | 2004-06-15 | 2006-02-22 | 주식회사 티엘아이 | Chip-on-glass type liquid crystal display having means for compensating the voltage drop of the reference voltage |
| JP2006189548A (en) * | 2005-01-05 | 2006-07-20 | Seiko Epson Corp | Electro-optical device and electronic apparatus |
| CN115236906A (en) * | 2022-06-30 | 2022-10-25 | 苏州华星光电技术有限公司 | Display device |
| CN115236906B (en) * | 2022-06-30 | 2023-08-22 | 苏州华星光电技术有限公司 | display device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5561440A (en) | Liquid crystal display device and driving method therefor | |
| US6879367B2 (en) | Terminals having meandering portions liquid crystal display including lead wires for connecting circuit wiring to connectional | |
| US6686985B1 (en) | Wiring pattern of liquid crystal display, liquid crystal display, and electronic equipment | |
| US6614498B1 (en) | Liquid-crystal display device and electronic equipment | |
| US10573260B2 (en) | Display device | |
| CN101408702A (en) | Liquid crystal display device | |
| JP2735099B2 (en) | Liquid crystal display | |
| US6307606B1 (en) | Color filter for use in display apparatus | |
| KR100961268B1 (en) | Array Board for Liquid Crystal Display | |
| JP2008275908A (en) | Liquid crystal panel and liquid crystal display device using the same | |
| JPH112792A (en) | Liquid crystal display | |
| JP4453434B2 (en) | Liquid crystal device and electronic device | |
| CN112666744B (en) | Color film substrate and manufacturing method thereof, display panel and display device | |
| KR100966438B1 (en) | LCD panel reduces resistance of storage wiring | |
| CN115762328B (en) | Display Devices | |
| CN111752055A (en) | display device | |
| US12399405B1 (en) | Pixel structure | |
| JP2012163755A (en) | Liquid crystal display device | |
| JPH08278480A (en) | Liquid crystal display device | |
| KR100226820B1 (en) | Position detection lcd apparatus | |
| JPH10228026A (en) | Liquid crystal display | |
| JP2009031471A (en) | Liquid crystal display | |
| CN117518576A (en) | Display panel and display device | |
| JP2003114655A (en) | Liquid crystal display device | |
| JPH04212929A (en) | color liquid crystal display element |