JPH11281709A - LSI tester - Google Patents
LSI testerInfo
- Publication number
- JPH11281709A JPH11281709A JP10083228A JP8322898A JPH11281709A JP H11281709 A JPH11281709 A JP H11281709A JP 10083228 A JP10083228 A JP 10083228A JP 8322898 A JP8322898 A JP 8322898A JP H11281709 A JPH11281709 A JP H11281709A
- Authority
- JP
- Japan
- Prior art keywords
- lsi
- output
- power supply
- input
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【課題】信号の品質を劣化させることなく、同時切り換
えノイズを低減する。
【解決手段】テスタ側に、ＬＳＩのハイ出力を終端する
電圧Ｖth（６−１）とロー出力を終端する電圧Ｖtl（６
−２）を設けて、テストパターンのデータを元にこれら
の電圧を切り替える。多くのＬＳＩ信号ピンが同時に変
化する場合に、Ｖth（６―１）とＶtl（６−２）を各々
ＬＳＩの出力レベルに近づけることにより、ＬＳＩの信
号ピンに流れる電流を制限し、ＬＳＩの入出力回路用電
源に流出，流入する電流を制限し、ＬＳＩの入出力回路
用電源ラインの電圧降下を低減する。
(57) [Problem] To reduce simultaneous switching noise without deteriorating signal quality. A voltage Vth (6-1) for terminating a high output of an LSI and a voltage Vtl (6) for terminating a low output are provided on a tester side.
-2), these voltages are switched based on test pattern data. When many LSI signal pins change simultaneously, Vth (6-1) and Vtl (6-2) are each brought close to the output level of the LSI, thereby limiting the current flowing through the signal pins of the LSI and thereby controlling the input of the LSI. The current flowing into and out of the power supply for the output circuit is limited, and the voltage drop of the power supply line for the input / output circuit of the LSI is reduced.
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、ＬＳＩの電気特性
をテストする装置（テスタ）に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an apparatus (tester) for testing electrical characteristics of an LSI.
【０００２】[0002]
【従来の技術】高速で動作するＬＳＩの信号ピンは、信
号の反射が発生しないように、テスタ側で信号を終端す
る方式を採用する場合が多い。2. Description of the Related Art A signal pin of an LSI operating at high speed often employs a method of terminating a signal on a tester side so that signal reflection does not occur.
【０００３】図１を用いてこの終端方式を説明する。図
１において、ＬＳＩの入出力回路２が出力モードの場
合、テスタのドライバ４の出力抵抗Ｒｔ(５）と電源Ｖ
ｔ(６）で終端される。ＬＳＩの出力レベルをＶout と
すると、(Ｖout−Ｖｔ）／Ｒｔの電流が、入出力回路用
電源３から出入りすることになる。[0003] This termination method will be described with reference to FIG. In FIG. 1, when the input / output circuit 2 of the LSI is in the output mode, the output resistance Rt (5) of the driver 4 of the tester and the power supply V
It is terminated at t (6). Assuming that the output level of the LSI is Vout, a current of (Vout-Vt) / Rt flows in and out of the input / output circuit power supply 3.
【０００４】通常は、出力レベルがハイの時とローの時
の電流がほぼ等しくなるように電源Ｖｔ（６）を設定す
る。また、この電流の変化に対して、ドライバ４で反射
が発生しないように、信号伝送ライン７の特性インピー
ダンスはドライバの出力抵抗５と等しくする。一方、Ｌ
ＳＩの入出力回路２が入力モードの場合、ドライバの電
源６は、ハイレベルＶｈ、またはローレベルＶｌを出力
する。従って、ドライバの電源６は、テスト時のＬＳＩ
の状態に応じて、Ｖｈ，Ｖｌ，Ｖｔの３種類の電圧が切
り替え可能になっている。Normally, the power supply Vt (6) is set so that the current when the output level is high and the current when the output level is low are almost equal. In addition, the characteristic impedance of the signal transmission line 7 is set equal to the output resistance 5 of the driver so that the driver 4 does not reflect the change in the current. On the other hand, L
When the SI input / output circuit 2 is in the input mode, the power supply 6 of the driver outputs a high level Vh or a low level Vl. Therefore, the power supply 6 of the driver is connected to the LSI at the time of the test.
, Three types of voltages Vh, Vl, and Vt can be switched.
【０００５】[0005]
【発明が解決しようとする課題】同時にハイ出力からロ
ー出力に変化するか、または同時に入力モードから出力
モードに変化するＬＳＩの信号ピンが多くなると、図１
の入出力回路用電源３の電源ラインに流れる電流の変化
が大きくなる。その結果、入出力回路用電源３の電源ラ
インの抵抗８の両端の電圧が大きく変動して、実際にＬ
ＳＩの入出力回路２にかかる電圧が予め設定した値から
変化してしまう。信号ピンが同時に変化する（切り替わ
る）ために発生する電源電圧の変動なので、これを同時
切り換えノイズと呼んでいる。When the number of signal pins of the LSI simultaneously changing from the high output to the low output or simultaneously changing from the input mode to the output mode increases, FIG.
The change in the current flowing through the power supply line of the input / output circuit power supply 3 becomes large. As a result, the voltage across the resistor 8 of the power supply line of the input / output circuit power supply 3 fluctuates greatly, and
The voltage applied to the SI input / output circuit 2 changes from a preset value. The fluctuation of the power supply voltage caused by the simultaneous change (switching) of the signal pins is referred to as simultaneous switching noise.
【０００６】入出力回路用電源３の電源ラインに流れる
電流の変化がゆっくりだと、入出力回路用電源３のセン
スを用いたフィードバック機構により、ＬＳＩの入出力
回路２にかかる電圧を予め設定した電圧に戻せるが、通
常は電流の変化が速いため、フィードバックの系は追従
できない。When the current flowing through the power supply line of the input / output circuit power supply 3 changes slowly, the voltage applied to the input / output circuit 2 of the LSI is preset by a feedback mechanism using the sense of the input / output circuit power supply 3. Although the voltage can be returned to normal, the change of current is usually fast, so that the feedback system cannot follow.
【０００７】大容量のアルミニウム電解コンデンサをバ
イパスコンデンサとして入出力回路用電源３に並列に接
続して、この電圧の変化を吸収する方法もあるが、入出
力回路用電源３のリークテスト時にコンデンサに電流が
流れてしまうなどの弊害が出る可能性があるため、適用
は難しい。There is a method in which a large-capacity aluminum electrolytic capacitor is connected in parallel to the input / output circuit power supply 3 as a bypass capacitor to absorb the change in the voltage. It is difficult to apply because there is a possibility that a harmful effect such as a current may flow.
【０００８】テスタ側で同時切り換えノイズを対策する
ために、ドライバ回路４ではなく、一定の電流をフォー
スする負荷回路を接続する方法がある。この場合、信号
ピンに流れる電流を制限できるため、同時切り換えノイ
ズを低減できるが、この負荷回路においてＬＳＩの出力
信号を反射させてしまうなどの問題があるため、高速で
のテストには適用困難である。In order to prevent simultaneous switching noise on the tester side, there is a method of connecting a load circuit for forcing a constant current instead of the driver circuit 4. In this case, the current flowing through the signal pin can be limited, so that the simultaneous switching noise can be reduced. However, this load circuit has a problem such as the reflection of the output signal of the LSI. is there.
【０００９】現状は、テストパターンで同時に変化する
信号ピンの数を制限する、あるいはＬＳＩの入出力回路
２にスキューを持たせて同時に変化しないようにするな
どの方法が提案されている。At present, there have been proposed methods of limiting the number of signal pins which change simultaneously in a test pattern, or providing a skew in the input / output circuit 2 of the LSI so as not to change at the same time.
【００１０】本発明の目的は、テスタ側で、信号の品質
を劣化させることなく、上記の同時切り換えノイズを低
減したＬＳＩテスタを提供することにある。An object of the present invention is to provide an LSI tester in which the above-described simultaneous switching noise is reduced without deteriorating the signal quality on the tester side.
【００１１】[0011]
【課題を解決するための手段】本発明においては、テス
タのドライバ電圧をＶih，Ｖil，Ｖth，Ｖtlの４種に設
定できるようにして、テストパターンに応じて、４種類
の電圧を切り替える。ここで、ＶihはＬＳＩが入力モー
ドの時に印加するハイレベル、ＶilはＬＳＩが入力モー
ドの時に印加するローレベル、ＶthはＬＳＩが出力モー
ドでハイレベルを出力している時の終端電圧、ＶtlはＬ
ＳＩが出力モードでローレベルを出力している時の終端
電圧である。In the present invention, the driver voltage of the tester can be set to four types, Vih, Vil, Vth, and Vtl, and the four types of voltages are switched according to the test pattern. Here, Vih is a high level applied when the LSI is in the input mode, Vil is a low level applied when the LSI is in the input mode, Vth is a termination voltage when the LSI outputs a high level in the output mode, and Vtl is L
This is the termination voltage when SI is outputting a low level in the output mode.
【００１２】図１を用いて本発明の作用および効果を説
明する。ＬＳＩの入出力回路２が出力モードでハイを出
力する場合、テスタのドライバ４の出力抵抗Ｒｔ（５）
と電源Ｖth（６）で終端される。ＬＳＩの出力レベルを
Ｖohとすると（Ｖoh−Ｖth）／Ｒｔの電流が入出力回路
用電源３からテスタへ流れ込む。従って、Ｖoh＞Ｖthの
条件の下でＶthをハイレベル出力が判定できる程度にＶ
ohに近づけることにより信号ピンからテスタに流れ込む
電流を小さくすることができる。The operation and effect of the present invention will be described with reference to FIG. When the input / output circuit 2 of the LSI outputs high in the output mode, the output resistance Rt (5) of the driver 4 of the tester
And the power supply Vth (6). Assuming that the output level of the LSI is Voh, a current of (Voh-Vth) / Rt flows from the input / output circuit power supply 3 to the tester. Therefore, under the condition of Voh> Vth, Vth is V
By approaching oh, the current flowing from the signal pin to the tester can be reduced.
【００１３】ＬＳＩの入出力回路２が出力モードでロー
を出力する場合、テスタのドライバ４の出力抵抗Ｒｔ
（５）と電源Ｖtl（６）で終端される。ＬＳＩの出力レ
ベルをＶolとすると（Ｖtl−Ｖol）／Ｒｔの電流がテス
タから入出力回路用電源３へ流れ込む。従って、Ｖtl＞
Ｖolの条件の下で、Ｖtlをローレベル出力が判定できる
程度にＶolに近づけることによりテスタから信号ピンに
流れ込む電流を小さくすることができる。When the input / output circuit 2 of the LSI outputs low in the output mode, the output resistance Rt of the driver 4 of the tester
(5) and power supply Vtl (6). Assuming that the output level of the LSI is Vol, a current of (Vtl-Vol) / Rt flows from the tester to the power supply 3 for the input / output circuit. Therefore, Vtl>
Under the condition of Vol, the current flowing from the tester to the signal pin can be reduced by bringing Vtl close to Vol to such an extent that the low-level output can be determined.
【００１４】[0014]
【発明の実施の形態】図２を用いて、テスタのドライバ
電圧をＶih，Ｖil，Ｖth，Ｖtlの４種に設定できるよう
にし、テストパターンに応じて、４種類の電圧を切り替
える本発明のテスタを説明する。図２は、テストパター
ンの構成要素のうち、１／０データ（９−１）とｉ／ｏ
データ（９−２）をもとに、Ｖih，Ｖil，Ｖth，Ｖtlの
４種の値から１種を選択するセレクタ１０を示してい
る。ｉ／ｏデータ（９−２）がｏでかつ１／０データ
（９−１）が１の時、ハイレベル出力を意味するため、
ドライバの電源６の電圧としてＶthを選択する。また、
ｉ／ｏデータ（９−２）が０でかつ１／０データ（９−
１）が０の時、ローレベル出力を意味するため、ドライ
バの電源６の電圧としてＶtlを選択する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Referring to FIG. 2, a tester driver voltage can be set to four types of Vih, Vil, Vth, and Vtl, and the tester of the present invention switches between four types of voltages according to a test pattern. Will be described. FIG. 2 shows 1/0 data (9-1) and i / o among the components of the test pattern.
The selector 10 selects one of four values, Vih, Vil, Vth, and Vtl, based on the data (9-2). When i / o data (9-2) is o and 1/0 data (9-1) is 1, it means high level output.
Vth is selected as the voltage of the power supply 6 of the driver. Also,
i / o data (9-2) is 0 and 1/0 data (9-
When 1) is 0, which means low level output, Vtl is selected as the voltage of the power supply 6 of the driver.
【００１５】ｉ／ｏデータ（９−２）が１でかつ１／０
データ（９−１）が１の時、ハイレベルをＬＳＩに印加
することを意味するため、ドライバの電源６の電圧とし
てＶihを選択する。また、ｉ／ｏデータ（９−２）がｉ
でかつ１／０データ（９−１）が０の時、ローレベルを
ＬＳＩに印加することを意味するため、ドライバの電源
６の電圧としてＶilを選択する。When the i / o data (9-2) is 1 and 1/0
When the data (9-1) is 1, which means that a high level is applied to the LSI, Vih is selected as the voltage of the power supply 6 of the driver. Also, i / o data (9-2) is i
When 1/0 data (9-1) is 0, which means that a low level is applied to the LSI, Vil is selected as the voltage of the power supply 6 of the driver.
【００１６】[0016]
【発明の効果】本発明のテスタによれば、ＬＳＩのハイ
出力とロー出力のそれぞれについてテスタ側で終端する
電圧を設定できるため、これらの電圧をＬＳＩの出力レ
ベルに近づけることにより、ＬＳＩの信号ピンに流れる
電流を制限できる。According to the tester of the present invention, it is possible to set the voltages to be terminated on the tester side for each of the high output and the low output of the LSI. Therefore, by bringing these voltages close to the output level of the LSI, the signal of the LSI can be set. The current flowing to the pin can be limited.
【００１７】多くのＬＳＩ信号ピンが同時に変化する場
合に、この方法を適用すれば、LSIの入出力回路用電源
に流出，流入する電流を制限できるため、ＬＳＩの入出
力回路用電源ラインの電圧降下を低減できる。ＬＳＩ出
力信号の伝送ラインについては、従来と同じように、伝
送ラインの特性インピーダンスに等しい抵抗で終端する
ため、反射は発生せず、信号の品質を維持できる。If this method is applied when many LSI signal pins change simultaneously, the current flowing into and out of the power supply for the input / output circuit of the LSI can be limited. The descent can be reduced. Since the transmission line of the LSI output signal is terminated with a resistance equal to the characteristic impedance of the transmission line as in the conventional case, no reflection occurs and the signal quality can be maintained.
【図１】ＬＳＩの信号ピンとテスタの接続方法を示した
説明図。FIG. 1 is an explanatory diagram showing a connection method between a signal pin of an LSI and a tester.
【図２】本発明の一実施例のテスタの動作説明図。FIG. 2 is an explanatory diagram of an operation of the tester according to one embodiment of the present invention.
１…ＬＳＩ、２…ＬＳＩの入出力回路、３…入出力回路
用電源、４…テスタのドライバ、５…ドライバの出力抵
抗（Ｒｔ）、６…ドライバの電源（Ｖｔ）、６−１…Ｖ
th値、６−２…Ｖtl値、６−３…Ｖih値、６−４…Ｖil
値、７…信号伝送ライン、８…電源ラインの抵抗、９−
１…１／０データ、９−２…ｉ／ｏデータ、１０…セレ
クタ。DESCRIPTION OF SYMBOLS 1 ... LSI, 2 ... LSI input / output circuit, 3 ... Power supply for input / output circuit, 4 ... Tester driver, 5 ... Driver output resistance (Rt), 6 ... Driver power supply (Vt), 6-1 ... V
th value, 6-2 ... Vtl value, 6-3 ... Vih value, 6-4 ... Vil
Value, 7: signal transmission line, 8: resistance of power supply line, 9-
1 ... 1/0 data, 9-2 ... i / o data, 10 ... Selector.
Claims (1)
応じて、これらの終端電圧を切り替える機能を備えたこ
とを特徴とするＬＳＩテスタ。1. An LSI tester having two types of termination voltages and having a function of switching these termination voltages according to a test pattern.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10083228A JPH11281709A (en) | 1998-03-30 | 1998-03-30 | LSI tester |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10083228A JPH11281709A (en) | 1998-03-30 | 1998-03-30 | LSI tester |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11281709A true JPH11281709A (en) | 1999-10-15 |
Family
ID=13796471
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10083228A Pending JPH11281709A (en) | 1998-03-30 | 1998-03-30 | LSI tester |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11281709A (en) |
-
1998
- 1998-03-30 JP JP10083228A patent/JPH11281709A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10506750A (en) | True hysteresis window comparator | |
| JPH07226666A (en) | Method and circuit for controlling voltage reflection on a transmission line | |
| US20070268012A1 (en) | Waveform input circuit, waveform observation unit and semiconductor test apparatus | |
| JPH10111341A (en) | Ic testing device | |
| US7409615B2 (en) | Test apparatus and test method | |
| US20050099219A1 (en) | Setting multiple chip parameters using one IC terminal | |
| EP0838689B1 (en) | Test of circuits with Schmitt inputs | |
| US8183893B2 (en) | Driver comparator circuit | |
| JP2861973B2 (en) | Test circuits for semiconductor integrated logic circuits | |
| JP3555953B2 (en) | Apparatus for testing connections with pulling resistors | |
| JPH11281709A (en) | LSI tester | |
| US5241264A (en) | IC test apparatus | |
| US6838907B1 (en) | Supplying logic values for sampling on high-speed interfaces | |
| JP2927095B2 (en) | Test circuit for semiconductor integrated circuits | |
| JP3556615B2 (en) | Test apparatus and test method for differential data driver | |
| JP4395156B2 (en) | Semiconductor test equipment | |
| JP3971165B2 (en) | Semiconductor test equipment | |
| JP3052834B2 (en) | Shared input / output interface circuit for semiconductor inspection equipment | |
| JP3025551B2 (en) | DC characteristics test circuit | |
| JP4627924B2 (en) | Semiconductor device test equipment | |
| JP4173229B2 (en) | IC test equipment | |
| JP2003035750A (en) | Semiconductor integrated circuit testing apparatus, testing board, and semiconductor integrated circuit testing method | |
| JP2633692B2 (en) | Semiconductor test method | |
| JPH1010200A (en) | Semiconductor device testing method and semiconductor testing device | |
| JP5003955B2 (en) | IC tester |