[go: up one dir, main page]

JPH11298243A - Current control circuit and frequency generation circuit - Google Patents

Current control circuit and frequency generation circuit

Info

Publication number
JPH11298243A
JPH11298243A JP10099429A JP9942998A JPH11298243A JP H11298243 A JPH11298243 A JP H11298243A JP 10099429 A JP10099429 A JP 10099429A JP 9942998 A JP9942998 A JP 9942998A JP H11298243 A JPH11298243 A JP H11298243A
Authority
JP
Japan
Prior art keywords
transistor
current
collector
base
transistors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10099429A
Other languages
Japanese (ja)
Inventor
Genichi Saeki
元一 佐伯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP10099429A priority Critical patent/JPH11298243A/en
Publication of JPH11298243A publication Critical patent/JPH11298243A/en
Pending legal-status Critical Current

Links

Landscapes

  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
  • Amplifiers (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a current control circuit which outputs a current following the variance of a low frequency and can suppress the output of the current following the variance of a high frequency by controlling a collector current and outputting a current in accordance with the collector current. SOLUTION: A current control circuit 51 constitutes a low band pass filter, LPF and a minute current ΔI corresponding to only the variance of a low frequency is obtained among the variances of a power supply voltage Vcc according to the set value of cut-off frequency of the LPF. The circuit 51 outputs a current following the variance of a low frequency if the voltage Vcc varies at a low frequency level and can suppress the output of a current following the variance of a high frequency if the high frequency noises are mixed into the voltage Vcc to vary at the high frequency. Therefore, if the noises are mixed into the voltage Vcc at a specific frequency level, the cut-off frequency is set to attenuate the noises and the constants can be set for resistance elements R1 and R2 and a capacitor C, respectively.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、例えばテレビジョ
ンやラジオのチューナー(tuner )等に用いられる、所
定の周波数の発振信号を生成する周波数生成回路に関す
る。本発明は、電源電圧に応じた電流を出力する電流調
整回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a frequency generating circuit for generating an oscillating signal of a predetermined frequency, which is used, for example, in a television or radio tuner. The present invention relates to a current adjustment circuit that outputs a current according to a power supply voltage.

【0002】[0002]

【従来の技術】図1は、差動対のトランジスタを用いた
発振回路の一例を示す回路図である。この発振回路10
0は、電源電圧Vccの供給端子Tv に一方のトランジス
タQ11のコレクタが抵抗素子R10を介して接続され、前
記電源電圧Vccの供給端子Tv に他方のトランジスタQ
12のコレクタが接続され、エミッタ同士の接続点NQが
電流源I10を介して接地され、各ベースには一定電圧が
各々抵抗素子R11,R12を介して供給されてバイアス電
圧が供給されている差動対のトランジスタQ11,Q
12と、一方のトランジスタQ11のコレクタに一端が接続
された第1のキャパシタC11と、他方のトランジスタQ
12のベースに一端が接続され、他端が前記第1のキャパ
シタC11の他端に接続された第2のキャパシタC12と、
第1のキャパシタC11の他端に接続された共振回路とを
有する。
2. Description of the Related Art FIG. 1 is a circuit diagram showing an example of an oscillation circuit using a differential pair of transistors. This oscillation circuit 10
0, the power supply voltage the collector of one transistor Q 11 to the supply terminal T v of Vcc is connected via a resistor element R 10, supply terminal T v the other transistor Q of the power supply voltage Vcc
Is connected to the collector of 12, connection point NQ between the emitters is grounded via the current source I 10, a bias voltage is supplied is supplied through a constant voltage are each resistive element R 11, R 12 in each base Transistors Q 11 , Q
12, a first capacitor C 11 having one end connected to the collector of one transistor Q 11, the other transistor Q
One end connected to the 12-based, a second capacitor C 12 whose other end is connected to the other end of the first capacitor C 11,
And a resonant circuit connected to the other end of the first capacitor C 11.

【0003】共振回路は、インダクタL13およびキャパ
シタC13を並列接続して構成される。ノードN27はイ
ンダクタL13の一端に接続され、キャパシタC13の一端
に接続され、ノードN26に接続されている。ノードN
28はインダクタL13の他端に接続され、キャパシタC
13の他端に接続され、接地されている。符号GNDは接
地電位を示す。
[0003] resonance circuit is configured to inductor L 13 and capacitor C 13 connected in parallel. Node N27 is connected to one end of the inductor L 13, is connected to one end of the capacitor C 13, is connected to the node N26. Node N
28 is connected to the other end of the inductor L 13, a capacitor C
13 is connected to the other end and grounded. Symbol GND indicates a ground potential.

【0004】キャパシタC11の一端は端子T0 に接続さ
れ、キャパシタC12の一端は端子T1 に接続されてい
る。この端子T0 ,T1 は、発振信号を出力する出力端
子を構成する。キャパシタC11の他端はノードN26に
接続され、キャパシタC12の他端はノードN26に接続
されている。
[0004] One end of the capacitor C 11 is connected to the terminal T 0, one end of the capacitor C 12 is connected to the terminal T 1. The terminals T 0 and T 1 constitute output terminals for outputting an oscillation signal. The other end of the capacitor C 11 is connected to the node N26, the other end of the capacitor C 12 is connected to the node N26.

【0005】ノードN22は、電源電圧Vccの供給端子
V に接続され、npn型トランジスタQ12のコレクタ
に接続されている。ノードN22とノードN23の間に
抵抗素子R10が接続されている。ノードN23は、端子
0 に接続されており、npn型トランジスタQ11のコ
レクタに接続されている。ノードN24は、端子T1
接続されており、npn型トランジスタQ12のベースに
接続されている。トランジスタQ11のベースは、抵抗素
子R11を介してノードN25に接続されている。ノード
N25とノードN24との間には、抵抗素子R12が接続
されている。ノードN25は、定電圧源Eに接続され
て、一定電圧が供給されている。
[0005] node N22 is connected to the supply terminal T V power supply voltage Vcc, is connected to the collector of the npn-type transistor Q 12. Resistive element R 10 between the nodes N22 and N23 are connected. Node N23 is connected to the terminal T 0, and is connected to the collector of the npn-type transistor Q 11. Node N24 is connected to the terminal T 1, and is connected to the base of the npn transistor Q 12. The base of transistor Q 11 is connected to the node N25 via a resistance element R 11. Between node N25 and node N24, the resistance element R 12 is connected. The node N25 is connected to the constant voltage source E and is supplied with a constant voltage.

【0006】半導体集積回路(IC:Integrated Circu
it)110は、抵抗素子R10,R11,R12と、差動対の
トランジスタQ11,Q12と、電流源I10と、定電圧源E
とを有する。電流源I10は抵抗素子で構成することがで
きる。キャパシタC11,C12,C13およびインダクタL
13は、半導体集積回路110に外付けされており、この
外付け部分を符号120で示している。
A semiconductor integrated circuit (IC: Integrated Circuit)
it) 110 includes resistance elements R 10 , R 11 , R 12 , transistors Q 11 , Q 12 of a differential pair, a current source I 10, and a constant voltage source E
And Current source I 10 can be a resistor element. Capacitors C 11 , C 12 , C 13 and inductor L
Reference numeral 13 is externally attached to the semiconductor integrated circuit 110, and the externally attached portion is indicated by reference numeral 120.

【0007】この発振回路100の発振信号の発振周波
数は、インダクタL13およびキャパシタC13を並列接続
した共振回路の共振周波数によって決定される。また、
発振回路100のトランジスタQ11,Q12の寄生容量や
該トランジスタQ11,Q12のベース入力容量Cπ等によ
り決定され、以下、該トランジスタQ11,Q12の総容量
をCpとする。ベース入力容量CπはQ11,Q12のエミ
ッタ電流により決定される。
[0007] oscillation frequency of the oscillation signal of the oscillation circuit 100 is determined by the resonant frequency of the resonant circuit inductor L 13 and capacitor C 13 connected in parallel. Also,
Is determined by the base input capacitance Cπ such parasitic capacitance and the transistor Q 11, Q 12 of the transistors Q 11, Q 12 of the oscillation circuit 100, hereinafter, the total capacity of the transistor Q 11, Q 12 and Cp. The base input capacitance Cπ is determined by the emitter currents of Q 11 and Q 12 .

【0008】総容量Cpはトランジスタのコレクタ・エ
ミッタ間電圧Vceにも依存するため、電源電圧Vccが変
動するとコレクタ・エミッタ間電圧Vceが変動し、総容
量Cpが変動する。通常、電源電圧Vccが上昇すると総
容量Cpが小さくなり、発振周波数が上昇する。一方、
電源電圧Vccが下降すると総容量Cpが大きくなり、発
振周波数が下降する。
Since the total capacitance Cp also depends on the collector-emitter voltage Vce of the transistor, if the power supply voltage Vcc fluctuates, the collector-emitter voltage Vce fluctuates, and the total capacitance Cp fluctuates. Normally, when the power supply voltage Vcc increases, the total capacitance Cp decreases, and the oscillation frequency increases. on the other hand,
When the power supply voltage Vcc decreases, the total capacitance Cp increases, and the oscillation frequency decreases.

【0009】図2は、電流調整回路50を有する周波数
生成回路200の回路図である。この周波数生成回路2
00では、差動対のトランジスタQ11,Q12のエミッタ
同士の接続点NQにノードN20が接続され、ノードN
20には電流調整回路50の出力端子TC0が接続されて
いる。
FIG. 2 is a circuit diagram of a frequency generation circuit 200 having a current adjustment circuit 50. This frequency generation circuit 2
00, the node N20 is connected to the connection point NQ between the emitters of the transistors Q 11 and Q 12 of the differential pair,
The output terminal T C0 of the current adjustment circuit 50 is connected to 20.

【0010】電流調整回路50では、電源電圧Vccを入
力端子TV0から入力し、電源電圧Vccを分圧抵抗RB1
B2により分圧し、分圧抵抗RB1,RB2の接続点NBに
はnpn型トランジスタQ17のベースが接続されてい
る。トランジスタQ17のエミッタは抵抗素子R17を介し
て接地されており、コレクタは出力端子TC0に接続され
ている。なお、図2の周波数生成回路200では、発振
回路220について図1の発振回路100と同一構成部
分は同一符号を付しており、同一構成部分の説明を省略
する。
In the current adjusting circuit 50, the power supply voltage Vcc is input from the input terminal T V0 , and the power supply voltage Vcc is divided into the voltage dividing resistors R B1 ,
Divided by R B2, the dividing resistors R B1, the connection point of R B2 NB base of the npn-type transistor Q 17 is connected. The emitter of the transistor Q 17 is grounded through a resistor R 17, the collector is connected to the output terminal T C0. In the frequency generation circuit 200 of FIG. 2, the same components of the oscillation circuit 220 as those of the oscillation circuit 100 of FIG. 1 are denoted by the same reference numerals, and the description of the same components will be omitted.

【0011】周波数生成回路200は、半導体集積回路
210と外付け部分120とを有する。周波数生成回路
200は、回路構成では、電流調整回路50と発振回路
220とを有する。半導体集積回路210は、電流調整
回路50と、抵抗素子R10,R11,R12と、差動対のト
ランジスタQ11,Q12と、電流源I10と、定電圧源Eと
を有する。ノードN21は、電源電圧Vccの供給端子T
V と、ノードN22と、入力端子TV0とに接続されてい
る。
The frequency generation circuit 200 has a semiconductor integrated circuit 210 and an external part 120. The frequency generation circuit 200 has a current adjustment circuit 50 and an oscillation circuit 220 in the circuit configuration. The semiconductor integrated circuit 210 includes a current regulating circuit 50, a resistance element R 10, R 11, R 12 , and transistors Q 11, Q 12 of the differential pair, a current source I 10, and a constant voltage source E. The node N21 is connected to a supply terminal T of the power supply voltage Vcc.
V , the node N22, and the input terminal T V0 .

【0012】電源電圧Vccの上昇時にはコレクタ電流I
c が増加してQ11,Q12エミッタに流れる電流が増加
し、ベース入力容量Cπが増加する。このようにして、
電源電圧Vccの上昇時における総容量Cpの減少を抑え
ることができる。電源電圧Vccの下降時にはコレクタ電
流Ic が減少してQ11,Q12エミッタ電流が減少し、ベ
ース入力容量Cπが減少する。このようにして、電源電
圧Vccの下降時における総容量Cpの増加を抑えること
ができる。
When the power supply voltage Vcc rises, the collector current I
As c increases, the current flowing through the Q 11 and Q 12 emitters increases, and the base input capacitance Cπ increases. In this way,
A decrease in the total capacitance Cp when the power supply voltage Vcc rises can be suppressed. When lowering the power supply voltage Vcc is Q 11, Q 12 emitter current is reduced to decrease the collector current I c is the base input capacitance Cπ is reduced. In this manner, an increase in the total capacitance Cp when the power supply voltage Vcc falls can be suppressed.

【0013】図3は、図2の周波数生成回路の出力信号
を周波数分析した周波数特性図である。横軸は周波数f
を示し、縦軸はレベルLを示す。発振周波数の設計値で
ある第1のピーク周波数f1 の両側に、前記高周波ノイ
ズによる第2のピーク周波数f2 および第3のピーク周
波数f3 が現れている。図3の周波数特性図では、周波
数f1 ,f2 ,f3 の間隔は高周波ノイズの周波数fNS
に等しい。
FIG. 3 is a frequency characteristic diagram obtained by frequency-analyzing the output signal of the frequency generation circuit of FIG. The horizontal axis is frequency f
And the vertical axis indicates the level L. The first sides of the peak frequency f 1 is the design value of the oscillation frequency, the high frequency noise caused by the second peak frequency f 2 and the third peak frequency f 3 has appeared. In the frequency characteristic diagram of FIG. 3, the interval between the frequencies f 1 , f 2 and f 3 is the frequency f NS of the high-frequency noise.
be equivalent to.

【0014】[0014]

【発明が解決しようとする課題】図2の周波数生成回路
では、電源電圧Vccに高周波ノイズが混入すると、この
高周波ノイズに伴ってコレクタ電流Ic が変動し、発振
回路220の出力信号中のノイズ成分として現れる、と
いう問題がある。すなわち、図2の周波数生成回路で
は、電源電圧Vccの低周波数の変動による発振周波数の
変動を抑えることができるが、電源電圧Vccに高周波ノ
イズが混入した場合に発振信号中に高周波ノイズが混入
する、という課題がある。
In the frequency generator of Figure 2 [0008], when high frequency noise is mixed to the power supply voltage Vcc, and the collector current I c is varied in accordance with the high-frequency noise, noise in the output signal of the oscillation circuit 220 There is a problem that it appears as a component. That is, in the frequency generation circuit of FIG. 2, fluctuation of the oscillation frequency due to fluctuation of the low frequency of the power supply voltage Vcc can be suppressed, but when high frequency noise is mixed in the power supply voltage Vcc, high frequency noise is mixed in the oscillation signal. , There is a problem.

【0015】本発明の目的は、電源電圧が低周波数で変
動した場合に該低周波数の変動に追従した電流を出力す
ることができ、電源電圧に高周波ノイズが混入して高周
波数で変動した場合に該高周波数の変動に追従した電流
の出力を抑えることができる電流調整回路を提供するこ
とにある。本発明の目的は、電源電圧の低周波数の変動
による発振周波数の変動を抑えることができると共に、
電源電圧に高周波ノイズが混入した場合に発振信号中に
高周波ノイズが混入することを防ぐことができる周波数
生成回路を提供することにある。
An object of the present invention is to output a current following a low-frequency fluctuation when a power supply voltage fluctuates at a low frequency, and to output a current at a high frequency when high-frequency noise is mixed in the power supply voltage. Another object of the present invention is to provide a current adjustment circuit capable of suppressing the output of a current following the fluctuation of the high frequency. An object of the present invention is to suppress fluctuations in the oscillation frequency due to fluctuations in the low frequency of the power supply voltage,
An object of the present invention is to provide a frequency generation circuit that can prevent high frequency noise from being mixed in an oscillation signal when high frequency noise is mixed in a power supply voltage.

【0016】[0016]

【課題を解決するための手段】本発明の電流調整回路で
は、エミッタ同士が抵抗素子を介して接続され、一方の
トランジスタのベースには電源電圧に比例した電圧が供
給され、他方のトランジスタのベースには一定電圧が供
給され、双方のエミッタが各々電流源を介して接地され
ている第1の差動対のトランジスタと、前記一方のトラ
ンジスタのコレクタにエミッタが接続され、コレクタが
前記電源電圧の供給端子に接続された第1のトランジス
タと、前記他方のトランジスタのコレクタにエミッタが
接続され、コレクタが前記電源電圧の供給端子に接続さ
れた第2のトランジスタと、前記第1のトランジスタの
ベースに一端が接続され、前記第2のトランジスタのベ
ースに他端が接続されたキャパシタと、該キャパシタの
前記一端に一方のトランジスタのベースが接続され、前
記他端に他方のトランジスタのベースが接続され、エミ
ッタ同士が抵抗素子を介して接続され、双方のエミッタ
が各々電流源を介して前記電源電圧の供給端子に接続さ
れている第2の差動対のトランジスタと、前記第2の差
動対のトランジスタの双方のコレクタに接続されて双方
のコレクタ電流を制御するカレントミラー回路と、前記
コレクタ電流に応じた電流を出力する出力回路とを有す
る。
In the current adjusting circuit according to the present invention, the emitters are connected to each other through a resistance element, a voltage proportional to the power supply voltage is supplied to the base of one transistor, and the base of the other transistor is supplied. Is supplied with a constant voltage, and both emitters are respectively connected to the ground via a current source. A transistor of the first differential pair is connected to the collector of the one transistor, and the collector is connected to the power supply voltage. A first transistor connected to a supply terminal, a second transistor having an emitter connected to the collector of the other transistor, and a collector connected to a supply terminal for the power supply voltage; and a base connected to the base of the first transistor. A capacitor having one end connected thereto and the other end connected to the base of the second transistor, and one end connected to the one end of the capacitor; The base of the transistor is connected, the base of the other transistor is connected to the other end, the emitters are connected to each other via a resistance element, and both emitters are connected to the supply terminal of the power supply voltage via current sources. A second differential pair of transistors, a current mirror circuit connected to both collectors of the second differential pair of transistors to control both collector currents, and outputs a current corresponding to the collector current Output circuit.

【0017】本発明の電流調整回路では、好適には、前
記出力回路は、前記第2の差動対のトランジスタのうち
前記一方のトランジスタのコレクタにアノードが接続さ
れ、カソードが抵抗素子を介して接地されたダイオード
と、前記アノードへ定電流を出力する定電流源と、前記
アノードにベースが接続され、エミッタが抵抗素子を介
して接地された第3のトランジスタと、該第3のトラン
ジスタのコレクタに接続された出力端子とを有する。
In the current adjusting circuit according to the present invention, preferably, in the output circuit, an anode is connected to a collector of the one of the transistors of the second differential pair, and a cathode is connected via a resistance element. A grounded diode, a constant current source that outputs a constant current to the anode, a third transistor having a base connected to the anode, an emitter grounded via a resistor, and a collector of the third transistor. And an output terminal connected to the output terminal.

【0018】本発明の周波数生成回路では、電源電圧の
供給端子に一方のトランジスタのコレクタが抵抗素子を
介して接続され、前記電源電圧の供給端子に他方のトラ
ンジスタのコレクタが接続され、エミッタ同士の接続点
が電流源を介して接地され、各ベースには一定電圧が各
々抵抗素子を介して供給されてバイアス電圧が供給され
ている差動対のトランジスタと、該差動対のトランジス
タのうち前記一方のトランジスタのコレクタに一端が接
続された第1のキャパシタと、該差動対のトランジスタ
のうち前記他方のトランジスタのベースに一端が接続さ
れ、他端が前記第1のキャパシタの他端に接続された第
2のキャパシタと、前記第1のキャパシタの他端に接続
された共振回路とを有する発振回路、および、エミッタ
同士が抵抗素子を介して接続され、一方のトランジスタ
のベースには前記電源電圧に比例した電圧が供給され、
他方のトランジスタのベースには一定電圧が供給され、
双方のエミッタが各々電流源を介して接地されている第
1の差動対のトランジスタと、前記第1の差動対のトラ
ンジスタのうち前記一方のトランジスタのコレクタにエ
ミッタが接続され、コレクタが前記電源電圧の供給端子
に接続された第1のトランジスタと、前記第1の差動対
のトランジスタのうち前記他方のトランジスタのコレク
タにエミッタが接続され、コレクタが前記電源電圧の供
給端子に接続された第2のトランジスタと、前記第1の
トランジスタのベースに一端が接続され、前記第2のト
ランジスタのベースに他端が接続されたキャパシタと、
該キャパシタの前記一端に一方のトランジスタのベース
が接続され、前記他端に他方のトランジスタのベースが
接続され、エミッタ同士が抵抗素子を介して接続され、
双方のエミッタが各々電流源を介して前記電源電圧の供
給端子に接続されている第2の差動対のトランジスタ
と、前記第2の差動対のトランジスタの双方のコレクタ
に接続されて双方のコレクタ電流を制御するカレントミ
ラー回路と、前記コレクタ電流に応じた電流を前記発振
回路の前記エミッタ同士の接続点に出力する出力回路と
を有する電流調整回路を具備して、前記第1のキャパシ
タの前記一端または前記第2のキャパシタの前記一端に
発振信号を出力する出力端子が接続された構成である。
In the frequency generation circuit according to the present invention, the collector of one transistor is connected to the supply terminal of the power supply voltage via the resistance element, the collector of the other transistor is connected to the supply terminal of the power supply voltage, and the emitters are connected to each other. A connection point is grounded via a current source, a constant voltage is supplied to each base via a resistance element, and a bias voltage is supplied to each base. A first capacitor having one end connected to the collector of one transistor, one end connected to the base of the other transistor of the differential pair of transistors, and the other end connected to the other end of the first capacitor; An oscillation circuit having a second capacitor and a resonance circuit connected to the other end of the first capacitor; And are connected, the base of one transistor is supplied a voltage proportional to the power supply voltage,
A constant voltage is supplied to the base of the other transistor,
A first differential pair of transistors, both emitters of which are grounded via a current source, respectively, and an emitter is connected to a collector of the one of the transistors of the first differential pair, and the collector is A first transistor connected to a power supply voltage supply terminal, an emitter connected to a collector of the other transistor of the first differential pair of transistors, and a collector connected to the power supply voltage supply terminal; A second transistor, a capacitor having one end connected to the base of the first transistor and the other end connected to the base of the second transistor;
The base of one transistor is connected to the one end of the capacitor, the base of the other transistor is connected to the other end, the emitters are connected via a resistance element,
A second differential pair of transistors, both emitters of which are connected to a supply terminal of the power supply voltage via a current source, and both emitters of which are connected to both collectors of the second differential pair of transistors, respectively. A current mirror circuit for controlling a collector current; and an output circuit for outputting a current corresponding to the collector current to a connection point between the emitters of the oscillation circuit. An output terminal for outputting an oscillation signal is connected to the one end or the one end of the second capacitor.

【0019】本発明の周波数生成回路では、好適には、
前記出力回路は、前記第2の差動対のトランジスタのう
ち前記一方のトランジスタのコレクタにアノードが接続
され、カソードが抵抗素子を介して接地されたダイオー
ドと、前記アノードへ定電流を出力する定電流源と、前
記アノードにベースが接続され、エミッタが抵抗素子を
介して接地され、コレクタが前記発振回路の前記エミッ
タ同士の接続点に接続された第3のトランジスタとを有
する。
In the frequency generation circuit of the present invention, preferably,
The output circuit includes a diode having an anode connected to a collector of the one of the transistors of the second differential pair, and a cathode having a cathode grounded via a resistance element, and a constant current for outputting a constant current to the anode. A current source; and a third transistor having a base connected to the anode, an emitter grounded via a resistor, and a collector connected to a connection point between the emitters of the oscillation circuit.

【0020】本発明の電流調整回路では、電源電圧が微
小変動すると、第1の差動対のトランジスタのエミッタ
間に接続された抵抗素子に、電源電圧の微小変動による
微小電圧に比例した微小電流が流れる。この微小電流
は、第1のトランジスタおよび第2のトランジスタのベ
ース電流を微小に変化させ、その微小電流による微小電
圧が電流調整回路のキャパシタの端子間に発生する。こ
のキャパシタの端子間に生じた微小電圧により、第2の
差動対のトランジスタのエミッタ間に接続された抵抗素
子に微小電流が流れる。この微小電流に比例した電流
が、カレントミラー回路によって、第2の差動対のトラ
ンジスタのうち第1のトランジスタのコレクタとカレン
トミラー回路との接続点から出力される。
In the current adjusting circuit according to the present invention, when the power supply voltage fluctuates minutely, the resistance element connected between the emitters of the transistors of the first differential pair supplies a minute current proportional to the minute voltage due to the minute fluctuation of the power supply voltage. Flows. This minute current minutely changes the base current of the first transistor and the second transistor, and a minute voltage due to the minute current is generated between the terminals of the capacitor of the current adjustment circuit. The minute voltage generated between the terminals of the capacitor causes a minute current to flow through the resistance element connected between the emitters of the transistors of the second differential pair. A current proportional to the minute current is output by the current mirror circuit from a connection point between the collector of the first transistor of the second differential pair of transistors and the current mirror circuit.

【0021】本発明の電流調整回路では、第2の差動対
のトランジスタのうち前記一方のトランジスタのコレク
タにアノードが接続され、カソードが抵抗素子を介して
接地されたダイオードと、前記アノードへ定電流を出力
する定電流源と、前記アノードにベースが接続され、エ
ミッタが抵抗素子を介して接地された第3のトランジス
タと、該第3のトランジスタのコレクタに接続された出
力端子とを有することで、ダイオードおよびダイオード
に接続された抵抗素子と、第3のトランジスタおよび第
3のトランジスタに接続された抵抗素子とによりカレン
トミラー回路が構成され、ダイオードのアノードに流入
する電流と等しい電流が、第3のトランジスタのコレク
タに生じる。
In the current adjusting circuit according to the present invention, the anode of the transistor of the second differential pair is connected to the collector of one of the transistors, and the cathode is connected to the ground through a resistor. A constant current source for outputting a current, a third transistor having a base connected to the anode, an emitter grounded via a resistor, and an output terminal connected to a collector of the third transistor; A current mirror circuit is formed by the diode, the resistance element connected to the diode, and the third transistor and the resistance element connected to the third transistor, and a current equal to the current flowing into the anode of the diode is generated by the current mirror circuit. 3 occurs at the collector of the transistor.

【0022】[0022]

【発明の実施の形態】以下、本発明の実施形態を添付図
面を参照して説明する。図4は、本発明に係る電流調整
回路の一例を示す回路図である。
Embodiments of the present invention will be described below with reference to the accompanying drawings. FIG. 4 is a circuit diagram showing an example of the current adjustment circuit according to the present invention.

【0023】この電流調整回路51では、エミッタ同士
が抵抗素子R1 を介して接続され、一方のトランジスタ
1 のベースには電源電圧Vccに比例した電圧VN0が供
給され、他方のトランジスタQ2 のベースには一定電圧
が供給され、双方のエミッタが各々電流源IQ1,IQ2
介して接地されている第1の差動対のトランジスタ
1 ,Q2 と、前記一方のトランジスタQ1 のコレクタ
にエミッタが接続され、コレクタが前記電源電圧Vccの
入力端子TV0に接続された第1のトランジスタQ3と、
前記他方のトランジスタQ2 のコレクタにエミッタが接
続され、コレクタが前記電源電圧Vccの入力端子TV0
接続された第2のトランジスタQ4 と、前記第1のトラ
ンジスタQ3 のベースに一端が接続され、前記第2のト
ランジスタQ4 のベースに他端が接続されたキャパシタ
Cと、該キャパシタCの前記一端に一方のトランジスタ
1 のベースが接続され、前記他端に他方のトランジス
タP2のベースが接続され、エミッタ同士が抵抗素子R
2 を介して接続され、双方のエミッタが各々電流源
P1,IP2を介して前記電源電圧Vccの入力端子TV0
接続されている第2の差動対のトランジスタP1 ,P2
と、前記第2の差動対のトランジスタP1 ,P2 の双方
のコレクタに接続されて双方のコレクタ電流を制御する
カレントミラー回路と、コレクタ電流に応じた電流を出
力する出力回路55とを有する。
[0023] In the current regulating circuit 51, is connected emitters each other via the resistance element R 1, the base of one transistor Q 1 is supplied a voltage V N0 proportional to the power supply voltage Vcc, and the other transistor Q 2 The base of the first differential pair of transistors Q 1 and Q 2 whose emitters are grounded via current sources I Q1 and I Q2 , respectively, and the one transistor Q 1 the collector emitter connected to a first transistor Q 3 whose collector is connected to the input terminal T V0 of the power supply voltage Vcc,
Emitter connected to the collector of the other transistor Q 2, the second transistor Q 4 whose collector is connected to the input terminal T V0 of the power supply voltage Vcc, one end to the base of the first transistor Q 3 connected is a capacitor C whose other end is connected to the base of the second transistor Q 4, one transistor-based P 1 to said one end of the capacitor C is connected, the other transistor P 2 on the other end The base is connected and the emitters are connected to the resistance element R
2 and a second differential pair of transistors P 1 , P 2 whose emitters are connected to the input terminal T V0 of the power supply voltage Vcc via current sources I P1 , I P2 , respectively.
A current mirror circuit connected to both collectors of the transistors P 1 and P 2 of the second differential pair for controlling both collector currents, and an output circuit 55 for outputting a current corresponding to the collector currents. Have.

【0024】出力回路55は、前記第2の差動対のトラ
ンジスタP1 ,P2 のうち前記一方のトランジスタP1
のコレクタにアノードが接続され、カソードが抵抗素子
D1を介して接地されたダイオードD1と、前記アノー
ドへ定電流Iを出力する定電流源ID1と、前記アノード
にベースが接続され、エミッタが抵抗素子RQ7を介して
接地された第3のトランジスタQ7 と、該第3のトラン
ジスタQ7 のコレクタに接続された出力端子TC0とを有
する。前記第2の差動対のトランジスタP1 ,P2 の各
ベースには、一定電圧が各々同一抵抗値の抵抗素子
31,R32を介して供給されてバイアス電圧が供給され
ている。
The output circuit 55, transistor P 1 of the one of the transistors P 1, P 2 of the second differential pair
A diode D1 whose anode is connected to a collector of the same and a cathode is grounded via a resistance element R D1 , a constant current source I D1 that outputs a constant current I to the anode, a base is connected to the anode, and an emitter is connected It has a third transistor Q 7 grounded via a resistance element R Q7 , and an output terminal T C0 connected to the collector of the third transistor Q 7 . A constant voltage is supplied to each base of the transistors P 1 and P 2 of the second differential pair via resistance elements R 31 and R 32 having the same resistance value, and a bias voltage is supplied.

【0025】電流調整回路51の構成を更に詳しく述べ
ると、以下の接続となっている。電源電圧Vccの入力端
子TV0には、ノードN10,N11,N12,N13,
N14,N15が接続されている。ノードN10とノー
ドN0の間には抵抗素子R0 が接続されており、ノード
N0は電流源I0 を介して接地されている。符号GND
は接地電位を示す。ノードN0は、トランジスタQ1
ベースに接続されている。
The structure of the current adjusting circuit 51 will be described in more detail. Input terminals T V0 of the power supply voltage Vcc are connected to nodes N10, N11, N12, N13,
N14 and N15 are connected. The resistance element R 0 is connected between the node N 10 and the node N 0, and the node N 0 is grounded via the current source I 0 . Sign GND
Indicates a ground potential. Node N0 is connected to the base of the transistor Q 1.

【0026】トランジスタQ1 のエミッタは、電流源I
Q1を介して接地されている。トランジスタQ2 のエミッ
タは、電流源IQ2を介して接地されている。トランジス
タQ1 とトランジスタQ2 のエミッタ同士は、抵抗素子
1 を介して接続されている。トランジスタQ1 のコレ
クタは、トランジスタQ3 のエミッタに接続されてい
る。トランジスタQ2 のコレクタはトランジスタQ4
エミッタに接続され、トランジスタQ2 のベースには定
電圧源E2 から一定電圧が供給されている。
The emitter of the transistor Q 1 is connected to the current source I
Grounded via Q1 . The emitter of the transistor Q 2 is grounded via the current source I Q2. The emitter of the transistors Q 1, transistor Q 2 is connected through a resistor R 1. The collector of the transistor Q 1 is connected to the emitter of the transistor Q 3. The collector of the transistor Q 2 is connected to the emitter of the transistor Q 4, the base of the transistor Q 2 is has a constant voltage is supplied from a constant voltage source E 2.

【0027】トランジスタQ3 のベースはノードN1に
接続され、コレクタはノードN11に接続されている。
トランジスタQ4 のベースはノードN2に接続され、コ
レクタはノードN12に接続されている。ノードN1と
ノードN2との間には、キャパシタCが接続されてい
る。ノードN1はトランジスタP1 のベースに接続さ
れ、ノードN2はトランジスタP2 のベースに接続され
ている。トランジスタQ3 とトランジスタQ4 の特性は
同一である。
[0027] The base of the transistor Q 3 is connected to the node N1, and the collector is connected to the node N11.
Base of the transistor Q 4 is connected to the node N2, the collector is connected to the node N12. The capacitor C is connected between the node N1 and the node N2. Node N1 is connected to the base of transistor P 1, the node N2 is connected to the base of the transistor P 2. Characteristics of the transistor Q 3 and the transistor Q 4 are the same.

【0028】トランジスタP2 のエミッタは電流源IP2
を介してノードN13に接続され、トランジスタP1
エミッタは電流源IP1を介してノードN14に接続され
ている。トランジスタP1 とトランジスタP2 のエミッ
タ同士は、抵抗素子R2 を介して接続されている。ノー
ドN2とノードN16との間に抵抗素子R32が接続さ
れ、ノードN3とノードN16との間に抵抗素子R31
接続され、ノードN16は定電圧源E1 に接続されてい
る。ノードN3はノードN1に接続されている。
The emitter of the transistor P 2 is a current source I P2
Connected to the node N13 via the emitter of the transistor P 1 is connected to the node N14 via a current source I P1. Emitters of the transistors P 1 and transistor P 2 is connected through the resistance element R 2. Is the resistance element R 32 is connected between the node N2 and a node N16, which is connected resistive element R 31 between the nodes N3 and N16, the node N16 is connected to a constant voltage source E 1. Node N3 is connected to node N1.

【0029】トランジスタP2 のコレクタにはノードN
5が接続され、トランジスタP1 のコレクタにはノード
N6が接続されている。トランジスタQ5 のコレクタは
ノードN5に接続され、ベースはノードN7に接続さ
れ、ノードN5とノードN7は接続されている。トラン
ジスタQ5 のエミッタは、抵抗素子RQ5を介して接地さ
れている。トランジスタQ6 のベースはノードN7に接
続され、エミッタは抵抗素子RQ6を介して接地されてい
る。
[0029] to the collector of the transistor P 2 is node N
5 is connected to the collector of the transistor P 1 is connected to a node N6. The collector of the transistor Q 5 is connected to the node N5, the base is connected to the node N7, the node N5 and a node N7 are connected. The emitter of the transistor Q 5 is grounded via the resistor R Q5. The base of transistor Q 6 is connected to the node N7, the emitter is grounded through a resistor R Q6.

【0030】ノードN6にはノードNDが接続され、ノ
ードNDにはダイオードD1のアノードが接続され、ダ
イオードD1のカソードは抵抗素子RD1を介して接地さ
れている。ノードNDは、定電流源ID1を介してノード
N15に接続されている。ノードNDはトランジスタQ
7 のベースに接続され、エミッタは抵抗素子RQ7を介し
て接地されている。トランジスタQ7 のコレクタは、出
力端子TC0に接続されている。電流源IQ1,IQ2の駆動
電流の大きさは同じであり、電流源IP1,IP2の駆動電
流の大きさは同じであり、抵抗素子RQ5,RQ6の抵抗値
は同じであり、抵抗素子RD1,RQ7の抵抗値は同じであ
る。
The node ND is connected to the node N6, the anode of the diode D1 is connected to the node ND, and the cathode of the diode D1 is grounded via the resistor RD1 . Node ND is connected to node N15 via constant current source ID1 . Node ND is transistor Q
7 and the emitter is grounded via a resistor RQ7 . The collector of the transistor Q 7 is connected to the output terminal T C0. The magnitude of the drive current of the current source I Q1, I Q2 are the same, the magnitude of the drive current of the current source I P1, I P2 is the same, the resistance value of the resistance element R Q5, R Q6 are the same , And the resistance values of the resistance elements R D1 and R Q7 are the same.

【0031】抵抗素子R0 と電流源I0 との接続点N0
には、電源電圧Vccを分圧した電圧すなわち電源電圧V
ccに比例する電圧VN0が生成される。微小電圧△Vは接
続点N0の電位VN0の変動分である。電源電圧Vccが変
動すると、接続点N0の電位VN0が変動して微小電圧△
Vが生じる。この微小電圧△Vは、トランジスタQ1
ベースに供給される。この微小電圧△Vは抵抗素子R1
に印加され、抵抗素子R1 にはΔI1 =△V/r1 の微
小電流が流れる。ここで、抵抗素子R1 の抵抗値をr1
で表す。
The connection point between the resistor R 0 and the current source I 0 N0
Is a voltage obtained by dividing the power supply voltage Vcc, that is, the power supply voltage Vcc.
A voltage V N0 proportional to cc is generated. The minute voltage ΔV is a variation of the potential V N0 at the connection point N0. When the power supply voltage Vcc fluctuates, the potential V N0 of the connection point N0 fluctuates, and the minute voltage △
V results. This small voltage △ V is applied to the base of the transistor Q 1. This minute voltage ΔV is equal to the resistance element R 1
And a minute current of ΔI 1 = △ V / r 1 flows through the resistance element R 1 . Here, the resistance value of the resistance element R 1 is r 1
Expressed by

【0032】すると、npn型トランジスタQ1 のコレ
クタ電流の増加分に相当する微小電流ΔI1 が発生す
る。さらに、npn型トランジスタQ2 のコレクタ電流
の減少分に相当する微小電流ΔI1 が発生する。
[0032] Then, a minute current ΔI 1, which corresponds to the increase of the collector current of the npn transistor Q 1 is generated. Further, a small current ΔI 1 corresponding to the decrease of the collector current of npn transistor Q 2 is generated.

【0033】すると、トランジスタQ3 のベ−ス電流の
増加分に相当する微小電流ΔI2 が発生する。ΔI2
ΔI1 /hfeである。さらに、トランジスタQ4 のベー
ス電流の減少分に相当する微小電流ΔI3 が発生する。
ΔI3 =ΔI1 /hfeである。微小電流ΔI2 とΔI3
は同じ大きさであり、hfeはトランジスタQ3 ,Q4
電流増幅率である。
Then, a small current ΔI 2 corresponding to the increase in the base current of the transistor Q 3 is generated. ΔI 2 =
ΔI 1 / h fe . Further, a small current ΔI 3 corresponding to the decrease of the base current of the transistor Q 4 is generated.
ΔI 3 = ΔI 1 / h fe . Small currents ΔI 2 and ΔI 3
Are the same size, and h fe is the current amplification factor of the transistors Q 3 and Q 4 .

【0034】微小電流ΔI2 ,ΔI3 により、キャパシ
タCには微小電圧ΔV2 が発生する。ΔV2 =ΔI2
2ωC0 である。ここで、キャパシタCのキャパシタン
スはC0 であり、ω=2πfであり、fは微小電圧ΔV
が変動する周波数である。
The minute voltage ΔV 2 is generated in the capacitor C by the minute currents ΔI 2 and ΔI 3 . ΔV 2 = ΔI 2 /
2ωC 0 . Here, the capacitance of the capacitor C is C 0 , ω = 2πf, and f is the minute voltage ΔV
Is the frequency that fluctuates.

【0035】微小電圧ΔV2 は抵抗素子R2 に印加さ
れ、抵抗素子R2 には微小電流ΔI4が流れる。ΔI4
=ΔV2 /r2 =ΔI2 /(2ωC0 ×r2 )である。
ここで、抵抗素子R2 の抵抗値をr2 と表す。
The small voltage [Delta] V 2 is applied to the resistance element R 2, the resistance element R 2 flows a small current [Delta] I 4. ΔI 4
= ΔV 2 / r 2 = ΔI 2 / (2ωC 0 × r 2 ).
Here, it represents the resistance value of the resistance element R 2 and r 2.

【0036】すると、pnp型トランジスタP1 のコレ
クタ電流の増加分に相当する微小電流ΔI5 が発生す
る。さらに、pnp型トランジスタP2 のコレクタ電流
の減少分に相当する微小電流ΔI4 が発生する。微小電
流ΔI4 とΔI5 は同じ大きさである。
Then, a small current ΔI 5 corresponding to the increase in the collector current of the pnp transistor P 1 is generated. Further, a small current ΔI 4 corresponding to the decrease of the collector current of the pnp transistor P 2 is generated. The small currents ΔI 4 and ΔI 5 have the same magnitude.

【0037】一方、npn型トランジスタQ5 ,Q6
よび抵抗素子RQ5,RQ6によりカレントミラー回路が構
成されており、トランジスタQ6 のコレクタ電流の減少
分に相当する微小電流ΔI6 が発生する。微小電流ΔI
6 とΔI4 は同じ大きさである。
On the other hand, a current mirror circuit is formed by npn-type transistors Q 5 and Q 6 and resistance elements R Q5 and R Q6 , and generates a small current ΔI 6 corresponding to a decrease in the collector current of transistor Q 6. . Small current ΔI
6 and ΔI 4 are the same size.

【0038】そして、ノードN6からノードNDに微小
電流ΔIが流れる。ΔI=ΔI5 +ΔI6 =2×ΔI4
=ΔI2 /(ωC0 ×r2 )=ΔV/(ωC0 ×r2 ×
1 ×hfe)である。
Then, a small current .DELTA.I flows from node N6 to node ND. ΔI = ΔI 5 + ΔI 6 = 2 × ΔI 4
= ΔI 2 / (ωC 0 × r 2 ) = ΔV / (ωC 0 × r 2 ×
r 1 × h fe ).

【0039】ダイオードD1のアノードには、定電流源
D1からの定電流Iと微小電流ΔIとの加算電流I+Δ
Iが流れ込む。ダイオードD1および抵抗素子RD1と、
npn型トランジスタQ7 および抵抗素子RQ7とにより
カレントミラー回路が構成されており、コレクタ電流I
+ΔIが流れることになる。
The addition current I + Δ of the constant current I from the constant current source ID1 and the minute current ΔI is connected to the anode of the diode D1.
I flows. A diode D1 and a resistance element RD1 ,
an npn-type transistors Q 7 and resistance element R Q7 is constituted by the current mirror circuit, the collector current I
+ ΔI will flow.

【0040】ΔI=ΔV/(ωC0 ×r2 ×r1 ×
fe)… であるから、微小電圧ΔVに比例した微小
電流ΔIが得られる。微小電圧ΔVの周波数が高い場合
は、式の分子にωC0 の項があるので、微小電流ΔI
は小さくなる。したがって、この電流調整回路51は低
域通過フィルタ(ローパスフィルタ)を構成している。
ΔI = ΔV / (ωC 0 × r 2 × r 1 ×
h fe ), a small current ΔI proportional to the small voltage ΔV is obtained. When the frequency of the minute voltage ΔV is high, there is a term of ωC 0 in the numerator of the equation, so
Becomes smaller. Therefore, the current adjusting circuit 51 forms a low-pass filter (low-pass filter).

【0041】この低域通過フィルタのカットオフ周波数
fc の設定値によって、電源電圧Vccの変動のうち、低
周波数の変動にのみ対応した微小電流ΔIを得ることが
できる。この電流調整回路51では、電源電圧Vccが低
周波数で変動した場合に該低周波数の変動に追従した電
流を出力することができ、電源電圧Vccに高周波ノイズ
が混入して高周波数で変動した場合に該高周波数の変動
に追従した電流の出力を抑えることができる。よって、
ある特定の周波数で電源電圧Vccにノイズが混入してい
る場合は、そのノイズを減衰させるカットオフ周波数を
設定し、抵抗素子R1 ,R2 およびキャパシタCの各素
子定数を設定すればよい。
With the set value of the cut-off frequency fc of the low-pass filter, it is possible to obtain a small current ΔI corresponding only to the change in the low frequency among the changes in the power supply voltage Vcc. In the current adjusting circuit 51, when the power supply voltage Vcc fluctuates at a low frequency, a current that follows the fluctuation of the low frequency can be output. Therefore, the output of the current following the fluctuation of the high frequency can be suppressed. Therefore,
If noise is mixed in the power supply voltage Vcc at a specific frequency, a cutoff frequency for attenuating the noise may be set, and the respective element constants of the resistance elements R 1 and R 2 and the capacitor C may be set.

【0042】カットオフ周波数を低く設定するには、抵
抗素子R1 ,R2 およびキャパシタCの各素子定数
1 、r2 およびC0 を大きくすればよい。キャパシタ
CのキャパシタンスC0 を大きくすることは、電流調整
回路51をICチップ上に形成する場合、ICチップ上
で大きな極板面積が必要となるので好ましくない。一
方、式の分子にhfeの項があり、電流増幅率hfeは1
00程度の値をとることができるので、1個の抵抗素子
およびキャパシタからなる1次のRC低域通過フィルタ
を用いる場合に比べ、キャパシタンスC0 をあまり大き
くすることなく、カットオフ周波数を低く設定すること
ができる。
In order to set the cutoff frequency low, the element constants r 1 , r 2 and C 0 of the resistance elements R 1 and R 2 and the capacitor C may be increased. Increasing the capacitance C 0 of the capacitor C is not preferable because a large electrode plate area is required on the IC chip when the current adjustment circuit 51 is formed on the IC chip. On the other hand, there is a term of h fe in the numerator of the equation, and the current amplification factor h fe is
Since it can take a value of about 00, the cutoff frequency can be set low without increasing the capacitance C 0 much as compared with the case of using a first-order RC low-pass filter composed of one resistive element and a capacitor. can do.

【0043】図5は、発振回路220に電流調整回路5
1を接続した周波数生成回路300の回路図である。こ
の周波数生成回路300では、差動対のトランジスタQ
11,Q12のエミッタ同士の接続点NQにノードN20が
接続され、ノードN20には電流調整回路51の出力端
子TC0が接続されている。
FIG. 5 shows that the oscillation circuit 220 includes the current adjustment circuit 5.
FIG. 2 is a circuit diagram of a frequency generation circuit 300 to which No. 1 is connected. In this frequency generation circuit 300, the differential pair of transistors Q
11, the node N20 to the connection point NQ between the emitters of Q 12 is connected, an output terminal T C0 of the current regulating circuit 51 is connected to the node N20.

【0044】この発振回路220は、電源電圧Vccの供
給端子Tv に一方のトランジスタQ11のコレクタが抵抗
素子R10を介して接続され、前記電源電圧Vccの供給端
子Tv に他方のトランジスタQ12のコレクタが接続さ
れ、エミッタ同士の接続点NQが電流源I10を介して接
地され、各ベースには一定電圧が各々抵抗素子R11,R
12を介して供給されてバイアス電圧が供給されている差
動対のトランジスタQ11,Q12と、一方のトランジスタ
11のコレクタに一端が接続された第1のキャパシタC
11と、他方のトランジスタQ12のベースに一端が接続さ
れ、他端が前記第1のキャパシタC11の他端に接続され
た第2のキャパシタC12と、第1のキャパシタC11の他
端に接続された共振回路とを有する。
[0044] The oscillator circuit 220, the collector of one transistor Q 11 to the supply terminal T v of the power supply voltage Vcc is connected through the resistance element R 10, the power supply voltage Vcc supply terminal T v the other transistor Q of is connected to the collector of 12, connection point NQ between the emitters is grounded via the current source I 10, each base respectively resistance element is constant voltage to the R 11, R
Transistor Q 11 of the differential pair bias voltage is supplied is supplied via 12, and Q 12, a first capacitor C one end to the collector of one transistor Q 11 is connected
11, is connected to one end to the base of the other transistor Q 12, a second capacitor C 12 whose other end is connected to the other end of the first capacitor C 11, the other end of the first capacitor C 11 Connected to the resonance circuit.

【0045】共振回路は、インダクタL13およびキャパ
シタC13を並列接続して構成される。ノードN27はイ
ンダクタL13の一端に接続され、キャパシタC13の一端
に接続され、ノードN26に接続されている。ノードN
28はインダクタL13の他端に接続され、キャパシタC
13の他端に接続され、接地されている。
The resonant circuit is configured to inductor L 13 and capacitor C 13 connected in parallel. Node N27 is connected to one end of the inductor L 13, is connected to one end of the capacitor C 13, is connected to the node N26. Node N
28 is connected to the other end of the inductor L 13, a capacitor C
13 is connected to the other end and grounded.

【0046】キャパシタC11の一端は端子T0 に接続さ
れ、キャパシタC12の一端は端子T1 に接続されてい
る。この端子T0 ,T1 は、発振信号を出力する出力端
子を構成する。キャパシタC11の他端はノードN26に
接続され、キャパシタC12の他端はノードN26に接続
されている。
[0046] One end of the capacitor C 11 is connected to the terminal T 0, one end of the capacitor C 12 is connected to the terminal T 1. The terminals T 0 and T 1 constitute output terminals for outputting an oscillation signal. The other end of the capacitor C 11 is connected to the node N26, the other end of the capacitor C 12 is connected to the node N26.

【0047】ノードN22は、電源電圧Vccの供給端子
V に接続され、npn型トランジスタQ12のコレクタ
に接続されている。ノードN22とノードN23の間に
抵抗素子R10が接続されている。ノードN23は、端子
0 に接続されており、npn型トランジスタQ11のコ
レクタに接続されている。ノードN24は、端子T1
接続されており、npn型トランジスタQ12のベースに
接続されている。トランジスタQ11のベースは、抵抗素
子R11を介してノードN25に接続されている。ノード
N25とノードN24との間には、抵抗素子R12が接続
されている。ノードN25は、定電圧源Eに接続され
て、一定電圧が供給されている。
The node N22 is connected to the supply terminal T V power supply voltage Vcc, is connected to the collector of the npn-type transistor Q 12. Resistive element R 10 between the nodes N22 and N23 are connected. Node N23 is connected to the terminal T 0, and is connected to the collector of the npn-type transistor Q 11. Node N24 is connected to the terminal T 1, and is connected to the base of the npn transistor Q 12. The base of transistor Q 11 is connected to the node N25 via a resistance element R 11. Between node N25 and node N24, the resistance element R 12 is connected. The node N25 is connected to the constant voltage source E and is supplied with a constant voltage.

【0048】周波数生成回路300は、半導体集積回路
310と外付け部分120とを有する。周波数生成回路
300は、回路構成では、電流調整回路51と発振回路
220とを有する。半導体集積回路310は、電流調整
回路51と、抵抗素子R10,R11,R12と、差動対のト
ランジスタQ11,Q12と、電流源I10と、定電圧源Eと
を有する。ノードN21は、電源電圧Vccの供給端子T
V と、ノードN22と、入力端子TV0とに接続されてい
る。
The frequency generation circuit 300 has a semiconductor integrated circuit 310 and an external part 120. The frequency generation circuit 300 has a current adjustment circuit 51 and an oscillation circuit 220 in the circuit configuration. The semiconductor integrated circuit 310 includes a current regulating circuit 51, a resistance element R 10, R 11, R 12 , and transistors Q 11, Q 12 of the differential pair, a current source I 10, and a constant voltage source E. The node N21 is connected to a supply terminal T of the power supply voltage Vcc.
V , the node N22, and the input terminal T V0 .

【0049】電源電圧Vccの上昇時には出力端子TC0
流入する電流IT が増加してQ11,Q12のエミッタ電流
が増加し、差動対のトランジスタQ11,Q12のベース入
力容量Cπが増加する。このようにして、電源電圧Vcc
の上昇時における総容量Cpの減少を防止することがで
きる。
The power at the time of rise of the voltage Vcc increases the emitter current of Q 11, Q 12 current I T is increased flowing into the output terminal T C0 is base input capacitance of the transistor Q 11, Q 12 of the differential pair Cπ Increase. Thus, the power supply voltage Vcc
Can be prevented from decreasing when the total capacitance Cp rises.

【0050】電源電圧Vccの下降時には出力端子TC0
流入する電流IT が減少してQ11,Q12のエミッタ電流
が減少し、差動対のトランジスタQ11,Q12のベース入
力容量Cπが減少する。このようにして、電源電圧Vcc
の下降時における総容量Cpの増加を防止することがで
きる。
The power supply voltage during descent of Vcc decreases current I T flowing into the output terminal T C0 is Q 11, the emitter current of Q 12 is reduced, the base input capacitance of the transistor Q 11, Q 12 of the differential pair Cπ Decrease. Thus, the power supply voltage Vcc
Can be prevented from increasing when the total capacitance Cp decreases.

【0051】図5の周波数生成回路300によれば、電
流調整回路51は低域通過フィルタの機能を有するの
で、電源電圧VCCの低周波数の変動による発振周波数の
変動を抑えることができると共に、電源電圧VCCに高周
波ノイズが混入した場合に発振信号V0 中に高周波ノイ
ズが混入することを防ぐことができる。このとき、式
に示したように式の分子にhfeの項があるので、電流
調整回路51のキャパシタCおよび抵抗素子R1 ,R2
の素子定数が小さい値で、この低域通過フィルタのカッ
トオフ周波数を低くすることができる利点がある。
According to the frequency generation circuit 300 shown in FIG. 5, since the current adjusting circuit 51 has the function of a low-pass filter, the fluctuation of the oscillation frequency due to the low frequency fluctuation of the power supply voltage V CC can be suppressed. It is possible to prevent high frequency noise from being mixed into the oscillation signal V 0 when high frequency noise is mixed into the power supply voltage V CC . At this time, as shown in the equation, since the numerator of the equation includes a term of h fe , the capacitor C and the resistance elements R 1 and R 2 of the current adjustment circuit 51 are provided.
There is an advantage that the cutoff frequency of this low-pass filter can be reduced with a small element constant of the low-pass filter.

【0052】電流調整回路51のpnp型トランジスタ
をnpn型トランジスタにすると共に、npn型トラン
ジスタをpnp型トランジスタにして、電流調整回路を
構成してもよい。電流源I0 ,IQ1,IQ2,IP1
P2,I10は、抵抗素子により構成してもよい。電圧源
2 は可変電圧源により構成して、この可変電圧源から
一定電圧を供給してもよい。本発明の電流調整回路で
は、キャパシタCおよび抵抗素子R1 ,R2 の素子定数
が小さい値で、低域通過フィルタのカットオフ周波数を
低くすることができ、ノイズ対策をすることができるの
で、この電流調整回路またはこの電流調整回路を有する
本発明の周波数生成回路をテレビジョンやラジオのチュ
ーナーに用いることで、チューナーの小型化および高性
能化を図ることができる。なお、上記実施形態は本発明
の一例であり、本発明は上記実施形態に限定されない。
The current adjusting circuit 51 may be configured such that the pnp transistor is an npn transistor and the npn transistor is a pnp transistor. The current sources I 0 , IQ 1 , IQ 2 , IP 1 ,
I P2 and I 10 may be constituted by resistance elements. The voltage source E 2 constituted by the variable voltage source may supply a constant voltage from the variable voltage source. In the current adjustment circuit according to the present invention, since the element constants of the capacitor C and the resistance elements R 1 and R 2 are small, the cutoff frequency of the low-pass filter can be reduced, and noise can be reduced. By using this current adjustment circuit or the frequency generation circuit of the present invention including the current adjustment circuit in a tuner of a television or a radio, the size and performance of the tuner can be reduced. The above embodiment is an example of the present invention, and the present invention is not limited to the above embodiment.

【0053】[0053]

【発明の効果】本発明によれば、電源電圧が低周波数で
変動した場合に該低周波数の変動に追従した電流を出力
することができ、電源電圧に高周波ノイズが混入して高
周波数で変動した場合に該高周波数の変動に追従した電
流の出力を防ぐことができる電流調整回路を提供するこ
とができる。また、キャパシタのキャパシタンスおよび
抵抗素子の抵抗値が小さい値で電流調整回路を構成する
ことができ、ICに適した電流調整回路を提供すること
ができる。
According to the present invention, when the power supply voltage fluctuates at a low frequency, it is possible to output a current following the fluctuation at the low frequency. In this case, it is possible to provide a current adjustment circuit that can prevent the output of the current following the change in the high frequency. Further, the current adjustment circuit can be configured with a small value of the capacitance of the capacitor and the resistance value of the resistance element, and a current adjustment circuit suitable for an IC can be provided.

【0054】本発明によれば、電源電圧の低周波数の変
動による発振周波数の変動を抑えることができると共
に、電源電圧に高周波ノイズが混入した場合に発振信号
中に高周波ノイズが混入することを抑えることができる
周波数生成回路を提供することができる。また、キャパ
シタのキャパシタンスおよび抵抗素子の抵抗値が小さい
値で電流調整回路を構成することができ、ICに適した
周波数生成回路を提供することができる。
According to the present invention, it is possible to suppress the fluctuation of the oscillation frequency due to the fluctuation of the power supply voltage at a low frequency, and to suppress the mixing of the high frequency noise in the oscillation signal when the high frequency noise is mixed in the power supply voltage. And a frequency generation circuit capable of performing the above. Further, the current adjustment circuit can be configured with a small value of the capacitance of the capacitor and the resistance value of the resistance element, and a frequency generation circuit suitable for an IC can be provided.

【図面の簡単な説明】[Brief description of the drawings]

【図1】差動対のトランジスタを有する発振回路の一例
を示す回路図である。
FIG. 1 is a circuit diagram illustrating an example of an oscillation circuit having a differential pair of transistors.

【図2】発振回路と電流調整回路とを有する周波数生成
回路の回路図である。
FIG. 2 is a circuit diagram of a frequency generation circuit including an oscillation circuit and a current adjustment circuit.

【図3】図2の周波数生成回路の出力信号の周波数特性
図である。
FIG. 3 is a frequency characteristic diagram of an output signal of the frequency generation circuit of FIG. 2;

【図4】本発明に係る電流調整回路の一例を示す回路図
である。
FIG. 4 is a circuit diagram showing an example of a current adjustment circuit according to the present invention.

【図5】本発明に係る周波数生成回路の一例を示す回路
図である。
FIG. 5 is a circuit diagram showing an example of a frequency generation circuit according to the present invention.

【符号の説明】[Explanation of symbols]

50,51…電流調整回路、55…出力回路、100,
220…発振回路、110,210,310…半導体集
積回路(IC)、120…外付け部分、200,300
…周波数生成回路、C…キャパシタ、GND…接地電位
(アース電位)、P1 ,P2 …pnp型トランジスタ、
1 〜Q7 ,Q11,Q12,Q17…npn型トランジス
タ、R1 ,R2 …抵抗素子、r1 …抵抗素子R1 の抵抗
値、r2 …抵抗素子R2 の抵抗値、T0 ,T1 …出力端
子、TC0…電流調整回路の出力端子、TV …電源電圧V
ccの供給端子、TV0…電流調整回路の入力端子、Vcc…
電源電圧。
50, 51: current adjustment circuit, 55: output circuit, 100,
220: oscillation circuit, 110, 210, 310: semiconductor integrated circuit (IC), 120: external part, 200, 300
... frequency generation circuit, C ... capacitors, GND ... ground potential (earth potential), P 1, P 2 ... pnp type transistor,
Q 1 ~Q 7, Q 11, Q 12, Q 17 ... npn -type transistors, R 1, R 2 ... resistance element, r 1 ... resistance value of the resistance element R 1, r 2 ... resistance value of the resistance element R 2, T 0 , T 1 ... output terminal, T C0 ... output terminal of current adjustment circuit, T V ... power supply voltage V
cc supply terminal, T V0 ... input terminal of current adjustment circuit, Vcc ...
Power-supply voltage.

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】エミッタ同士が抵抗素子を介して接続さ
れ、一方のトランジスタのベースには電源電圧に比例し
た電圧が供給され、他方のトランジスタのベースには一
定電圧が供給され、双方のエミッタが各々電流源を介し
て接地されている第1の差動対のトランジスタと、 前記一方のトランジスタのコレクタにエミッタが接続さ
れ、コレクタが前記電源電圧の供給端子に接続された第
1のトランジスタと、 前記他方のトランジスタのコレクタにエミッタが接続さ
れ、コレクタが前記電源電圧の供給端子に接続された第
2のトランジスタと、 前記第1のトランジスタのベースに一端が接続され、前
記第2のトランジスタのベースに他端が接続されたキャ
パシタと、 該キャパシタの前記一端に一方のトランジスタのベース
が接続され、前記他端に他方のトランジスタのベースが
接続され、エミッタ同士が抵抗素子を介して接続され、
双方のエミッタが各々電流源を介して前記電源電圧の供
給端子に接続されている第2の差動対のトランジスタ
と、 前記第2の差動対のトランジスタの双方のコレクタに接
続されて双方のコレクタ電流を制御するカレントミラー
回路と、 前記コレクタ電流に応じた電流を出力する出力回路とを
有する電流調整回路。
An emitter is connected via a resistance element, a voltage proportional to a power supply voltage is supplied to a base of one transistor, a constant voltage is supplied to a base of the other transistor, and both emitters are connected. A transistor of a first differential pair, each of which is grounded via a current source; a first transistor having an emitter connected to a collector of the one transistor and a collector connected to a supply terminal of the power supply voltage; A second transistor having an emitter connected to the collector of the other transistor and having a collector connected to the power supply voltage supply terminal; one end connected to a base of the first transistor; a base of the second transistor; A capacitor having the other end connected to the other end thereof; a base of one transistor connected to the one end of the capacitor; Is connected to the base of the other transistor, the emitters are connected to each other via a resistance element,
A second differential pair of transistors, both emitters of which are connected to a supply terminal of the power supply voltage via a current source, respectively, and a second differential pair of transistors connected to both collectors of the second differential pair of transistors. A current adjustment circuit comprising: a current mirror circuit that controls a collector current; and an output circuit that outputs a current according to the collector current.
【請求項2】前記出力回路は、 前記第2の差動対のトランジスタのうち前記一方のトラ
ンジスタのコレクタにアノードが接続され、カソードが
抵抗素子を介して接地されたダイオードと、 前記アノードへ定電流を出力する定電流源と、 前記アノードにベースが接続され、エミッタが抵抗素子
を介して接地された第3のトランジスタと、 該第3のトランジスタのコレクタに接続された出力端子
とを有する請求項1記載の電流調整回路。
2. An output circuit comprising: a diode having an anode connected to a collector of the one of the transistors of the second differential pair, and a cathode having a cathode grounded through a resistor element; A constant current source for outputting a current, a third transistor having a base connected to the anode, an emitter grounded via a resistance element, and an output terminal connected to a collector of the third transistor. Item 2. The current adjustment circuit according to Item 1.
【請求項3】前記第2の差動対のトランジスタの各ベー
スには、一定電圧が各々抵抗素子を介して供給されてバ
イアス電圧が供給されている請求項1記載の電流調整回
路。
3. The current adjustment circuit according to claim 1, wherein a constant voltage is supplied to each base of the transistors of the second differential pair via respective resistance elements to supply a bias voltage.
【請求項4】前記第1、第2および第3のトランジスタ
は各々npn型トランジスタであり、前記第1および第
2のトランジスタの特性は同一である請求項1記載の電
流調整回路。
4. The current adjustment circuit according to claim 1, wherein said first, second and third transistors are each an npn-type transistor, and said first and second transistors have the same characteristics.
【請求項5】電源電圧の供給端子に一方のトランジスタ
のコレクタが抵抗素子を介して接続され、前記電源電圧
の供給端子に他方のトランジスタのコレクタが接続さ
れ、エミッタ同士の接続点が電流源を介して接地され、
各ベースには一定電圧が各々抵抗素子を介して供給され
てバイアス電圧が供給されている差動対のトランジスタ
と、 該差動対のトランジスタのうち前記一方のトランジスタ
のコレクタに一端が接続された第1のキャパシタと、 該差動対のトランジスタのうち前記他方のトランジスタ
のベースに一端が接続され、他端が前記第1のキャパシ
タの他端に接続された第2のキャパシタと、 前記第1のキャパシタの他端に接続された共振回路とを
有する発振回路、および、 エミッタ同士が抵抗素子を介して接続され、一方のトラ
ンジスタのベースには前記電源電圧に比例した電圧が供
給され、他方のトランジスタのベースには一定電圧が供
給され、双方のエミッタが各々電流源を介して接地され
ている第1の差動対のトランジスタと、 前記第1の差動対のトランジスタのうち前記一方のトラ
ンジスタのコレクタにエミッタが接続され、コレクタが
前記電源電圧の供給端子に接続された第1のトランジス
タと、 前記第1の差動対のトランジスタのうち前記他方のトラ
ンジスタのコレクタにエミッタが接続され、コレクタが
前記電源電圧の供給端子に接続された第2のトランジス
タと、 前記第1のトランジスタのベースに一端が接続され、前
記第2のトランジスタのベースに他端が接続されたキャ
パシタと、 該キャパシタの前記一端に一方のトランジスタのベース
が接続され、前記他端に他方のトランジスタのベースが
接続され、エミッタ同士が抵抗素子を介して接続され、
双方のエミッタが各々電流源を介して前記電源電圧の供
給端子に接続されている第2の差動対のトランジスタ
と、 前記第2の差動対のトランジスタの双方のコレクタに接
続されて双方のコレクタ電流を制御するカレントミラー
回路と、 前記コレクタ電流に応じた電流を前記発振回路の前記エ
ミッタ同士の接続点に出力する出力回路とを有する電流
調整回路を具備して、前記第1のキャパシタの前記一端
または前記第2のキャパシタの前記一端に発振信号を出
力する出力端子が接続された周波数生成回路。
5. A power supply voltage supply terminal, a collector of one transistor is connected via a resistance element, a power supply voltage supply terminal is connected to a collector of the other transistor, and a connection point between emitters serves as a current source. Grounded through,
A constant voltage is supplied to each base via a resistance element, and a bias voltage is supplied to the differential pair of transistors. One end of the transistor of the differential pair is connected to a collector of the one transistor. A first capacitor, a second capacitor having one end connected to the base of the other transistor of the differential pair of transistors, and the other end connected to the other end of the first capacitor; An oscillation circuit having a resonance circuit connected to the other end of the capacitor, and emitters connected to each other via a resistance element, and a voltage proportional to the power supply voltage is supplied to a base of one of the transistors, and A first differential pair of transistors having a constant voltage supplied to a base of the transistor, and both emitters grounded via a current source; A first transistor having an emitter connected to the collector of the one of the transistors of the moving pair and having a collector connected to the supply terminal of the power supply voltage; and the other of the transistors of the first differential pair A second transistor having an emitter connected to the collector of the transistor, and a collector connected to the supply terminal of the power supply voltage; one end connected to the base of the first transistor; and the other end connected to the base of the second transistor. Connected to a capacitor, the one end of the capacitor is connected to the base of one transistor, the other end is connected to the base of the other transistor, the emitters are connected via a resistance element,
A second differential pair of transistors, both emitters of which are connected to a supply terminal of the power supply voltage via a current source; A current mirror circuit for controlling a collector current; and an output circuit for outputting a current corresponding to the collector current to a connection point between the emitters of the oscillation circuit. A frequency generating circuit, wherein an output terminal for outputting an oscillation signal is connected to the one end or the one end of the second capacitor.
【請求項6】前記出力回路は、 前記第2の差動対のトランジスタのうち前記一方のトラ
ンジスタのコレクタにアノードが接続され、カソードが
抵抗素子を介して接地されたダイオードと、 前記アノードへ定電流を出力する定電流源と、 前記アノードにベースが接続され、エミッタが抵抗素子
を介して接地され、コレクタが前記発振回路の前記エミ
ッタ同士の接続点に接続された第3のトランジスタとを
有する請求項5記載の周波数生成回路。
6. The output circuit, comprising: a diode having an anode connected to a collector of the one of the transistors of the second differential pair and a cathode grounded via a resistance element; A constant current source that outputs a current; a third transistor having a base connected to the anode, an emitter grounded via a resistor, and a collector connected to a connection point between the emitters of the oscillation circuit. The frequency generation circuit according to claim 5.
【請求項7】前記第2の差動対のトランジスタの各ベー
スには、一定電圧が各々抵抗素子を介して供給されてバ
イアス電圧が供給されている請求項5記載の周波数生成
回路。
7. The frequency generation circuit according to claim 5, wherein a constant voltage is supplied to each base of the transistors of the second differential pair via respective resistance elements, and a bias voltage is supplied.
【請求項8】前記第1、第2および第3のトランジスタ
は各々npn型トランジスタであり、前記第1および第
2のトランジスタの特性は同一である請求項5記載の周
波数生成回路。
8. The frequency generating circuit according to claim 5, wherein said first, second and third transistors are each an npn-type transistor, and said first and second transistors have the same characteristics.
JP10099429A 1998-04-10 1998-04-10 Current control circuit and frequency generation circuit Pending JPH11298243A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10099429A JPH11298243A (en) 1998-04-10 1998-04-10 Current control circuit and frequency generation circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10099429A JPH11298243A (en) 1998-04-10 1998-04-10 Current control circuit and frequency generation circuit

Publications (1)

Publication Number Publication Date
JPH11298243A true JPH11298243A (en) 1999-10-29

Family

ID=14247215

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10099429A Pending JPH11298243A (en) 1998-04-10 1998-04-10 Current control circuit and frequency generation circuit

Country Status (1)

Country Link
JP (1) JPH11298243A (en)

Similar Documents

Publication Publication Date Title
KR100324002B1 (en) Stabilizer
JP2005512376A (en) Amplifier with bias compensation using a current mirror circuit
US6750726B1 (en) Oscillator circuit with flicker noise suppression and method for operating the same
JP4067664B2 (en) Wide frequency range and low noise voltage controlled oscillator for integrated circuit configurations
JPH09260974A (en) Amplifier circuit
US6577204B2 (en) Electronic circuit supplied with power via current generator means
US5245298A (en) Voltage controlled oscillator having cascoded output
JP2002198733A (en) Oscillator circuit
JPH11298243A (en) Current control circuit and frequency generation circuit
JP2003177830A (en) Current source circuit
US6952140B2 (en) Ocillator and electronic device using same
US6717483B2 (en) Low cost voltage controlled crystal oscillator (VCXO)
US7205856B2 (en) Piezoelectric oscillator
JP2003218634A (en) Oscillation circuit
JP4986727B2 (en) Amplifier circuit
JPH10303643A (en) Voltage-controlled oscillation circuit
JP3254940B2 (en) Voltage controlled oscillator, PLL IC and PLL circuit
JP4190874B2 (en) Piezoelectric oscillation circuit
JP2706194B2 (en) Current amplifier circuit
JPS61267403A (en) One terminal type oscillator circuit
JP3990158B2 (en) High frequency voltage controlled oscillator
JPH11177339A (en) Oscillation circuit
JPS6138264Y2 (en)
JP2007067647A (en) Voltage controlled oscillator circuit
JP3317922B2 (en) Switch circuit for built-in semiconductor device