[go: up one dir, main page]

JPH11313117A - 周波数制御方法及び直交検波回路及びfsk受信機 - Google Patents

周波数制御方法及び直交検波回路及びfsk受信機

Info

Publication number
JPH11313117A
JPH11313117A JP11011971A JP1197199A JPH11313117A JP H11313117 A JPH11313117 A JP H11313117A JP 11011971 A JP11011971 A JP 11011971A JP 1197199 A JP1197199 A JP 1197199A JP H11313117 A JPH11313117 A JP H11313117A
Authority
JP
Japan
Prior art keywords
signal
circuit
axis
phase component
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11011971A
Other languages
English (en)
Inventor
Hisatsugu Kawai
久嗣 川井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kokusai Denki Electric Inc
Original Assignee
Kokusai Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kokusai Electric Co Ltd filed Critical Kokusai Electric Co Ltd
Priority to JP11011971A priority Critical patent/JPH11313117A/ja
Priority to US09/258,306 priority patent/US6553083B1/en
Publication of JPH11313117A publication Critical patent/JPH11313117A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/10Frequency-modulated carrier systems, i.e. using frequency-shift keying
    • H04L27/14Demodulator circuits; Receiver circuits
    • H04L27/144Demodulator circuits; Receiver circuits with demodulation using spectral properties of the received signal, e.g. by using frequency selective- or frequency sensitive elements
    • H04L27/152Demodulator circuits; Receiver circuits with demodulation using spectral properties of the received signal, e.g. by using frequency selective- or frequency sensitive elements using controlled oscillators, e.g. PLL arrangements
    • H04L27/1525Demodulator circuits; Receiver circuits with demodulation using spectral properties of the received signal, e.g. by using frequency selective- or frequency sensitive elements using controlled oscillators, e.g. PLL arrangements using quadrature demodulation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/0014Carrier regulation
    • H04L2027/0044Control loops for carrier regulation
    • H04L2027/0053Closed loops
    • H04L2027/0057Closed loops quadrature phase
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/0014Carrier regulation
    • H04L2027/0044Control loops for carrier regulation
    • H04L2027/0063Elements of loops
    • H04L2027/0067Phase error detectors

Landscapes

  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

(57)【要約】 【課題】 従来の周波数制御方法及び直交検波回路及び
FSK受信機では、VCOが出力する信号の周波数を適
切に制御できず、また、回路規模が増大するという問題
点があったが、本発明では、回路規模を縮小でき、VC
Oを適切に制御できる周波数制御方法及び直交検波回路
及びFSK受信機を提供する。 【解決手段】 遅延回路21と回転方向デコーダ28と
第1の積分放電回路25aとが受信した信号の信号点の
回転方向を検知し、遅延回路22とXOR回路23と加
算器24と第2の積分放電回路25bとが受信した信号
の信号点の回転量を検知し、これらを元に判定回路12
がシンボルを判定し、標準化回路13が出力する理想的
な信号との比較によって、AFC回路15がVCO1が
出力する信号の周波数を制御する周波数制御方法及び直
交検波回路及びFSK受信機である。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、デジタル無線受信
機等に用いられる周波数制御方法及び直交検波回路及び
FSK(Frequency Shift Keying:周波数偏移)受信機
に係り、特に回路規模を縮小でき、周波数制御の精度を
向上できる、周波数制御方法及び直交検波回路及びFS
K受信機に関する。
【0002】
【従来の技術】従来の直交検波回路について図4を用い
て説明する。図4は、従来の直交検波回路の構成ブロッ
ク図である。従来の直交検波回路は、図4に示すよう
に、発振周波数を出力するVCO(電圧制御発振器)1
と、信号の位相を90°移相する移相器2と、2つの信
号を乗算する第1のミキサ回路3a,第2のミキサ回路
3bと、高周波成分を除去する第1のLPF(低域通過
フィルタ)4a,第2のLPF4bと、特定のしきい値
を超えているか否かのディジタル信号を出力する第1の
コンパレータ5a,第2のコンパレータ5bと、入力信
号を平均化する第1の移動平均回路6a,第2の移動平
均回路6bと、位相角を演算する位相角検出器7と、位
相角信号を微分する微分器8と、入力信号を1シンボル
時間に当たり積分する積分放電回路9と、入力信号にお
ける位相の変化点を検知する位相検出回路10と、位相
の変化点の検知を示す信号が入力されると同期信号を出
力する同期回路11と、積分信号の状態を判定する判定
回路12と、判定信号に基づいて適正な積分結果を出力
する標準化回路13と、積分放電回路9の出力と標準化
回路13の出力との差分を演算する差分回路14と、V
CO1の局部発振周波数を制御するAFC(自動周波数
制御)回路15とから構成されている。
【0003】以下、従来の直交検波回路の各部の働きを
図4及び図5を参照しつつ具体的に説明する。図5は、
従来の直交検波回路の動作を表すタイミングチャート図
である。VCO1は、局部発振器として働く発振器であ
り、その発振周波数を後に説明するAFC回路15によ
って制御されるものである。移相器2は、VCO1から
入力される信号の位相を90度移相するものである。
【0004】第1のミキサ回路3aは、受信した信号と
VCO1から入力される信号(発振周波数)とを乗算し
て第1のLPF4aに出力するものである。第1のミキ
サ回路3aが出力する信号は、受信信号のうちVCO1
が出力する信号と同相の成分(以下、「I相成分」と称
する)のものである。
【0005】第2のミキサ回路3bは、受信した信号と
移相器2から入力される移相された信号とを乗算して第
2のLPF4bに出力するものである。第2のミキサ回
路3bが出力する信号は、受信信号のうちVCO1が出
力する信号と直交する成分(以下、「Q相成分」と称す
る)のものである。
【0006】第1のLPF4aは、第1のミキサ回路3
aから入力されるI相成分の信号の高周波成分を除去し
て、例えば、図5(a)に示されるような信号とし、第
1のコンパレータ5aに出力するものである。第2のL
PF4bは、第2のミキサ回路3bから入力されるQ相
成分の信号の高周波成分を除去して、例えば、図5
(b)に示されるような信号とし、第2のコンパレータ
5bに出力するものである。
【0007】第1のコンパレータ5aは、第1のLPF
4aから入力される信号が一定のしきい値を超えている
か否かを調べ、超えていれば「1」を表す1ビットのデ
ィジタル信号を出力し、超えていなければ「0」を表す
1ビットのディジタル信号を出力するものである。つま
り、例えば、第1のコンパレータ5aに図5(a)の信
号が入力されると、第1のコンパレータ5aは、図5
(c)に示されるような信号を出力するものである。
【0008】また、第2のコンパレータ5bは、第1の
コンパレータ5aと同様に、第2のLPF4bから入力
される信号が一定のしきい値を超えているか否かを調
べ、超えていれば「1」を表す1ビットのディジタル信
号を、超えていなければ「0」を表す1ビットのディジ
タル信号を出力するものである。つまり、例えば、第2
のコンパレータ5bに図5(b)の信号が入力される
と、第2のコンパレータ5bは、図5(d)に示される
ような信号を出力するものである。
【0009】以下で、第1のコンパレータ5aが出力す
る信号を「量子化I信号」と称し、第2のコンパレータ
5bが出力する信号を「量子化Q信号」と称する。
【0010】第1の移動平均回路6aは、第1のコンパ
レータ5aから入力される量子化I信号を平均化して、
徐々に変化する波形の信号を生成するものである。具体
的には、例えば、図5(c)に示すような信号が入力さ
れると、第1の移動平均回路6aは、図5(e)に示さ
れるような波形の信号を出力するようになる。
【0011】また、第2の移動平均回路6bは、第2の
コンパレータ5bから入力される量子化Q信号を平均化
して、徐々に変化する波形の信号を生成するものであ
る。具体的には、例えば、図5(d)に示すような信号
が入力されると、第2の移動平均回路6bは、図5
(f)に示されるような波形の信号を出力するようにな
る。
【0012】位相角検出器7は、第2の移動平均回路6
bから入力される信号を第1の移動平均回路6aから入
力される信号で除すと共に、当該除算で得られた商の逆
正接を演算し、微分器8に出力するものである。すなわ
ち、第1の移動平均回路6aから入力される信号を
「I」、第2の移動平均回路6bから入力される信号を
「Q」とすると、位相角検出器7の出力する位相角の信
号(位相角信号)θは、次の[数1]で与えられるもの
となる。
【0013】
【数1】
【0014】位相角検出器7において、当該[数1]で
演算される位相角信号は、具体的には、図5(g)に示
される波形のようになる。微分器8は、位相角検出器7
から入力される位相角信号を時間で微分して、その増減
を図5(h)に示すような少なくとも2ビットのディジ
タル信号で表現される信号として出力するものである。
すなわち、図5(h)では、位相角信号の大きさが減少
しつつあるときには、「−1」を表す信号を、また、位
相角信号の大きさが増大しつつあるときには、「+1」
を表す信号を、さらに位相角信号の大きさが変化しない
ときには「0」を表す信号をそれぞれ出力するようにな
っている。以下、この微分器8が出力する信号を「アイ
・パターン」と称することとする。
【0015】尚、信号の正負はディジタル信号のMSB
(Most Significant Bit)で表現するのが一般的であ
る。つまり、「−1」は例えば、「11」、「+1」は
「01」、「0」は、「00」で表されることとすれば
よい。
【0016】積分放電回路9は、後に説明する同期回路
11から1シンボル時間毎に入力される同期信号によっ
て、微分器8から入力されるアイ・パターンの1シンボ
ル時間あたりの積分値を演算し、積分信号として出力す
るものである。積分信号は、図5(i)に示すように1
シンボル毎に「0」にリセットされ、ほぼ単調に増加又
は減少する関数となっている。
【0017】位相検出回路10は、第1のコンパレータ
5a、第2のコンパレータ5bから入力される量子化I
信号と量子化Q信号とを基に位相の変化が不連続になる
点(変化点)(図5の点A〜点E)を検知し、位相の変
化点を検知したことを表す信号を同期回路11に出力す
るものである。
【0018】ここで、位相の変化が不連続になる点(変
化点)とは、例えば図5(c),(d)のB点の前後で
あるA〜B間及びB〜C間の位相変化を比較して見られ
る通り、位相の進み具合が逆転する点をいう。すなわ
ち、A〜B間では、図5(c)の量子化I信号の方が先
進しているが、B〜C間では、図5(d)の量子化Q信
号の方が先進しているようになっている。
【0019】より具体的に説明すると、位相検出回路1
0は、量子化I信号と量子化Q信号とを監視し、一方の
信号に変化がないにも拘わらず、他方の信号に2回の変
化が生じたときに、当該1回目の変化から2回目の変化
までの時間をカウントし、そのカウント値の半分の時間
に相当する時点で位相の変化点が到来したものと検出す
るようになっている。
【0020】同期回路11は、位相検出回路10から位
相の変化点を検出したことを表す信号の入力を受ける
と、シンボルの変化点としての同期信号を積分放電回路
9に出力するものである。
【0021】すなわち、位相検出回路10と同期回路1
1との働きにより、第1のコンパレータ5aと第2のコ
ンパレータ5bとから入力される信号のいずれか、又は
両方の位相が不連続になる点を検出する毎に1シンボル
時間が経過したものとして、同期信号が得られるように
なる。
【0022】4値判定回路12は、積分放電回路9から
入力される積分信号が1シンボル区間内に達した値から
判定を行うものである。具体的には、4値判定回路12
は、積分放電回路9から入力される積分信号が図5の点
A〜Bの区間のように、負であり、かつ、しきい値Yを
下回っている場合と、図5の点B〜Cの区間のように、
正であり、かつ、しきい値Xを上回っている場合と、図
5の点C〜Dの区間のように、正であるが、しきい値X
を上回っていない場合と、図5の点D〜Eの区間のよう
に、負であるが、しきい値Yを下回っていない場合とに
分けて、これら4種類の状態のいずれであるかを表す信
号(判定信号)を標準化回路13に出力するものであ
る。
【0023】標準化回路13は、判定信号の入力を受け
て、判定信号に表される4種類の状態のそれぞれに対応
して予め設定されている適正な積分放電の結果である信
号を差分回路14に出力するものである。つまり、標準
化回路13は、受信信号の周波数と局部発振の周波数と
が一致する場合に積分放電回路9が出力すべき、理想的
な積分値を出力するように設定されている。この理想的
な積分値を「理論積分信号」と称する。
【0024】差分回路14は、積分放電回路9の出力す
る積分の結果と標準化回路13が出力する理想的な積分
値との差を演算して、AFC回路15に出力するもので
ある。
【0025】AFC回路15は、差分回路14から入力
される差分に従って、VCO1が発振する局部発振の周
波数を変化させる制御を行うものである。つまり、AF
C回路15は、フェージングによってずれた受信信号の
周波数にVCO1が発振する局部発振周波数を合致させ
るように、VCO1を調整するものである。
【0026】次に、従来の直交検波回路の動作について
説明する。受信信号の周波数は、フェージング等の影響
で少々ずれて受信される。一方、VCO1は、ずれを生
じる前の周波数で発振し、移相器2が当該VCO1が出
力する信号の位相を90度移相する。
【0027】そして、第1のミキサ回路3aと、第1の
LPF4aと、第1のコンパレータ5aと、第1の移動
平均化回路6aとが、VCO1から入力される信号と受
信信号とを乗算し、高周波を除去して、量子化I信号を
生成し、さらに徐々に変化する図5(e)に示したよう
な波形の信号を生成する。
【0028】また、第2のミキサ回路3bと、第2のL
PF4bと、第2のコンパレータ5bと、第2の移動平
均化回路6bとが、VCO1が出力し、移相器2が90
度移相した信号と受信信号とを乗算し、高周波を除去し
て、量子化Q信号を生成し、さらに徐々に変化する図5
(f)に示すような波形の信号を生成する。
【0029】そして、位相角検出器7が、第1の移動平
均化回路6aと第2の移動平均化回路6bとから入力さ
れる各信号から、それらによってつくられる位相角を演
算して位相角信号として微分器8に出力し、微分器8が
位相角信号を時間で微分して、位相角信号が増大する方
向にあるか減少する方向にあるかを示すディジタル信号
(アイ・パターン)を積分放電回路9に出力する。
【0030】一方、位相検出回路10と同期回路11と
の働きにより、1シンボル時間毎に同期信号が得られ、
積分放電回路9が微分器8から入力されるアイ・パター
ンを積分し、当該同期信号の入力を受ける毎に積分値と
して4値判定回路12に出力する。
【0031】この積分値は、例えば、受信信号の周波数
とVCO1が発振している信号の周波数とが一致してい
る場合には、図5(i)に示すように、それぞれの場合
に対応して「0」から放射状に対称に広がるようにな
る。具体的には、受信周波数が高めになっていると、積
分値は図5(i)の点B〜点C及び点C〜点Dに示すよ
うに値の大なる方向へシフトする。また、受信周波数が
低めになっていると、積分値は図6(i)の点A〜点B
及び点D〜点Eに示すように値の小なる方向へシフトす
る。
【0032】そして、4値判定回路12が、積分放電回
路9の積分の結果に応じて判定信号を標準化回路13に
出力する。
【0033】また、標準化回路13が、判定信号から受
信信号の周波数とVCO1が発振している信号の周波数
とが一致している場合に積分放電回路9が出力すべき積
分の結果に相当する値を出力し、差分回路14が、該標
準化回路13が出力する値と実際に積分放電回路9が出
力している積分の結果との差を演算してAFC回路15
に出力する。
【0034】そして、AFC回路15が、差分回路14
からの信号に基づいて、当該積分の結果と標準化回路1
3が出力する値(理論積分信号)との差が「0」となる
ようにVCO1を調整する。このようにして、やがてV
CO1が出力する信号の周波数と受信している信号の周
波数とが一致するように制御されることとなる。
【0035】尚、上記のようなFSK受信機における直
交検波回路については、一例として、特開平9−116
578号公報「多値FSK復調回路」に記載されてい
る。この多値FSK復調回路は、FSK変調の変調指数
の差が小さい場合でも、回転速度の大小の判定出力のジ
ッターやあいまいさの発生を軽減し、復調精度を向上で
きるものであり、入力信号を零IF検波回路で直交検波
し、コンパレータで2値整形した同相成分及び直交成分
を平均移動回路で平滑化し、平滑化された同相成分及び
直交成分に対応する位相角とその遅延位相角との差分を
積分放電回路で積分放電し、判定回路で積分放電出力の
大小を判定するものである。尚、この多値FSK復調回
路において、[数1]の位相角θを求めるのに、テーブ
ルROMが用いられている。
【0036】
【発明が解決しようとする課題】しかしながら、上記従
来のディジタル無線受信機に用いられる直交検波回路で
は、受信信号にノイズが混入すると、位相角信号の回転
方向が一時的に逆転し、その区間でのアイ・パターンが
激しく振動して、積分放電回路が出力する積分値が誤っ
たものとなるため、標準化回路が出力する正しい積分値
との差が大きくなり、AFC回路が適切に周波数を制御
することができなくなるという問題点があった。
【0037】また、上記従来の直交検波回路では、[数
1]の演算を行う位相角検知回路をROM(Read Only
Memory)で実現するのが一般的であるが、ROMを用い
ても、回路規模を十分縮小できないという問題点があっ
た。
【0038】本発明は上記実情に鑑みて為されたもの
で、回路規模を縮小でき、周波数の制御を適正にできる
周波数制御方法及び直交検波回路及びFSK受信機を提
供することを目的とする。
【0039】
【課題を解決するための手段】上記従来例の問題点を解
決するための本発明は、受信信号と電圧制御発振器が出
力する信号との同相成分であるI相成分と直交成分であ
るQ相成分とで表される信号点が、IQ平面の基準軸で
あるI軸又はQ軸のいずれかの軸を横断したことを示す
軸横断信号を1シンボル時間に亘って積分し、当該積分
結果によって信号点の回転量を検知し、当該回転量に従
って電圧制御発振器が出力する信号の周波数を制御する
周波数制御方法であり、回転方向とは別に回転量を検知
することで、回路規模を縮小でき、かつ受信信号にノイ
ズが混入して一時的に信号点の回転方向が変わっても、
回転量には影響を与えないこととなって、電圧制御発振
器が出力する信号の周波数を高い精度で適切に制御でき
るものである。
【0040】上記従来例の問題点を解決するための本発
明は、受信信号と発振周波数とのI相成分とQ相成分と
で表される信号点につて、回転方向検知手段が信号点の
状態で回転方向を検知し、回転速度検知手段がI軸又は
Q軸の横断したことを示す軸横断信号を特定時間に亘っ
て積分して回転速度を検知し、制御手段が検知された回
転方向と回転速度に従って発振周波数を制御する直交検
波回路であり、回転方向とは別に回転速度を検知するこ
とで、回路規模を縮小でき、かつ受信信号にノイズが混
入して一時的に信号点の回転方向が変わっても、回転速
度には影響を与えないこととなって、電圧制御発振器が
出力する信号の周波数を高い精度で適切に制御できるも
のである。
【0041】上記従来例の問題点を解決するための本発
明は、回転方向デコーダが、受信信号及びその遅延信号
と発振周波数の信号とのI相成分とQ相成分とで表され
る信号点について、IQ平面のどの象限にあるかを判定
し、受信信号における象限の値と遅延信号における象限
の値との差分を出力し、同期手段が、1シンボル時間毎
に同期信号を出力し、第1の積分放電回路が、回転方向
デコーダから入力される象限の値の差分を、同期信号に
従って1シンボル時間に亘って積分して出力し、I軸横
断検知手段が、信号点がIQ平面のI軸を横断したこと
を検知してI軸横断検知信号を出力し、Q軸横断検知手
段が、信号点がIQ平面のQ軸を横断したことを検知し
てQ軸横断検知信号を出力し、加算器が、I軸横断検知
信号とQ軸横断検知信号とを加算して軸横断信号を出力
し、第2の積分放電回路が、軸横断信号を同期信号に従
って1シンボル時間に亘って積分して積分信号を出力
し、反転回路が、第2の積分放電回路における積分結果
を符号を反転させて出力し、セレクタ回路が、第1の積
分積分放電回路からの入力が正であれば第2の積分放電
回路の出力を選択出力し、第1の積分放電回路からの入
力が負であれば反転回路の出力を選択出力し、周波数制
御手段が、セレクタ回路から入力される信号に従って発
振周波数を制御する直交検波回路であり、回転方向とは
別に回転量を検知することで、回路規模を縮小でき、か
つ受信信号にノイズが混入して一時的に信号点の回転方
向が変わっても、回転量には影響を与えないこととなっ
て、電圧制御発振器が出力する信号の周波数を高い精度
で適切に制御できるものである。
【0042】上記従来例の問題点を解決するための本発
明は、上記直交検波回路を有するFSK受信機であり、
回路規模を縮小することができ、周波数の制御を適切に
できるものである。
【0043】
【発明の実施の形態】本発明の実施の形態について図面
を参照しながら説明する。尚、以下で説明する機能実現
手段は、当該機能を実現できる手段であれば、どのよう
な回路又は装置であっても構わず、また機能の一部又は
全部をソフトウェアで実現することも可能である。更
に、機能実現手段を複数の回路によって実現してもよ
く、複数の機能実現手段を単一の回路で実現してもよ
い。
【0044】本発明の実施の形態に係る周波数制御方法
及び直交検波回路は、受信信号と発振周波数とのI相成
分とQ相成分とで表される信号点の回転方向と回転速度
とを別個の手段で検知し、各手段が検知した回転方向と
回転速度とに従って、VCOが出力する信号の周波数を
制御するものであり、特に回転速度を検知する手段が、
信号点のI軸及びQ軸の横断の回数を示す信号を1シン
ボル時間に亘って積分することで、積分の結果として回
転速度(1シンボル時間あたりの回転量)を検知するも
ので、回路規模を縮小しつつ、適切なAFC動作を高い
精度で行うことができるものである。また、上記周波数
制御方法及び直交検波回路をFSK受信機に用いること
が可能である。
【0045】本発明の実施の形態に係る直交検波回路
は、受信信号と発振周波数とのI相成分とQ相成分とで
表される信号点の回転方向と回転速度について、当該回
転方向を検知する回転方向検知手段と、当該回転速度を
検知する回転速度検知手段と、これら検知された回転方
向と回転速度に従って発振周波数を制御する制御手段と
から構成されている。
【0046】ここで、回転方向検知手段は、受信信号と
発振周波数とのI相成分とQ相成分及びそれらを遅延さ
せた遅延I相成分と遅延Q相成分を入力し、IQ平面上
における回転方向を検知するものである。また、回転速
度検知手段は、受信信号と発振周波数とのI相成分とそ
の遅延I相成分及びQ相成分とその遅延Q相成分とから
信号点のI軸とQ軸の横断回数によって回転速度を検知
するものである。また、制御手段は、回転方向検知手段
が検知した回転方向で、回転速度検知手段が検知した回
転速度を選択し、検知した回転方向と選択した回転速度
に従って発振周波数の制御を行うものである。尚、制御
手段は、後述するように、検知した回転方向に従って回
転速度を選択する選択手段と、同期を得る同期手段と、
検知された回転方向と選択された回転速度から発振周波
数を制御する周波数制御手段とを有している。
【0047】本発明の実施の形態に係る直交検波回路
(本回路)は、図1に示すように、発振周波数を出力す
るVCO(電圧制御発振器)1と、信号の位相を90°
移相する移相器2と、2つの信号を乗算する第1のミキ
サ回路3a,第2のミキサ回路3bと、高周波成分を除
去する第1のLPF(低域通過フィルタ)4a,第2の
LPF4bと、特定のしきい値を超えているか否かのデ
ィジタル信号を出力する第1のコンパレータ5a,第2
のコンパレータ5bと、本発明の特徴部分である復調部
20と、入力信号における位相の変化点を検出する位相
検出回路10と、位相の変化点の検知を示す信号が入力
されると同期信号を出力する同期回路11と、積分信号
の状態を判定する判定回路12と、判定信号に基づいて
適正な積分結果を出力する標準化回路13と、復調部2
0の出力と標準化回路13の出力との差分を演算する差
分回路14と、VCO1の局部発振周波数を制御するA
FC(自動周波数制御)回路15とから構成されてい
る。図1は、本発明の実施の形態に係る直交検波回路の
構成ブロック図である。
【0048】また、本発明の実施の形態に係る直交検波
回路の復調部20は、受信信号のI相成分とQ相成分と
で表される信号点の回転方向を検知する回転方向検知手
段と、当該信号点の回転速度を検知する回転速度検知手
段とを備えている。
【0049】復調部20における回転方向検知手段は、
受信信号のI相成分(量子化I信号)を遅延させる遅延
手段と、受信信号のQ相成分(量子化Q信号)を遅延さ
せる遅延手段と、量子化I信号と遅延量子化I信号と量
子化Q信号と遅延量子化Q信号とからIQ平面上におけ
る信号点の回転方向を決定する回転方向決定手段とを有
している。
【0050】また、復調部20における回転速度検知手
段は、受信信号のI相成分(量子化I信号)を遅延させ
る遅延手段と、受信信号のQ相成分(量子化Q信号)を
遅延させる遅延手段と、量子化I信号と遅延量子化I信
号と量子化Q信号と遅延量子化Q信号とからIQ平面上
における信号点の回転速度を出力する回転速度出力手段
とを有している。
【0051】特に、回転速度出力手段は、量子化I信号
と遅延量子化I信号とからI軸横断を検知するI軸横断
検知手段と、量子化Q信号と遅延量子化Q信号とからQ
軸横断を検知するQ軸横断検知手段と、I軸横断検知の
信号とQ軸横断検知の信号とを加算してI軸又はQ軸の
いずれかを横断したことを示す信号(軸横断信号)を出
力する加算手段と、軸横断信号を1シンボル時間に亘っ
て積分する積分手段と、当該積分結果を反転出力する反
転手段とを有している。
【0052】復調部20において、制御手段の一部を構
成する選択手段は、回転方向出力手段が出力する回転方
向に従って、回転速度出力手段における積分手段若しく
は反転手段のいずれかから出力される信号を回転速度と
して選択し、回転方向と回転速度とを出力するものであ
る。
【0053】更に具体的に説明すると、本発明の実施の
形態に係る直交検波回路の復調部20は、入力信号を予
め定められた一定時間遅延させて出力する遅延手段とし
ての第1の遅延回路21a,第2の遅延回路21b,第
3の遅延回路22a,第4の遅延回路22bと、入力信
号の排他的論理和を演算するI軸横断検知手段又はQ軸
横断検知手段としての第1のXOR回路23a,第2の
XOR回路23bと、入力信号を加算する加算手段とし
ての加算器24と、入力信号を積分する積分手段として
の第1の積分放電回路25a,第2の積分放電回路25
bと、入力される信号の値の符号を反転させる反転手段
としての反転回路26と、入力信号の選択を行う選択手
段としてのセレクタ回路27と、信号点の回転方向を示
す信号を出力する回転方向決定手段としての回転方向デ
コーダ28とから構成されている。
【0054】以下、図1及び図2を参照しつつ、本回路
の各部を具体的に説明するが、VCO1と、移相器2
と、第1のミキサ回路3aと、第2のミキサ回路3b
と、第1のLPF4aと、第2のLPF4bと、第1の
コンパレータ5aと、第2のコンパレータ5bと、位相
検出回路10と、同期回路11と、判定回路12と、標
準化回路13と、差分回路14と、AFC回路15と
は、従来のものと同等である。図2は、本発明の実施の
形態に係る直交検波回路の各部の動作を表すタイミング
チャート図である。
【0055】復調部20は、第1のコンパレータ5aと
第2のコンパレータ5bとからそれぞれ、量子化I信号
(図2(c))と量子化Q信号(図2(d))との入力
を受けて、信号点の回転方向と回転速度とを検知し、外
部に出力するものである。
【0056】ここで、信号点とは、量子化I信号と量子
化Q信号との値をIQ平面に図示したものである。ここ
では説明を簡単にするために、量子化I信号と量子化Q
信号とを1ビットのディジタル信号としているので、信
号点は、図3に示す4つの点となる。図3は、信号点の
概念を表す説明図である。
【0057】尚、便宜上、量子化I信号と量子化Q信号
との各信号が「1」と「1」とである場合はIQ平面の
第1象限に、「0」と「1」とである場合には第2象限
に、「0」と「0」とである場合には第3象限に、
「1」と「0」とである場合には第4象限に信号点があ
るものとする。
【0058】具体的には、復調部20の第1の遅延回路
21aと、第2の遅延回路21bと、回転方向デコーダ
28と、第1の積分放電回路25aとが信号点の回転方
向を検知する手段(回転方向検知手段)として動作す
る。また、第3の遅延回路22aと、第4の遅延回路2
2bと、第1のXOR回路23aと、第2のXOR回路
23bと、加算器24と、第2の積分放電回路25b
と、反転回路26とが信号点の1シンボル時間あたりの
回転量(以下、単に「回転速度」と称することとする)
を検知する手段(回転速度検知手段)として動作するよ
うになっている。
【0059】第1の遅延回路21aと、第2の遅延回路
21bとは、それぞれ第1のコンパレータ5aから入力
される量子化I信号と、第2のコンパレータ5bから入
力される量子化Q信号とを予め設定された一定の時間
(τ1 )だけ遅延させて出力するものである。以下で、
この遅延された量子化I信号と量子化Q信号とをそれぞ
れ「遅延I信号」及び「遅延Q信号」と称することとす
る。
【0060】回転方向デコーダ28は、第1のコンパレ
ータ5aと第2のコンパレータ5bとからそれぞれ、量
子化I信号と量子化Q信号との入力を受けて、また、第
1の遅延回路21aと第2の遅延回路21bとからそれ
ぞれ、遅延I信号と遅延Q信号との入力を受けて、信号
点の回転方向と回転速度とを図2(g)に示すようなパ
ルス信号として出力するものである。回転方向検知手段
の一部を構成する回転方向決定手段としての回転方向デ
コーダ28は、回転方向を検知すれば足りるものである
が、必然的に回転速度も得られるものとなっている。
【0061】具体的には、回転方向デコーダ28は、信
号点がIQ平面上で反時計回りに回転しているときに
は、正のパルス信号を出力し、時計回りに回転している
ときには、負のパルス信号を出力するようになってい
る。
【0062】また、回転方向デコーダ28は、1シンボ
ル時間あたりに出力するパルスの数によって、回転速度
をも表すようにしている。つまり、図2(g)の左半分
では、1シンボル時間あたりにパルスが5個程度出力さ
れているが、この場合には、比較的高速に回転している
ことを表している。また、図2(g)の右半分では、1
シンボル時間あたりにパルスが1個程度出力されている
が、この場合には、比較的回転が遅いことを表してい
る。回転方向デコーダ28については、後に詳しく説明
する。
【0063】第1の積分放電回路25aは、回転方向デ
コーダ28から入力されるパルス信号を同期回路11か
ら入力される同期信号に従って1シンボル区間に亘って
積分を行い、積分の結果をセレクタ回路27に出力する
ものである。
【0064】第3の遅延回路22aは、第1の遅延回路
21aと同様に第1のコンパレータ5aから入力される
量子化I信号をτ2 の時間だけ遅延して出力するもので
ある。また、第4の遅延回路22bは、第2の遅延回路
21bと同様に第2のコンパレータ5bから入力される
量子化Q信号をτ2 の時間だけ遅延して出力するもので
ある。
【0065】ここで、遅延時間τ2 と遅延時間τ1 とは
同じであってもよいし、異なる時間であっても構わな
い。尚、図2においては、簡単のために、τ1 とτ2 と
が同じ場合を示している。
【0066】第1のXOR回路(排他的論理和回路)2
3aは、第1のコンパレータ5aから量子化I信号と第
3の遅延回路22aから遅延I信号とを入力し、排他的
論理和を演算し、加算器24に出力するものである。ま
た、第2のXOR回路23bは、第2のコンパレータ5
bから量子化Q信号と第4の遅延回路22bから遅延Q
信号を入力し、排他的論理和を演算し、加算器24に出
力するものである。ここで、排他的論理和の演算の結果
が論理的に「真」である場合には、第1,第2のXOR
回路23は、「1」を出力し、論理的に「偽」である場
合には、「0」を出力するようになっているとする。
【0067】つまり、第1のXOR回路23aが出力す
る排他的論理和の演算の結果は、第1のコンパレータ5
aから入力された信号(量子化I信号)と第3の遅延回
路22aから入力される信号(遅延I信号)との符号が
異なるときにのみ、「1」となる信号である。そのた
め、第1のXOR回路23aが出力する排他的論理和
は、信号点がI軸を横断したことを示す信号となってい
る。ここで、I軸を横断したことを示す信号を「I軸横
断信号」と称する。
【0068】同様にして、第2のXOR回路23bが出
力する排他的論理和は、量子化Q信号と遅延Q信号の符
号が異なるときのみ、「1」の信号となり、信号点がQ
軸を横断したことを示す信号となっている。ここで、Q
軸を横断したことを示す信号を「Q軸横断信号」と称す
る。
【0069】尚、請求項において、第3の遅延回路22
aと、第1のXOR回路23aとをまとめて「I軸横断
検知手段」と称し、第4の遅延回路22bと、第2のX
OR回路23bとをまとめて「Q軸横断検知手段」と称
している。
【0070】加算器24は、第1のXOR回路23aか
ら入力される信号(I軸横断信号)と第2のXOR回路
23bから入力される信号(Q軸横断信号)とを加算し
て、第2の積分放電回路25bに出力するものである。
つまり、加算器24が出力する信号は、信号点がI軸又
はQ軸のどちらかを横断したことを表す信号(以下、
「軸横断信号」と称する)である。
【0071】第2の積分放電回路25bは、同期回路1
1から入力される信号(同期信号)に従って、1シンボ
ル時間に亘って、加算器24から入力される信号(軸横
断信号)を積分して、積分値として反転回路26とセレ
クタ回路27とに出力するものである。
【0072】反転回路26は、第2の積分放電回路25
bから入力される積分値の符号を反転し、セレクタ回路
27に出力するものである。
【0073】セレクタ回路27は、第1の積分放電回路
25aと第2の積分放電回路と反転回路26とからそれ
ぞれ積分値の入力を受けて、第1の積分放電回路25a
から入力される積分値が正であれば、第2の積分放電回
路25bから入力される積分値を積分信号として、その
まま出力するものである。
【0074】また、セレクタ回路27は、第1の積分放
電回路25aから入力される積分値が負であれば、反転
回路26から入力される信号を積分信号として、そのま
ま出力するものである。そして、セレクタ回路27の出
力信号の波形は、例えば図2(n)に示すようなものと
なる。
【0075】尚、請求項において、反転回路26を「反
転手段」と、セレクタ回路27と「選択手段」と称す
る。また、同様に請求項において、位相検出回路10
と、同期回路11とをまとめて「同期手段」と称し、4
値判定回路12と、標準化回路13と、差分回路14
と、AFC回路15とをまとめて「周波数制御手段」と
称することとする。更に、上記選択手段と、同期手段
と、周波数制御手段とを総合して「制御手段」と称する
こととする。
【0076】ここで、回転方向デコーダ28について、
より詳しく説明する。回転方向デコーダ28は、まず、
第1のコンパレータ5aと第2のコンパレータ5bとか
ら入力される量子化I信号と量子化Q信号との組み合わ
せより、信号点がIQ平面上の第何象限にあるのかを判
定して、どの象限にあるかを表す信号(象限信号)を生
成する。
【0077】例えば、第1のコンパレータ5aから入力
される信号が「1」であり、第2のコンパレータ5bか
ら入力される信号が「1」であれば、回転方向デコーダ
28は、信号点が第1象限にあると判定して、第1象限
にあることを表す象限信号を生成する。
【0078】具体的に図2(c)と図2(d)とに表さ
れる量子化I信号と量子化Q信号との入力を受けると、
これらに対応して、図2(e)に示す象限信号を生成す
るようになる。
【0079】また、回転方向デコーダ28は、第1の遅
延回路21aと第2の遅延回路21bとから入力される
遅延I信号と遅延Q信号とに応じて、もう一つの象限信
号(「遅延象限信号」と称する)を生成する。つまり、
この象限信号は、量子化I信号と量子化Q信号とに応じ
て生成された象限信号より、τ1 の時間だけ遅れている
ようになり、具体的には、図2(f)に示すような信号
となる。
【0080】そして、回転方向デコーダ28は、図2
(e)に示す象限信号から図2(f)に示す遅延象限信
号を差し引きして、図2(g)のパルス信号として積分
放電回路25aに出力するようになる。原則として、
[図2(e)の象限]−[図2(f)の象限]>0であ
れば、「正」のパルスを出力し、[図2(e)の象限]
−[図2(f)の象限]<0であれば、「負」のパルス
を出力する。但し、例外として、[第1象限]−[第4
象限]の場合は、「正」のパルスを出力し、[第4象
限]−[第1象限]の場合は、「負」のパルスを出力す
るようになっている。つまり、回転方向が反時計回りの
場合に「正」パルスを、時計回りの場合に「負」パルス
を出力するものである。
【0081】ここで、第1象限を表す象限信号から第4
象限を表す遅延象限信号を差し引きした場合に「正」の
パルスが出力されることとなっているのは、回転方向は
反時計回りの場合であり、第4象限から第1象限に移行
することを考慮したものである。同様の理由により、象
限信号が第4象限を表しており、遅延象限信号が第1象
限を表している場合には、「負」のパルスが出力される
ようになっている。
【0082】次に本回路の動作について説明する。受信
信号の周波数は、フェージング等の影響で少々ずれて受
信される。一方、VCO1は、ずれを生じる前の周波数
で振動する信号を出力し、位相器2が当該VCO1が出
力する信号の位相を90度移相する。
【0083】そして、第1のミキサ回路3aが、VCO
1から出力される信号と受信信号とを乗算し、第1のL
PF4aが、第1のミキサ回路3aから入力される信号
について高周波を除去し、第1のコンパレータ5aが、
当該信号を基に1ビットのディジタル信号である量子化
I信号を生成し、図2(c)に示すような信号を出力す
るようになる。
【0084】また、第2のミキサ回路3bが、VCO1
から出力される信号と受信信号とを乗算し、第2のLP
F4bが、第2のミキサ回路3bから入力される信号に
ついて高周波を除去し、第2のコンパレータ5bが、当
該信号を基に1ビットのディジタル信号である量子化Q
信号を生成し、図2(d)に示すような信号を出力する
ようになる。
【0085】回転方向デコーダ28が、第1のコンパレ
ータ5aと、第2のコンパレータ5bから入力される信
号を基に、IQ平面上の第何象限かを示す象限信号を図
2(e)に示すように生成し、また、第1の遅延回路2
1aと第2の遅延回路21bとから遅延I信号と遅延Q
信号との入力を受けて、当該遅延I信号と遅延Q信号と
を基に、IQ平面上の第何象限かを示す遅延象限信号を
図2(f)に示すように生成する。
【0086】そして、回転方向デコーダ28が象限信号
から遅延象限信号を差し引きして、図2(g)に示すよ
うな正負のパルスの信号を生成して出力するようにな
る。
【0087】一方、位相検出回路10と同期回路11と
の働きにより、1シンボル時間毎に同期信号が得られ、
第1の積分放電回路25aが、回転方向デコーダ28か
ら出力されるパルス信号を同期信号に従って1シンボル
時間に亘って積分して、積分値を得て、セレクタ回路2
7に出力する。
【0088】一方、第3の遅延回路22aが、第1のコ
ンパレータ5aから入力される信号をτ2 の時間だけ遅
延し、第4の遅延回路22bが、第2のコンパレータ5
bから入力される信号をτ2 の時間だけ遅延してそれぞ
れ出力する。
【0089】すると、第1のXOR回路23aが、第3
の遅延回路22aから入力される信号と、第1のコンパ
レータ5aから入力される信号との排他的論理和を演算
して、I軸横断信号として出力する。また、第2のXO
R回路23bが、第4の遅延回路22bから入力される
信号と第2のコンパレータ5bから入力される信号との
排他的論理和を演算して、Q軸横断信号として出力す
る。
【0090】そして、加算器24が第1のXOR回路2
3aと第2のXOR回路23bとから入力されるI軸横
断信号とQ軸横断信号とを加算して、軸横断信号として
出力する。ここで加算器24が出力する軸横断信号は、
例えば図2(k)のような信号となる。
【0091】そして、第2の積分放電回路25bが、加
算器24から入力される軸横断信号を同期信号に従って
1シンボル時間に亘って積分し、当該積分の結果を積分
値として、反転回路26とセレクタ回路27とにそれぞ
れ出力する。第2の積分放電回路25bが出力する積分
値は、具体的には、図2(l)に示すような信号となっ
ている。
【0092】そして、反転回路26が第2の積分放電回
路25bから入力される積分値の符号を反転し、図2
(m)に示すような信号として、セレクタ回路27に出
力する。
【0093】そして、セレクタ回路27が第1の積分放
電回路25aから入力される積分値の符号が「正」であ
ると、第2の積分放電回路25bから入力される積分値
を選択してそのまま積分信号として出力し、第1の積分
放電回路25aから入力される積分値の符号が「負」で
あると、反転回路26から入力される、符号を反転した
積分値を選択して、積分信号として出力する。
【0094】そして、4値判定回路12がセレクタ回路
27から入力される積分信号に応じて、従来と同様にし
て判定信号を出力し、標準化回路13が、当該判定信号
の入力を受けて判定信号に表される4種類の状態のそれ
ぞれに対応して予め設定されている適正な積分放電の結
果である信号を出力する。つまり、標準化回路13は、
受信信号の周波数と局部発振の周波数とが一致する場合
に第2の積分放電回路25bが出力すべき、理想的な積
分値を出力されるように設定されている。この理想的な
積分値を「理論的積分値」と称する。
【0095】そして、差分回路14が、当該標準化回路
13から出力される値と、実際にセレクタ回路27が出
力している積分の結果との差を演算してAFC回路15
に出力する。そして、AFC回路15が差分回路14が
出力する値が「0」になるようにVCO1を調整して、
やがてVCO1が出力する信号の周波数と受信している
信号の周波数とが一致するようになる。
【0096】本発明の実施の形態に係る直交検波回路に
よれば、回転方向が一時的に逆転するようなノイズが混
入しても、IQ平面上のI軸又はQ軸を横切った回数
(軸横断信号の数)を積分しているので、第2の積分放
電回路25bの積分値には影響がなく、つまり、セレク
タ回路27が出力する積分値もノイズの影響を受けるこ
とがなくなって、AFC回路15がVCO1から出力さ
れる局部発振の信号の周波数の制御を高い精度で適正に
行うことができる効果がある。
【0097】また、本発明の実施の形態に係る直交検波
回路では、従来の直交検波回路のように[数1]の演算
を行う必要がないため、演算を行うためのROMを備え
る必要がなく、替わりに、遅延回路22、XOR回路2
3、加算器24を用いて軸横断信号の数を検出し、それ
により信号点の回転速度を検知しているため、回路規模
を縮小できる効果がある。
【0098】
【発明の効果】本発明によれば、信号点がIQ平面の基
準軸であるI軸又はQ軸のいずれかの軸を横断したこと
を示す軸横断信号を1シンボル時間に亘って積分し、当
該積分結果によって信号点の回転量を検知し、当該回転
量に従って電圧制御発振器が出力する信号の周波数を制
御する周波数制御方法としているので、回転方向とは別
に受信信号のI相成分とQ相成分のいずれかの符号が変
化した回数により信号点の回転量を検知することで、簡
便な回路で信号点の回転量を検知でき、かつ受信信号に
ノイズが混入して一時的に信号点の回転方向が変わって
も、回転量には影響を与えないこととなって、電圧制御
発振器が出力する信号の周波数を高い精度で適切に制御
できる効果がある。
【0099】本発明によれば、受信信号と発振周波数と
のI相成分とQ相成分とで表される信号点につて、回転
方向検知手段が信号点の状態で回転方向を検知し、回転
速度検知手段がI軸又はQ軸の横断したことを示す軸横
断信号を特定時間に亘って積分して回転速度を検知し、
制御手段が検知された回転方向と回転速度に従って発振
周波数を制御する直交検波回路としているので、回転方
向とは別に回転速度を検知することで、回路規模を縮小
でき、かつ受信信号にノイズが混入して一時的に信号点
の回転方向が変わっても、回転速度には影響を与えない
こととなって、電圧制御発振器が出力する信号の周波数
を高い精度で適切に制御できる効果がある。
【0100】本発明によれば、回転方向デコーダが、受
信信号及びその遅延信号と発振周波数の信号とのI相成
分とQ相成分とで表される信号点について、IQ平面の
どの象限にあるかを判定し、受信信号における象限の値
と遅延信号における象限の値との差分を出力し、同期手
段が、1シンボル時間毎に同期信号を出力し、第1の積
分放電回路が、回転方向デコーダから入力される象限の
値の差分を、同期信号に従って1シンボル時間に亘って
積分して出力し、I軸横断検知手段が、信号点がIQ平
面のI軸を横断したことを検知してI軸横断検知信号を
出力し、Q軸横断検知手段が、信号点がIQ平面のQ軸
を横断したことを検知してQ軸横断検知信号を出力し、
加算器が、I軸横断検知信号とQ軸横断検知信号とを加
算して軸横断信号を出力し、第2の積分放電回路が、軸
横断信号を同期信号に従って1シンボル時間に亘って積
分して積分信号を出力し、反転回路が、第2の積分放電
回路における積分結果を符号を反転させて出力し、セレ
クタ回路が、第1の積分積分放電回路からの入力が正で
あれば第2の積分放電回路の出力を選択出力し、第1の
積分放電回路からの入力が負であれば反転回路の出力を
選択出力し、周波数制御手段が、セレクタ回路から入力
される信号に従って発振周波数を制御する直交検波回路
としているので、回転方向とは別に回転量を検知するこ
とで、回路規模を縮小でき、かつ受信信号にノイズが混
入して一時的に信号点の回転方向が変わっても、回転量
には影響を与えないこととなって、電圧制御発振器が出
力する信号の周波数を高い精度で適切に制御できる効果
がある。
【0101】本発明によれば、上記直交検波回路を有す
るFSK受信機としているので、回転方向とは別に受信
信号と発振周波数のI相成分とQ相成分のいずれかの符
号が変化した回数により回転量を検知することで、回路
規模を縮小でき、かつ受信信号にノイズが混入して一時
的に信号点の回転方向が変わっても、回転量には影響を
与えないこととなって、電圧制御発振器が出力する信号
の周波数を高い精度で適切に制御できる効果がある。
【図面の簡単な説明】
【図1】本発明の実施の形態に係る直交検波回路の構成
ブロック図である。
【図2】本発明の実施の形態に係る直交検波回路の各部
の動作を表すタイミングチャート図である。
【図3】信号点の概念を表す説明図である。
【図4】従来の直交検波回路の構成ブロック図である。
【図5】従来の直交検波回路の動作を表すタイミングチ
ャート図である。
【符号の説明】
1…VCO、 2…移相器、 3…ミキサ回路、 4…
LPF、 5…コンパレータ、 6…移動平均回路、
7…移相角検出器、 8…微分器、 9…積分放電回
路、 10…位相検出回路、 11…同期回路、 12
…判定回路、 13…標準化回路、 14…差分回路、
15…AFC回路、 20…復調部、21,22…遅
延回路、 23…XOR回路、 24…加算器、 25
…積分放電回路、 26…反転回路、 27…セレクタ
回路、 28…回転方向デコーダ

Claims (11)

    【特許請求の範囲】
  1. 【請求項1】 受信信号と電圧制御発振器が出力する信
    号との同相成分であるI相成分と直交成分であるQ相成
    分とで表される信号点が、IQ平面の基準軸であるI軸
    又はQ軸のいずれかの軸を横断したことを示す軸横断信
    号を1シンボル時間に亘って積分し、当該積分結果によ
    って信号点の回転量を検知し、当該回転量に従って前記
    電圧制御発振器が出力する信号の周波数を制御すること
    を特徴とする周波数制御方法。
  2. 【請求項2】 受信信号と電圧制御発振器が出力する同
    相成分のI相成分と直交成分のQ相成分とで表される信
    号点の回転方向と回転速度について、信号点の状態によ
    って回転方向を検知する回転方向検知手段と、IQ平面
    の基準軸であるI軸又はQ軸のいずれかの軸を横断した
    ことを示す軸横断信号を特定時間に亘って積分して回転
    速度を検知する回転速度検知手段と、検知された回転方
    向と回転速度に従って前記電圧制御発振器の発振周波数
    を制御する制御手段とを有することを特徴とする直交検
    波回路。
  3. 【請求項3】 回転方向検知手段は、I相成分とQ相成
    分及びそれらを遅延させた遅延I相成分と遅延Q相成分
    を入力し、IQ平面上における回転方向を検知する回転
    方向検知手段であり、 回転速度検知手段は、I相成分と遅延I相成分及びQ相
    成分と遅延Q相成分とから信号点のI軸とQ軸の横断回
    数を特定時間に亘って積分することによって回転速度を
    検知する回転速度検知手段であり、 制御手段は、前記回転方向検知手段が検知した回転方向
    で、前記回転速度検知手段が検知した回転速度を選択
    し、検知した回転方向と選択した回転速度に従って発振
    周波数の制御を行う制御手段であることを特徴とする請
    求項2記載の直交検波回路。
  4. 【請求項4】 回転速度検知手段は、I相成分を遅延さ
    せる遅延手段と、Q相成分を遅延させる遅延手段と、I
    相成分と遅延I相成分とQ相成分と遅延Q成分とからI
    Q平面上における信号点の回転速度を出力する回転速度
    出力手段とを有し、 前記回転速度出力手段は、I相成分と遅延I相成分とか
    らI軸横断を検知するI軸横断検知手段と、Q相成分と
    遅延Q相成分とからQ軸横断を検知するQ軸横断検知手
    段と、I軸横断検知の信号とQ軸横断検知の信号とを加
    算してI軸又はQ軸のいずれかを横断したことを示す軸
    横断信号を出力する加算手段と、前記軸横断信号を1シ
    ンボル時間に亘って積分する積分手段と、当該積分結果
    を反転出力する反転手段とを有する回転速度出力手段で
    あることを特徴とする請求項3記載の直交検波回路。
  5. 【請求項5】 制御手段は、回転方向検知手段で検知し
    た回転方向に従って、回転速度検知手段における回転速
    度出力手段の積分手段若しくは反転手段のいずれかから
    出力される信号を回転速度として選択する選択手段と、
    同期を得る同期手段と、検知された回転方向と選択され
    た回転速度から発振周波数を制御する周波数制御手段と
    を有する制御手段であることを特徴とする請求項4記載
    の直交検波回路。
  6. 【請求項6】 受信信号及び当該受信信号の遅延信号と
    電圧制御発振器が出力する信号との同相成分であるI相
    成分と直交成分であるQ相成分とで表される信号点が、
    IQ平面のどの象限にあるかを判定し、前記受信信号に
    おける象限の値と前記遅延信号における象限の値との差
    分を出力する回転方向デコーダと、 1シンボル時間毎に同期信号を出力する同期手段と、 前記回転方向デコーダから入力される象限の値の差分
    を、前記同期信号に従って1シンボル時間に亘って積分
    して出力する第1の積分放電回路と、 前記信号点が前記IQ平面のI軸を横断したことを検知
    してI軸横断検知信号を出力するI軸横断検知手段と、 前記信号点が前記IQ平面のQ軸を横断したことを検知
    してQ軸横断検知信号を出力するQ軸横断検知手段と、 前記I軸横断検知手段から入力されるI軸横断検知信号
    と前記Q軸横断検知手段から入力されるQ軸横断検知信
    号とを加算して軸横断信号として出力する加算器と、 前記加算器から入力される軸横断信号を前記同期信号に
    従って1シンボル時間に亘って積分して積分信号を出力
    する第2の積分放電回路と、 前記第2の積分放電回路における積分結果を符号を反転
    させて出力する反転回路と、 前記第1の積分積分放電回路からの入力が正であれば前
    記第2の積分放電回路の出力を選択出力し、前記第1の
    積分放電回路からの入力が負であれば前記反転回路の出
    力を選択出力するセレクタ回路と、 前記セレクタ回路から入力される信号に従って電圧制御
    発振器が出力する信号の周波数を制御する周波数制御手
    段とを有することを特徴とする直交検波回路。
  7. 【請求項7】 I軸横断検知手段は、受信信号と電圧制
    御発振器が出力する信号との同相成分であるI相成分の
    符号をディジタル信号で表現した量子化I信号の入力を
    受けて、前記量子化I信号を一定の時間遅延して出力す
    る遅延回路と、 前記量子化I信号と前記遅延回路で遅延された量子化I
    信号との排他的論理和を演算して、量子化I信号の符号
    の変化を検知することにより、I軸を横断したことを表
    すI軸横断検知信号を出力する排他的論理和回路とを有
    するI軸横断検知手段であることを特徴とする請求項6
    記載の直交検波回路。
  8. 【請求項8】 Q軸横断検知手段は、受信信号と電圧制
    御発振器が出力する信号との直交成分であるQ相成分の
    符号をディジタル信号で表現した量子化Q信号の入力を
    受けて、前記量子化Q信号を一定の時間遅延して出力す
    る遅延回路と、 前記量子化Q信号と前記遅延回路で遅延された量子化Q
    信号との排他的論理和を演算して、量子化Q信号の符号
    の変化を検知することにより、Q軸を横断したことを表
    すQ軸横断検知信号を出力する排他的論理和回路とを有
    するQ軸横断検知手段であることを特徴とする請求項6
    記載の直交検波回路。
  9. 【請求項9】 同期手段は、受信信号と電圧制御発振器
    が出力する信号との同相成分であるI相成分と、受信信
    号と前記電圧制御発振器が出力する信号との直交成分で
    あるQ相成分とのそれぞれの位相の変化を監視し、いず
    れかの位相の変化が不連続になる変化点を検出する位相
    検出回路と、 前記変化点が検出されると、同期信号を出力する同期回
    路とを有する同期手段であることを特徴とする請求項6
    記載の直交検波回路。
  10. 【請求項10】 周波数制御手段は、セレクタ回路から
    入力される積分信号を基にして、シンボルの判定を行
    い、判定値を出力する4値判定回路と、 前記4値判定回路から入力される判定値に対応して、予
    め設定されている理想的な積分信号となる理論積分信号
    を出力する標準化回路と、 前記セレクタ回路から入力される前記積分信号と前記標
    準化回路から入力される前記理論積分信号との差分を演
    算する差分回路と、 前記差分回路から入力される差分がゼロとなるように電
    圧制御発振器が出力する信号の周波数を制御する自動周
    波数制御回路とを有する周波数制御手段であることを特
    徴とする請求項6記載の直交検波回路。
  11. 【請求項11】 請求項6記載の直交検波回路を有する
    ことを特徴とするFSK受信機。
JP11011971A 1998-02-27 1999-01-20 周波数制御方法及び直交検波回路及びfsk受信機 Pending JPH11313117A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP11011971A JPH11313117A (ja) 1998-02-27 1999-01-20 周波数制御方法及び直交検波回路及びfsk受信機
US09/258,306 US6553083B1 (en) 1998-02-27 1999-02-26 Frequency control and orthogonal detection circuit and FSK receiver

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP4671498 1998-02-27
JP10-46714 1998-02-27
JP11011971A JPH11313117A (ja) 1998-02-27 1999-01-20 周波数制御方法及び直交検波回路及びfsk受信機

Publications (1)

Publication Number Publication Date
JPH11313117A true JPH11313117A (ja) 1999-11-09

Family

ID=26347499

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11011971A Pending JPH11313117A (ja) 1998-02-27 1999-01-20 周波数制御方法及び直交検波回路及びfsk受信機

Country Status (2)

Country Link
US (1) US6553083B1 (ja)
JP (1) JPH11313117A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011501550A (ja) * 2007-10-19 2011-01-06 トウマズ テクノロジー リミテッド 自動周波数補正方法および装置
US8204162B2 (en) 2007-09-27 2012-06-19 Lapis Semiconductor Co., Ltd. Reception frequency control circuit
JP2016158209A (ja) * 2015-02-26 2016-09-01 株式会社日立国際電気 受信解析装置

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2474923B (en) 2008-07-18 2011-11-16 Phasor Solutions Ltd A phased array antenna and a method of operating a phased array antenna
KR100961429B1 (ko) 2008-07-29 2010-06-09 한국과학기술원 고속 fsk 복조 장치
US20110243277A1 (en) 2008-11-21 2011-10-06 Nxp B.V. Devices and methods implementing frequency offset determination for fsk receivers
NZ575464A (en) 2009-03-10 2010-07-30 Holmes Solutions Ltd Improvements in and relating to braking mechanisms
KR101029698B1 (ko) 2010-03-10 2011-04-18 한국과학기술원 Fsk 복조 장치
GB201215114D0 (en) 2012-08-24 2012-10-10 Phasor Solutions Ltd Improvements in or relating to the processing of noisy analogue signals
GB201403507D0 (en) 2014-02-27 2014-04-16 Phasor Solutions Ltd Apparatus comprising an antenna array
US12186596B2 (en) 2019-09-20 2025-01-07 TruBlue LLC Lock-off descent control systems and devices

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8401347A (nl) * 1984-04-27 1985-11-18 Philips Nv Een fsk data ontvanger.
JP3074103B2 (ja) * 1993-11-16 2000-08-07 株式会社東芝 Ofdm同期復調回路
US5469112A (en) * 1994-08-15 1995-11-21 Motorola, Inc. Communication device with zero-crossing demodulator

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8204162B2 (en) 2007-09-27 2012-06-19 Lapis Semiconductor Co., Ltd. Reception frequency control circuit
JP2011501550A (ja) * 2007-10-19 2011-01-06 トウマズ テクノロジー リミテッド 自動周波数補正方法および装置
JP2016158209A (ja) * 2015-02-26 2016-09-01 株式会社日立国際電気 受信解析装置

Also Published As

Publication number Publication date
US6553083B1 (en) 2003-04-22

Similar Documents

Publication Publication Date Title
JPH11313117A (ja) 周波数制御方法及び直交検波回路及びfsk受信機
JP3361995B2 (ja) 搬送波再生回路並びに搬送波再生方法
KR101149957B1 (ko) 클록 재생회로
JP3348660B2 (ja) シンボル同期装置および周波数ホッピング受信装置
JP4541403B2 (ja) 通信システムにおける搬送波再生で使われる方法および装置
US5703913A (en) Timing signal generator
KR20010003618A (ko) 주파수 옵셋 및 위상 에러를 동시에 줄이는 반송파 주파수 복구 방법 및 장치
FI94818C (fi) Menetelmä digitaalisesti moduloidun signaalin demoduloimiseksi sekä demodulaattori
JP3029394B2 (ja) Fsk復調装置
US5450032A (en) FSK data demodulator using mixing of quadrature baseband signals
JPH11331291A (ja) 自動利得制御方法および自動利得制御を備えた復調装置
JP2000115269A (ja) キャリア位相追従装置および周波数ホッピング受信装置
JPH10257110A (ja) 直交検波回路及びそれにおける周波数制御方法
JP3413902B2 (ja) 周波数シフトキーイング・データ復調器
JP3178278B2 (ja) Fsk受信機
JPH11112583A (ja) 周波数オフセット検出回路
JP3669790B2 (ja) 4値fsk復調回路
JP3737592B2 (ja) 4値fsk復調回路
JPH0897874A (ja) オフセットqpsk復調器
JP3669786B2 (ja) 4値fsk復調回路
JP3185725B2 (ja) 搬送波再生回路
JP3559377B2 (ja) 4値fsk復調回路
JP3390986B2 (ja) Msk信号の復調方式
JPH09116579A (ja) 多値fsk復調回路
JP3149501B2 (ja) 同期検出装置