JPH11509071A - 複合フォーマット走査変換 - Google Patents

Abstract

(57)【要約】 例えば1280×720 の分解能における順次走査映像から、例えば1920×1080(フィールド当たり1920×540)の飛び越し分解能における飛び越し映像走査への、あるいはその逆の変換をすることが容易に構成される回路である。この回路の一つの装置はマルチプレクサを用いるので、二つの変換モードが利用できるハードウエアを共有する。この回路は一つの方向においてのみ変換をなし得る回路よりも僅かに複雑なだけである。順次から飛び越しへの変換の品質はハイエンド飛び越し表示装置に対して受け入れられ得て、且つ飛び越しから順次への変換の品質は少なくとも「中間領域」順次表示装置に対して充分高い。

Description

【発明の詳細な説明】 複合フォーマット走査変換 この発明はビデオ型表示装置の分野及び、特に複合分解能及び複合走査フォー マットを表示できる表示装置に関するものである。 米国における進歩的なテレビジョン（ＡＴＶ）送信のための、進歩的テレビジ ョンシステム委員会（Advanced Television System Committee; ATSC）により現 在提案された標準は、高品位送信のために二つの分解能を支持しており、すなわ ち1920×1080飛び越しと1280×720 順次とである。技術及び費用の考慮により、 実際の受信機の装置が飛び越しフォーマットか又は順次フォーマットかのいずれ かに制限されることはありそうなことである。それ故に、飛び越し表示装置を有 する受信機に対しては、1280×720 順次材料が表示されねばならない場合はいつ でも、順次一飛び越し変換が実行されねばならない。同様に、順次表示装置を有 する受信機に対しては、1920×1080飛び越し材料が表示されねばならない場合は いつでも、飛び越し‐順次変換が行われねばならない。 順次‐飛び越し（Ｐ‐Ｉ）変換のための一つの従来技術は、飛び越しフィール ドを発生するために順次フレームから一つおきのラインを取ることにより、映像 を二次抽出することである。しかしながら、この技術は水平縁が高度の行間フリ ッカーを現すと言う問題点にわずらわされる。この問題に対する慣習的な解決法 は、出力ラスターを発生する場合に一つより多いラスターラインからの資料を補 間することである。この技術の例はいわゆる「Grand Alliance」走査変換器であ り、それは、1995年６月７〜９日に行われたICCE会議における、B.Bhatt 他によ る資料「Grand Alliance HDTV Multi-Format Scan Converter」に記載されてい るように、1280×720 順次から1920×540(１フィールド)飛び越しへ変換するた めに、６タップ垂直フィルタと８タップ水平フィルタとを用いる。 飛び越し‐順次（Ｉ‐Ｐ）変換を実行するための一つの従来技術の方法は、各 ラインを垂直に単純に反復し、かくしてラインの数を倍にする。この技術は実行 するために単純で且つ安価である。しかしながら、この技術は静止場面に対する 最大垂直分解能がそれが他になされるものの半分だけであるので推奨されない。 不幸にも、充分高い品質結果を作りだすＩ‐Ｐ及びＰ‐Ｉ変換の双方を提供す るための単一の低費用装置は無い。 順次‐飛び越し変換及び飛び越し‐順次変換が相互に排他的であり、すなわち 単一製品においては決して同時に要求されないと言う事実の故に、複合同期モニ タを含んでいる表示装置はフレーム毎に基づく飛び越し走査又は順次走査のいず れかに限られている。従って、一方の変換又は他方の変換のみがあらゆる１フレ ーム内で実行される必要化ある。それ故に、本発明の一態様は、一体化された、 制御できるように切り換えできる回路を提供し、その回路は順次走査映像から飛 び越し映像へ、及びその逆に変換するために容易に構成され得るように配置され ている。例えば、この回路は1280×720 の分解能における順次走査映像から1920 ×1080(フィールド当たり1920×540)の分解能における飛び越し映像へ、及びそ の逆に、変換するように構成され得る。 本発明の一実施例はマルチプレクサを使用するので、好都合に、二つの変換モ ードが利用できるハードウエアを共有する。この回路は一方向だけにおける変換 を実行できる回路よりも僅かだけ複雑である。順次‐飛び越し変換の品質はハイ エンド飛び越し表示装置に対して許容でき、且つ飛び越し‐順次変換の品質は少 なくとも「中間領域」順次表示装置に対して充分高い。好都合にも、そのような 回路構造を含んでいる集積回路は、広い種類の表示装置における用途を見出し得 た。 電流入力ビデオフレームのフォーマットと表示装置の能力とに基づいて適切に 、ＡＴＶ標準ディジタル受信機用に使用されるような、飛び越し‐順次又は順次 ‐飛び越し変換のいずれかを実行するための共通構造を使用することが本発明の 目的である。この目的のために、本発明の第１の態様は、請求項１、４及び５に 定義されたような装置、請求項６に定義されたような方法、及び請求項７に定義 されたようなモニタを提供する。好都合な実施例は従属請求項により定義されて いる。 本発明の第２の目的は、空間的処理のみを用い且つ許容できる映像品質を実現 して、1920×540 フィールドから1280×720 フレームへの飛び越し‐順次変換を 実行することである。 本発明の第３の目的は、処理経路全体を通して処理帯域幅を最小限にすること である。 本発明の第４の目的は、戦略的位置で２‐１マルチブレクサを変換器の構造内 へ挿入することにより、必要なラインメモリと乗算器との量を最小限にすること である。 本発明の第５の目的は、飛び越し‐順次変換の「最隣接」アルゴリズムを実行 することである。 本発明のこれらの態様は以下に記載される実施例から明らかになり、且つ本発 明のその他の態様が以下に記載される実施例を参照して解明されるだろう。図に おいて、 図１は本発明の原理によって、一体化された、制御できるように切り換えでき るＩ‐Ｐ及びＰ‐Ｉ変換器の典型的な一実施例を示し、 図２は図１に用いるための構成できる垂直フィルタのもっと詳細な図面を示し ており、 図３は図１に用いるための構成できる水平フィルタを示し、且つ 図４は両方の変換方向に対する補間の４相にわたる相対画素資料位置を示して いる。 図１は、本発明の原理に従った、一体化された、制御できるように切り換えで きるＩ‐Ｐ及びＰ‐Ｉ変換器の典型的な一実施例を示している。図１の実施例は 、1)構成できる水平フィルタ101、2)構成できる垂直フィルタ103、3）2-1マルチ プレクサ105，107及び109、及びシステム制御器111 を含んでいる。システム制 御器111、例えばマイクロプロセッサ、マイクロ制御器、又は分散制御装置が、 本発明の回路が用いられるビデオ表示装置の全体動作を制御している。マルチプ レクサ105，107及び109 は、マルチプレクサ105，107及び109 の「１」入力ポー トが選択されたかあるいは「０」入力ポートが選択されたかに依存して、入力ビ デオ信号のＩ‐Ｐ変換されものか、あるいはＰ‐Ｉ変換されたものかである出力 ビデオ信号を与えるために、構成できる水平フィルタ101 及び構成できる垂直フ ィルタ103 を相互接続するように配置されている。マルチプレクシングはインプ レメンタにより優先されるあらゆる既知の方法を用いて、例えば論理ゲートと位 相反転器とを用いて、あるいは３状態バッファと位相反転器とを用いて実行され 得る。フィルタ101 と103 とは、フィルタ係数をダウンロードし且つ画素処理速 度でフィルタのセットの間を切り換えるための能力を有する、有限インパルス応 答（finite impulse response;ＦＩＲ）型のフィルタである。 この能力がフィルタ101 及び103 にサンプリング速度変換のための多相フィル タとして動作することを許容する。構成できる水平フィルタ101 及び構成できる 垂直フィルタ103 に関する別の詳細は、図２及び図３に関連して以下に記載され る。特に、図２は構成できる垂直フィルタ103 を示し、それは、a)ラインメモリ 201-1〜201-N を含んでいるＮ個のラインメモリ201、b)メモリ制御器203、c)係 数バンク205、d)乗算器207-1〜207-N を含んでいるＮ個の乗算器207、e)Ｎ個の 入力端子を有する加算器209、及び丸め／制限回路211 を含んでいる。 ラインメモリ201 の各々が先入れ先出し方法で一つの水平走査線上に表示され る情報を記憶する。コストを低く維持するために、本発明の態様によると、輝度 処理のためのラインメモリ201-1〜201-N の各々が、表示され得る水平画素の最 小数に長さが制限される。上述のＡＴＶ例に対してはこれは1280画素である。ラ インメモリ201 の長さのそのような制限は補間が実行される順番、すなわち垂直 の後に水平あるいは水平の後に垂直の順番が重要であることを生じさせる。不正 な順序が、ラインメモリ201 が高い分解能フレーム、例えば1920画素の水平ライ ン内の画素の数を記憶するための容量を有することを要するだろう。 特に、飛び越し走査、例えば1920×540 を順次走査、例えば1280×720 へ変換 するためには、水平補間が垂直補間に先立って実行されねばならない。これは、 本発明の態様に従って、マルチプレクサの「１」入力ボートへ供給される信号を マルチプレクサの出力ポートへ伝達するように、マルチプレクサ105，107，及び 109(図１)の各々を設定することにより達成される。同様に、順次走査、例えば1 280×720 を飛び越し走査、例えば1920×540 へ変換するためには、垂直補間が 水平補間に先立って実行されねばならない。これは、本発明の態様に従って、マ ルチプレクサの「０」入力ポートへ供給される信号をマルチプレクサの出力ポー トへ伝達するように、マルチプレクサ105，107，及び109 の各々を設定すること により達成される。クロミナンス処理が以下に論じられる。 ラインメモリ201(図２)の書込（Ｗ）と読取（Ｒ）とがメモリ制御器203 によ り規制される。書込及び読取は同時に実行されてもよい。メモリ制御器203 は係 数バンク215 をも制御できる。メモリ制御器203 は変換と実行するためのフィル タリングとの種類を決定するために、システム制御器111 からの指令に応じても よい。 係数バンク205 は 540‐720 変換（３：４）か、又はその逆かのいずれかを実 行するためのフィルタ係数を記憶している。係数バンク205 は構成できる垂直フ ィルタ103 の４っの相の各々に対する係数を記憶している。各相がＮ個の係数を 必要とするので、係数バンク205 は典型的に４Ｎ個の係数を記憶するための容量 を有している。視覚的に、その係数は、例えばシステム制御器111 の制御のもと で、別の遠隔記憶装置からダウンロードされ得る。 図３に示されたように、構成できる水平フィルタ101 は、ラインメモリ201 が Ｍ個のフリップフロップ301 により置き換えられたことを除いて、構成できる垂 直フィルタ103 と本質的に同じである。それ故に、直列数を除いて図２及び３に 同様に番号を付された構成要素は動作的に類似している。 図４は両方の変換方向に対する補間の４つの相にわたる相対画素資料位置を示 している。ＡＴＶ例による使用のための本発明の一実施例においては、Ｍ＝Ｎ＝ ４に対して、水平フィルタ103 と垂直フィルタ105 との双方の乗算器207 と307 との各々が、寸法８ビット×11ビットで且つ14個の有効ビットの出力を発生する 。加算器209 と309 とが各々14ビットのうちのＮ個の入力端子、この場合には４ 個の入力端子を受入れ、９個の有効ビットの出力を与える。もっと正確な結果を 達成するために、変換の真の終末まで０〜255 の範囲への丸め及び制限が実行さ れない。 ＡＴＶ例について続けると、垂直フィルタ105 が４個のタップ（Ｎ＝４）を有 するように設計された場合には、係数バンク205 は32個の独特の係数、すなわち Ｐ‐Ｉ変換及び再びＩ‐Ｐ変換の４っの相の各々に対して４個の係数を記憶しな くてはならない。垂直フィルタ105 と水平フィルタ103 とが独立であることは注 意されたい。また、水平フィルタ103 は高価なラインメモリを必要としないので 、 インプレメンタが多数のタップを有する、すなわちＭ＞Ｎの水平フィルタ103 を 設計するのに役立つことは注意されたい。 ハードウエアの効果的な使用に加えて、本発明のもう一つの利点は処理する帯 域幅の効果的な使用にある。これはピーク処理帯域幅が最小化され、それがさも なければ要求され得るものよりも低い出力と安価な実施となる。この応用の目的 に対して処理する帯域幅は ＢＷ＝Ｈ×Ｖ×Ｆ×Ｂ （１） として定義され、ここでＨ及びＶは画素内の水平及び垂直分解能であり、ＦはHz でのフレーム速度であり、且つＢは画素当たりのバイトの数である。ＡＴＶ例に 対しては、1920×1080飛び越しにおける輝度に対する処理する帯域幅（ＬＢＷ） は ＬＢＷ＝1920×1080×30×１＝62.2Mbyte/sec である。1280×720 順次に対しては、ＬＢＷは ＬＢＷ＝1280×720×60×１＝55.3Mbyte/sec である。 表１は図１の回路における種々の点に対するＬＢＷを示している。全ＬＢＷ領 域が41.5Mbyte/sec から62.2Mbyte/sec へ変わることは注意されたい。それ故に この回路は62.2Mbyte/sec の最小ＬＢＷに対して設計されねばならない。 今までは輝度処理のみが論じられてきた。これはクロミナンスは一般に同じ方 法で処理され得るからである。特に、クロミナンスに関しては、ＡＴＶに対して 提案されたＡＴＳＣ標準においては、ビデオは４：２：０フォーマットで符号化 され、それは処理する帯域幅を意味し、且つ二つのクロミナンス成分の各々に対 するメモリ記憶装置要求は輝度の各々に対するメモリ記憶装置要求の１／４であ る。単一の1920×540 画素フィールドに対して、各クロミナン成分が 960×270 の分解能を有している。単一1280×720 フレームに対しては、各クロミナンス成 分が 640×360 の分解能を有している。Ｉ‐Ｐ及びＰ‐Ｉ補間比はは図４に示さ れたままである。それ故に、図１、２及び３に示された回路は、クロミナンス処 理のために用いられる各ラインメモリが640 クロミナンス資料を記憶できるのみ を要することを除いて、各クロミナンス成分に対して重複されている。各成分に 対するクロミナンス処理帯域幅は表１に示された輝度帯域幅の１／４である。 一般に、a)標準定義、例えば1)ＮＴＳＣ、2)ＰＡＬ、3)ＳＥＣＡＭ、4)その他 、b)窓内に適合するためのビデオを縮尺すること、c)低域通過又は高域通過空間 フィルタ、d)入力フィールドから垂直に最も近い画素がそれに従って出力フレー ムヘ複写される「最隣接」のＩ‐Ｐ技術、及びe)走査変換が要求されない場合に おける単純通過モード、のような先に記載したフォーマット以外のフォーマット に対するＩ‐Ｐ及びＰ‐Ｉ変換を含むが、それに制限されないあらゆる水平及び 垂直多タップフィルタ応用に対して、この発明は用いられ得る。それに加えて、 本発明の一態様によると、構成できる水平及び垂直フィルタが、同様に1)辺縁強 化、2)雑音低減、3)クロミナンス補間、及び4)周知の技術によってそのようなフ ィルタを組み合わせることにより、（画像内画像（ＰＩＰ）用の）画像低減、の ような他のフィルタリング動作を同時に実施するように設計され得る。 前述のものは単に本発明の原理を図解している。この技術に熟達した人々が、 ここに明示的に記載されず又は示されないとは言え、本発明の原理を具体化し、 且つ従って本発明の範囲内にある種々の装置を案出することができることは、か くして認識されるであろう。本発明は専用ハードウエアによって、あるいは適切 なプログラムコンピュータによって実施され得る。

Claims (1)

1. 【特許請求の範囲】 １．飛び越し映像フィールドを順次映像フィールドへ、及びその逆へ変換するた めの装置であって、該装置は 垂直フィルタ、 水平フィルタ、及び 入力信号を最初に前記の垂直フィルタへルート割当し、且つ前記の入力信号 が飛び越しから順次へ変換されねばならない場合にはそこからの出力を前記の水 平フィルタへルート割当するため、及び前記の入力信号を最初に前記の水平フィ ルタへルート割当し、且つ前記の入力信号が順次から飛び越しへ変換されねばな らない場合にはそこからの出力を前記の垂直フィルタへルート割当するための手 段、を具えている装置。 ２．請求項１に定義された発明であって、前記の水平フィルタが構成でき且つ前 記の水平フィルタが、前記の入力信号が飛び越しから順次へか又は順次から飛び 越しへ変換されねばならないかどうかの関数として構成される装置。 ３．請求項１に定義された発明であって、前記の垂直フィルタが構成でき且つ前 記の垂直フィルタが、前記の入力信号が飛び越しから順次へか又は順次から飛び 越しへ変換されねばならないかどうかの関数として構成される装置。 ４．（ｉ）複数のラインメモリ、（ii）第１係数記憶装置、（iii）複数の第１ 乗算器、及び（iv）複数の入力端子を有する第１加算器を含んでいる垂直フィル タであって、前記の第１乗算器の各々は前記のラインメモリのそれぞれの１個の 出力を前記の第１係数記憶装置に記憶された係数により乗算するために配置され ており、結果として生じる積はそこでの合算のために前記の第１加算器へ結合さ れている垂直フィルタ、 （ｉ）複数の単一素子記憶ユニット、（ii）第２係数記憶装置、（iii）複 数の第２乗算器、及び（iv）複数の入力端子を有する第２加算器を含んでいる水 平フィルタであって、前記の第２乗算器の各々は前記の単一素子記憶ユニットの それぞれの一つの出力を前記の第２係数記憶装置に記憶された係数により乗算す るために配置されており、結果として生じる積はそこでの合算のために前 記の第２加算器へ結合されている水平フィルタ、及び 入力信号を最初に前記の垂直フィルタへルート割当し、且つ前記の入力信号 が低い分解能へ水平に分割され且つ高い分解能へ垂直に補間されねばならない場 合にそこからの出力を前記の水平フィルタへルート割当するため、及び前記入力 信号を最初に前記の水平フィルタへルート割当し、且つ前記の入力信号が高い分 解能へ水平に補間され且つ低い分解能へ垂直に分割されねばならない場合にそこ からの出力を前記の垂直フィルタへルート割当するために配置された複数のマル チプレクサ、 を具えている水平及び垂直多タップフィルタリングのための装置。 ５．垂直フィルタリングのための手段、 水平フィルタリングのための手段、及び 前記の入力信号を最初に垂直フィルタリングのための前記の手段へルート割 当し、前記の入力信号が低い分解能へ水平に分割され且つ高い分解能へ垂直に補 間されねばならない場合に、そこからの出力を水平フィルタリングのための前記 の手段へルート割当するため、及び前記の入力信号を最初に水平フィルタリング のための前記の手段へルート割当し、前記の入力信号が高い分解能へ水平に補間 され且つ低い分解能へ垂直に分割されねばならない場合にそこからの出力を垂直 フィルタリングのための前記の手段へルート割当するための手段、を具えている 、入力信号を水平及び垂直多タップフィルタリングをするための装置。 ６．垂直に濾波された信号を得るために前記の入力信号を垂直にフィルタリング するステップ、及び 前記の入力信号のサンプリング速度よりも高いサンプリング速度で濾波され た信号を得るために前記の垂直に濾波された信号を水平にフィルタリングするス テップ、 を具えている入力信号を二次元的にフィルタリングする方法であって、 一方その方法は、 水平に濾波された信号を得るために前記の入力信号を水平にフィルタリング するステップ、及び 前記の入力信号の前記のサンプリング速度よりも低いサンプリング速度で前 記の濾波された信号を得るために前記の水平に濾波された信号を垂直にフィルタ リングするステップ、 を具えているフィルタリングする方法。 ７．請求項１、４又は５のいずれか１項により定義された装置を具えているモニ タ。