JPH1154918A - Thick-film multilayered circuit board and its manufacture - Google Patents
Thick-film multilayered circuit board and its manufactureInfo
- Publication number
- JPH1154918A JPH1154918A JP9212238A JP21223897A JPH1154918A JP H1154918 A JPH1154918 A JP H1154918A JP 9212238 A JP9212238 A JP 9212238A JP 21223897 A JP21223897 A JP 21223897A JP H1154918 A JPH1154918 A JP H1154918A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- conductor
- thick
- alignment mark
- thick film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 239000000758 substrate Substances 0.000 claims abstract description 37
- 238000007650 screen-printing Methods 0.000 claims abstract description 25
- 238000000034 method Methods 0.000 claims description 8
- 239000004020 conductor Substances 0.000 abstract description 78
- 239000000919 ceramic Substances 0.000 abstract description 13
- 239000000463 material Substances 0.000 abstract description 13
- 239000010410 layer Substances 0.000 description 101
- 239000010408 film Substances 0.000 description 71
- 238000007639 printing Methods 0.000 description 41
- 238000010304 firing Methods 0.000 description 6
- 239000011521 glass Substances 0.000 description 5
- 239000000843 powder Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 239000011230 binding agent Substances 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- IHWJXGQYRBHUIF-UHFFFAOYSA-N [Ag].[Pt] Chemical compound [Ag].[Pt] IHWJXGQYRBHUIF-UHFFFAOYSA-N 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- SWELZOZIOHGSPA-UHFFFAOYSA-N palladium silver Chemical compound [Pd].[Ag] SWELZOZIOHGSPA-UHFFFAOYSA-N 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 229910001597 celsian Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 229910052839 forsterite Inorganic materials 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- HCWCAKKEBCNQJP-UHFFFAOYSA-N magnesium orthosilicate Chemical compound [Mg+2].[Mg+2].[O-][Si]([O-])([O-])[O-] HCWCAKKEBCNQJP-UHFFFAOYSA-N 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910052845 zircon Inorganic materials 0.000 description 1
- GFQYVLUOOAAOGM-UHFFFAOYSA-N zirconium(iv) silicate Chemical compound [Zr+4].[O-][Si]([O-])([O-])[O-] GFQYVLUOOAAOGM-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0266—Marks, test patterns or identification means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4664—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders
Landscapes
- Structure Of Printed Boards (AREA)
- Supply And Installment Of Electrical Components (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、多層構造の厚膜回
路とアライメントマークとを基板上に有する厚膜多層回
路基板において、そのアライメントマークの印刷時にお
けるかすれを防止する技術に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a technique for preventing a thin film circuit having a multilayer structure and an alignment mark on a substrate from being blurred when the alignment mark is printed.
【0002】[0002]
【従来の技術】基板の一面にスクリーン印刷を複数回施
すことによって複数種類の厚膜パターンが順次積層され
た多層構造の厚膜回路を有する厚膜多層回路基板に対し
て、部品自動搭載機に基板の基準位置を認識させるため
のアライメントマークを、その基板の一面のうちその厚
膜回路が形成されていない部分に付すことが求められて
いる。上記のアライメントマークはチップ状半導体部
品、チップ状コンデンサ、チップ状抵抗、チップ状コイ
ルなどの電子回路部品を基板に搭載するための位置の基
準点となるものである一方で、その電子回路部品を載置
して接続するための部品搭載用のパッドは、一般に、上
記多層構造の厚膜回路のうちの最上層導体の一部に設け
られるものであるから、部品搭載用のパッドとアライメ
ントマークとの間の位置精度を高めるために、上記アラ
イメントマークは、最上層導体のパターンと同じマスク
或いは製版の一部にパターン形成され、その最上層導体
を印刷するスクリーン印刷によって同時に形成されるこ
とが望まれる。2. Description of the Related Art A thick film multilayer circuit board having a multilayer structure in which a plurality of types of thick film patterns are sequentially laminated by performing screen printing a plurality of times on one surface of a substrate is used for an automatic component mounting machine. It is required that an alignment mark for recognizing a reference position of a substrate is provided on a portion of one surface of the substrate where the thick film circuit is not formed. While the alignment mark serves as a reference point for mounting electronic circuit components such as a chip-shaped semiconductor component, a chip-shaped capacitor, a chip-shaped resistor, and a chip-shaped coil on a substrate, the alignment mark is Since the component mounting pad for mounting and connecting is generally provided on a part of the uppermost layer conductor of the multilayer film thick film circuit, the component mounting pad and the alignment mark are provided. In order to improve the positional accuracy during the alignment, it is preferable that the alignment mark is patterned on the same mask or a part of the plate making as the pattern of the uppermost conductor, and is simultaneously formed by screen printing for printing the uppermost conductor. It is.
【0003】[0003]
【発明が解決しようとする課題】ところで、従来では、
最上層導体を印刷するスクリーン印刷によって、基板の
一面のうち該厚膜回路が形成されていない部分に、アラ
イメントマークパターンの導体厚膜材料が直接塗布され
ていた。しかし、最上層導体はすでに印刷されている下
側導体や絶縁層などの上に積層されるのに対して上記ア
ライメントマークは基板に直接印刷されることから、最
上層導体の印刷面とアライメントマークの印刷面との高
さの差が発生するので、そのアライメントマーク付近に
おいて製版の印刷面への接触が不十分となり、アライメ
ントマークのかすれが発生するという不都合があった。
このようなアライメントマークのかすれは、部品自動搭
載機の部品搭載基準位置の認識を不安定とすることか
ら、基板の歩留りを低下させる一因となっていた。By the way, conventionally,
By screen printing for printing the uppermost layer conductor, the conductor thick film material of the alignment mark pattern was directly applied to a portion of the one surface of the substrate where the thick film circuit was not formed. However, while the uppermost conductor is laminated on the lower conductor or insulating layer that has already been printed, the alignment mark is printed directly on the substrate. Since the height difference from the printing surface occurs, there is an inconvenience that the contact of the plate making surface with the printing surface becomes insufficient near the alignment mark, and the alignment mark is blurred.
Such blurring of the alignment mark makes the recognition of the component mounting reference position of the automatic component mounting machine unstable, and thus has been one of the causes of reducing the yield of the substrate.
【0004】本発明は、以上の事情を背景として為され
たものであり、その目的とするところは、アライメント
マークのかすれのない厚膜多層印刷基板、およびその製
造方法を提供することにある。SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a thick-film multilayer printed board free from blurring of alignment marks and a method of manufacturing the same.
【0005】[0005]
【課題を解決するための第1の手段】かかる目的を達成
するための本第1発明の要旨とするところは、基板と、
その基板の一面にスクリーン印刷を複数回施すことによ
って複数種類の厚膜パターンが順次積層された多層構造
の厚膜回路と、その基板の一面のうち該厚膜回路が形成
されていない部分において前記複数回のうちのいずれか
のスクリーン印刷により同時に厚膜印刷されたアライメ
ントマークとを、備えた厚膜多層回路基板であって、そ
のアライメントマークは、前記基板の一面から厚み方向
に嵩上げされた嵩上げ層の上に形成されていることにあ
る。A first aspect of the present invention for achieving the above object is to provide a substrate, comprising:
A thick film circuit having a multilayer structure in which a plurality of types of thick film patterns are sequentially laminated by performing screen printing a plurality of times on one surface of the substrate, and a portion of the one surface of the substrate where the thick film circuit is not formed. A thick film multi-layer circuit board, comprising: an alignment mark that is simultaneously thick-film printed by any one of a plurality of screen printings, wherein the alignment mark is raised in a thickness direction from one surface of the substrate. It is formed on a layer.
【0006】[0006]
【第1発明の効果】このようにすれば、上記厚膜多層回
路基板のアライメントマークは、前記基板の一面から厚
み方向に嵩上げされた嵩上げ層の上に形成されているの
で、そのアライメントマークと同時にスクリーン印刷す
る厚膜層の印刷面とそのアライメントマークの印刷面と
の高さの差が小さくなり、アライメントマークのかすれ
の発生が好適に防止される。According to the first aspect of the present invention, since the alignment mark of the thick-film multilayer circuit board is formed on the raised layer which is raised in the thickness direction from one surface of the substrate, the alignment mark and the alignment mark are formed. At the same time, the difference in height between the printing surface of the thick film layer to be screen-printed and the printing surface of the alignment mark is reduced, and the occurrence of blurring of the alignment mark is suitably prevented.
【0007】[0007]
【課題を解決するための第2の手段】また、上記第1発
明の厚膜多層回路基板を好適に製造するための方法の要
旨とするところは、基板と、その基板の一面にスクリー
ン印刷を複数回施すことによって複数種類の厚膜パター
ンが順次積層された多層構造の厚膜回路と、その基板の
一面のうち該厚膜回路が形成されていない部分において
前記複数回のうちのいずれかのスクリーン印刷により同
時に厚膜印刷されたアライメントマークとを、備えた厚
膜多層回路基板を製造する方法であって、前記アライメ
ントマークの下側に位置する嵩上げ層を形成する工程を
含むことにある。The gist of the method for suitably manufacturing the thick film multilayer circuit board according to the first aspect of the present invention is that a board and screen printing are performed on one surface of the board. A thick film circuit having a multilayer structure in which a plurality of types of thick film patterns are sequentially stacked by performing a plurality of times, and any one of the plurality of times in a portion of the surface of the substrate where the thick film circuit is not formed. A method for manufacturing a thick-film multilayer circuit board including an alignment mark that is simultaneously printed with a thick film by screen printing, comprising a step of forming a raised layer located below the alignment mark.
【0008】[0008]
【第2発明の効果】このようにすれば、アライメントマ
ークの下側に位置する嵩上げ層を形成する工程により、
アライメントマークの印刷面の高さが基板面よりも嵩上
げされているので、そのアライメントマークと同時にス
クリーン印刷する厚膜層の印刷面とそのアライメントマ
ークの印刷面との高さの差が小さくなり、アライメント
マークのかすれの発生が好適に防止される。According to the second aspect of the present invention, the step of forming the raised layer located below the alignment mark allows
Since the height of the printing surface of the alignment mark is raised above the substrate surface, the difference in height between the printing surface of the thick film layer to be screen-printed simultaneously with the alignment mark and the printing surface of the alignment mark is reduced, The occurrence of blurring of the alignment mark is suitably prevented.
【0009】[0009]
【発明の他の態様】ここで、好適には、前記第1発明に
おいて、前記嵩上げ層は、前記多層構造の厚膜回路を構
成する厚膜層のうちの少なくとも1つと同時に形成され
たものである。このようにすれば、嵩上げ層を形成する
ためだけの作業をさらに設ける必要がなく、それまでの
多層構造の厚膜回路を構成する厚膜層のうちの少なくと
も1つを形成する作業によって構成されるので、工程が
複雑とならない利点がある。Another aspect of the present invention is preferably such that in the first invention, the raised layer is formed simultaneously with at least one of the thick film layers constituting the thick film circuit having the multilayer structure. is there. In this case, there is no need to additionally provide an operation only for forming the raised layer, and it is constituted by an operation for forming at least one of the thick film layers constituting the thick film circuit having the multilayer structure up to that time. Therefore, there is an advantage that the process is not complicated.
【0010】また、好適には、前記第1発明および第2
発明において、前記アライメントマークは、前記多層構
造の厚膜回路を構成するためのスクリーン印刷が複数回
施されることにより複数の厚膜層からに構成され、その
複数の厚膜層のうちの少なくとも最上層が前記アライメ
ントマークを示すパターンに形成される。このようにす
れば、厚膜多層回路基板を構成するためのスクリーン印
刷によりアライメントマークが構成されるので、工程が
複雑とならない利点がある。Preferably, the first invention and the second invention
In the invention, the alignment mark is formed of a plurality of thick film layers by performing screen printing for forming the thick film circuit having the multilayer structure a plurality of times, and at least one of the plurality of thick film layers is used. An uppermost layer is formed in a pattern showing the alignment mark. In this case, since the alignment marks are formed by screen printing for forming the thick film multilayer circuit board, there is an advantage that the process is not complicated.
【0011】また、好適には、前記第2発明において、
前記アライメントマークの下側に位置する嵩上げ層を形
成する工程は、前記多層構造の厚膜回路を構成する厚膜
層のうちの少なくとも1つと同時に形成する工程であ
る。このようにすれば、嵩上げ層を形成するためだけの
工程をさらに設ける必要がなく、アライメントマークは
それまでの多層構造の厚膜回路を構成する厚膜層のうち
の少なくとも1つと同時に形成されるので、工程が複雑
とならない利点がある。Preferably, in the second invention,
The step of forming the raised layer located below the alignment mark is a step of simultaneously forming at least one of the thick film layers forming the thick film circuit having the multilayer structure. In this case, it is not necessary to further provide a step only for forming the raised layer, and the alignment mark is formed simultaneously with at least one of the thick film layers forming the thick film circuit having the multilayer structure up to that time. Therefore, there is an advantage that the process is not complicated.
【0012】また、好適には、前記第1発明および第2
発明において、前記多層構造の厚膜回路は、最上層導体
と、その最上層導体よりも下側に形成された下層導体
と、それら最上層導体と下層導体との間に介挿されてそ
れら最上層導体と下層導体とを厚み方向において絶縁す
る絶縁層を有するものであり、前記アライメントマーク
は、その絶縁層の上に形成されるものである。このよう
にすれば、多層構造の厚膜回路を構成する下層導体、絶
縁層、最上層導体のうち、その絶縁層は、下層導体や最
上層導体に比較して厚みを充分に大きくして耐圧性能を
維持するように形成されることから、上記アライメント
マークがその絶縁層と同程度の厚みの嵩上げ層の上に形
成されることにより、そのアライメントマークをたとえ
ば上記最上層導体と同時にスクリーン印刷するときのア
ライメントマークの印刷面の高さと上記最上層導体の印
刷面との間の高さの差が好適に小さくされるので、アラ
イメントマークのかすれが一層防止される利点がある。Preferably, the first invention and the second invention
In the invention, the thick film circuit having the multilayer structure includes an uppermost layer conductor, a lower layer conductor formed below the uppermost layer conductor, and a lower layer conductor interposed between the uppermost layer conductor and the lower layer conductor. The semiconductor device has an insulating layer that insulates the upper conductor and the lower conductor in the thickness direction, and the alignment mark is formed on the insulating layer. With this configuration, the insulating layer of the lower-layer conductor, the insulating layer, and the uppermost-layer conductor constituting the multi-layer thick film circuit has a sufficiently large thickness as compared with the lower-layer conductor and the uppermost-layer conductor to withstand the withstand voltage. Since the alignment marks are formed so as to maintain the performance, the alignment marks are formed on the raised layer having the same thickness as the insulating layer, so that the alignment marks are screen-printed simultaneously with the uppermost layer conductor, for example. Since the difference between the height of the printing surface of the alignment mark and the height of the printing surface of the uppermost conductor at that time is suitably reduced, there is an advantage that the blurring of the alignment mark is further prevented.
【0013】[0013]
【発明の好適な実施の形態】以下、本発明の一実施例を
図面に基づいて詳細に説明する。Preferred embodiments of the present invention will be described below in detail with reference to the accompanying drawings.
【0014】図1において、厚膜多層回路基板10は、
アルミナ、フォルステライト、ステアタイト、ガラスな
どにより構成されるセラミック基板12の上に、複数種
類の厚膜材料が複数回のスクリーン印刷によって順次多
層印刷され且つ焼成されることにより構成されたもので
ある。実際には、分割可能にブレーク溝が形成された共
通のセラミック基板のうえに多数個の厚膜回路が同時に
形成される場合が多いが、図1には、1個分の厚膜回路
の断面が模式的に示されている。In FIG. 1, a thick-film multilayer circuit board 10 comprises:
A plurality of types of thick film materials are sequentially printed in multiple layers by screen printing a plurality of times and fired on a ceramic substrate 12 made of alumina, forsterite, steatite, glass, or the like. . In practice, many thick-film circuits are often formed simultaneously on a common ceramic substrate on which break grooves are formed so as to be dividable, but FIG. 1 shows a cross section of one thick-film circuit. Is schematically shown.
【0015】上記セラミック基板12の一面上には、導
電性厚膜材料から構成されて所定の回路パターンを有す
る第1導体14、絶縁性厚膜材料から構成されるととも
に充分な耐圧性能を備えるためにその第1導体14の4
乃至6倍程度の厚みを有する絶縁層16、導電性厚膜材
料から構成されて所定の回路パターンを有する第2導体
18が順次積層されることにより多層構造の厚膜回路が
構成されている一方、上記セラミック基板12の一面の
うちのその多層厚膜回路が形成されていない部分、たと
えば余白部分には、嵩上げ層20が形成され、その嵩上
げ層20の上にアライメントマーク22が形成されてい
る。その嵩上げ層20は、絶縁層16と同じ材料によっ
てその絶縁層16と同時にスクリーン印刷により形成さ
れ、上記アライメントマーク22は、第2導体18と同
じ材料によってその第2導体18と同時にスクリーン印
刷により形成されている。On one surface of the ceramic substrate 12, a first conductor 14, which is made of a conductive thick film material and has a predetermined circuit pattern, is made of an insulating thick film material and has a sufficient withstand voltage performance. 4 of the first conductor 14
An insulating layer 16 having a thickness of about 6 to 6 times and a second conductor 18 made of a conductive thick film material and having a predetermined circuit pattern are sequentially laminated to form a multi-layer thick film circuit. A raised layer 20 is formed on a portion of one surface of the ceramic substrate 12 where the multilayer thick film circuit is not formed, for example, a blank portion, and an alignment mark 22 is formed on the raised layer 20. . The raised layer 20 is formed by screen printing at the same time as the insulating layer 16 using the same material as the insulating layer 16, and the alignment mark 22 is formed by screen printing at the same time as the second conductor 18 using the same material as the second conductor 18. Have been.
【0016】上記アライメントマーク22は、チップ状
IC、チップ状トランジスタ、チップ状ダイオード等の
チップ状半導体部品、チップ状コンデンサ、チップ状抵
抗、チップ状コイルなどの電子回路部品24を基板10
上の第2導体18の一部に設けられた所定の搭載位置に
自動的に搭載するための位置の基準点となるものであ
り、図示しない自動部品搭載機によって光学的に認識さ
れるものである。また、上記アライメントマーク22
は、たとえば小さな丸パターン、四角パターン、十文字
パターンなどにより表され、セラミック基板12上の対
角線上に略位置する2角部に少なくとも設けられる。The alignment mark 22 is formed by attaching an electronic circuit component 24 such as a chip-like semiconductor component such as a chip-like IC, a chip-like transistor or a chip-like diode, a chip-like capacitor, a chip-like resistor or a chip-like coil to a
It serves as a reference point for a position for automatic mounting at a predetermined mounting position provided on a part of the upper second conductor 18, and is optically recognized by an automatic component mounting machine (not shown). is there. In addition, the alignment mark 22
Are represented, for example, by a small circle pattern, a square pattern, a cross pattern, or the like, and are provided at least at two corners of the ceramic substrate 12 which are substantially diagonally located.
【0017】上記のように構成された厚膜多層回路基板
10は、たとえば図2に示す工程が実施されることによ
り製造される。図2において、下層導体印刷工程30で
は、銀、銀−パラジウム、銀−白金、銅等の導電体とし
て機能する金属粉、結合材として機能するガラスフリッ
ト、所定粘度のペースト状とするための樹脂および溶剤
などが混合されたペースト状の導電性厚膜材料を用いて
スクリーン印刷が行われることによりセラミック基板1
2の一面に所定の回路パターンを有する第1導体14が
形成され、下層導体焼成工程32においてその第1導体
14が上記金属粉が焼結する温度で焼成される。これに
より、たとえば10μm 程度の第1導体14がセラミッ
ク基板12に固着される。The thick-film multilayer circuit board 10 configured as described above is manufactured, for example, by performing the steps shown in FIG. In FIG. 2, in the lower conductor printing step 30, a metal powder that functions as a conductor such as silver, silver-palladium, silver-platinum, or copper, a glass frit that functions as a binder, and a resin for forming a paste having a predetermined viscosity. The ceramic substrate 1 is screen-printed using a paste-like conductive thick film material in which
The first conductor 14 having a predetermined circuit pattern is formed on one surface of the second conductor 2, and in a lower conductor firing step 32, the first conductor 14 is fired at a temperature at which the metal powder is sintered. Thereby, the first conductor 14 of, for example, about 10 μm is fixed to the ceramic substrate 12.
【0018】次いで、絶縁層印刷工程34では、アルミ
ナ、ジルコン、セルジアン等のフィラーとして機能する
セラミック粉、結合材として機能するガラスフリット、
所定粘度のペースト状とするための樹脂および溶剤など
が混合されたペースト状の絶縁性厚膜材料を用いてスク
リーン印刷が行われることにより、上記第1導体14の
上側に絶縁層16が形成され、絶縁層焼成工程36にお
いてその絶縁層16が上記ガラスフリットを溶融させる
温度で焼成される。これにより、たとえば50μm 程度
の絶縁層16がセラミック基板12において固着され
る。なお、上記絶縁層16の膜厚が1回のスクリーン印
刷で得られない場合には、上記絶縁層印刷工程34およ
び絶縁層焼成工程36が複数回繰り返し実行される。こ
のとき、上記絶縁層16を印刷するための製版には、上
記絶縁層16のパターンだけでなく前記アライメントマ
ーク22の下側に位置する嵩上げ層20を印刷するため
のパターンが形成されており、その嵩上げ層20が、上
記絶縁層印刷工程34において絶縁層16と同時に印刷
され、上記絶縁層焼成工程36において絶縁層16と同
時に焼成されるようになっている。したがって、上記絶
縁層印刷工程34或いはそれに加えた絶縁層焼成工程3
6は、アライメントマーク22の下側に位置する嵩上げ
層20を形成する工程としも機能している。Next, in an insulating layer printing step 34, a ceramic powder functioning as a filler such as alumina, zircon, and Celsian, a glass frit functioning as a binder,
Screen printing is performed using a paste-like insulating thick film material in which a resin and a solvent for mixing into a paste having a predetermined viscosity are mixed, so that an insulating layer 16 is formed on the first conductor 14. In an insulating layer firing step 36, the insulating layer 16 is fired at a temperature at which the glass frit is melted. Thus, the insulating layer 16 having a thickness of, for example, about 50 μm is fixed on the ceramic substrate 12. If the thickness of the insulating layer 16 cannot be obtained by one screen printing, the insulating layer printing step 34 and the insulating layer baking step 36 are repeatedly performed a plurality of times. At this time, in the plate making for printing the insulating layer 16, not only the pattern of the insulating layer 16 but also the pattern for printing the raised layer 20 located below the alignment mark 22 are formed. The raised layer 20 is printed at the same time as the insulating layer 16 in the insulating layer printing step 34, and is fired at the same time as the insulating layer 16 in the insulating layer firing step 36. Therefore, the insulating layer printing step 34 or the additional insulating layer firing step 3
6 also functions as a step of forming the raised layer 20 located below the alignment mark 22.
【0019】そして、最上層導体印刷工程38では、
銀、銀−パラジウム、銀−白金、銅等の導電体として機
能する金属粉、結合材として機能するガラスフリット、
所定粘度のペースト状とするための樹脂および溶剤など
が混合されたペースト状の導電性厚膜材料を用いてスク
リーン印刷が行われることにより絶縁層16の上に所定
の回路パターンを有する第2導体18が形成され、最上
層導体焼成工程40においてその第2導体18が上記金
属粉を焼結させる温度で焼成される。これにより、たと
えば10μm 程度の第2導体18が絶縁層16の上に固
着される。このとき、上記第2導体18を印刷するため
の製版には、上記絶縁層16のパターンだけでなく前記
アライメントマーク22を表すパターンが形成されてお
り、そのアライメントマーク22が、上記最上層導体印
刷工程38において第2導体18と同時に印刷され、上
記最上層導体焼成工程40において第2導体18と同時
に焼成されるようになっている。In the uppermost conductor printing step 38,
Silver, silver-palladium, silver-platinum, metal powder functioning as a conductor such as copper, glass frit functioning as a binder,
A second conductor having a predetermined circuit pattern on the insulating layer 16 by performing screen printing using a paste-like conductive thick film material in which a resin and a solvent for mixing into a paste having a predetermined viscosity are mixed. The second conductor 18 is fired at a temperature at which the metal powder is sintered in the uppermost conductor firing step 40. Thereby, the second conductor 18 of, for example, about 10 μm is fixed on the insulating layer 16. At this time, in the plate making for printing the second conductor 18, not only the pattern of the insulating layer 16 but also the pattern representing the alignment mark 22 is formed. In the step 38, printing is performed simultaneously with the second conductor 18, and in the above-described uppermost layer conductor firing step 40, the printing is performed simultaneously with the second conductor 18.
【0020】上述のように本実施例の厚膜多層回路基板
10によれば、アライメントマーク22は、多層構造の
厚膜回路を構成する厚膜層のうちの少なくとも1つと同
時に形成された嵩上げ層20の上に形成されているの
で、そのアライメントマーク22と同時にスクリーン印
刷する厚膜層の印刷面とそのアライメントマーク22の
印刷面との高さの差が小さくなり、アライメントマーク
22のかすれの発生が好適に防止される。したがって、
厚膜多層回路基板10の歩留りが向上する。As described above, according to the thick film multilayer circuit board 10 of the present embodiment, the alignment mark 22 is formed by the raised layer formed simultaneously with at least one of the thick film layers constituting the thick film circuit having the multilayer structure. 20, the difference between the height of the printing surface of the thick film layer to be screen-printed simultaneously with the alignment mark 22 and the height of the printing surface of the alignment mark 22 is reduced. Is suitably prevented. Therefore,
The yield of the thick film multilayer circuit board 10 is improved.
【0021】また、本実施例の製造工程によれば、アラ
イメントマーク22の下側に位置する嵩上げ層20を、
多層構造の厚膜回路を構成する厚膜層のうちの少なくと
も1つと同時に形成する工程(絶縁層印刷工程34およ
び絶縁層印刷焼成工程36)により、アライメントマー
ク22の印刷面の高さが基板面よりも嵩上げされている
ので、そのアライメントマーク22と同時にスクリーン
印刷する厚膜層の印刷面とそのアライメントマーク22
の印刷面との高さの差が小さくなり、アライメントマー
ク22のかすれの発生が好適に防止される。According to the manufacturing process of this embodiment, the raised layer 20 located below the alignment mark 22 is
The step of simultaneously forming at least one of the thick film layers constituting the thick film circuit having the multilayer structure (the insulating layer printing step 34 and the insulating layer printing baking step 36) reduces the height of the printing surface of the alignment mark 22 to the substrate surface. The printing surface of the thick film layer to be screen-printed simultaneously with the alignment mark 22 and the alignment mark 22
And the difference in height from the printing surface is reduced, and the occurrence of blurring of the alignment mark 22 is suitably prevented.
【0022】また、本実施例では、厚膜多層回路基板1
0に多層構造の厚膜回路は、最上層導体(第2導体1
8)と、その最上層導体よりも下側に形成された下層導
体(第1導体14)と、それら最上層導体と下層導体と
の間に介挿されてそれら最上層導体と下層導体とを厚み
方向において絶縁する絶縁層16を有するものであり、
アライメントマーク22は、その絶縁層16の上に形成
されたものである。特に、本実施例の厚膜多層回路基板
10では、多層構造の厚膜回路を構成する第1導体1
4、絶縁層16、第2導体18のうちの絶縁層16は、
第1導体14や第2導体18に比較して厚みを充分に大
きくして数千ボルト程度の耐圧性能を維持するように形
成されることから、上記アライメントマーク22が第2
導体18と同じ厚みの嵩上げ層20の上に形成されるこ
とにより、そのアライメントマーク22を第2導体18
と同時にスクリーン印刷するときのアライメントマーク
22の印刷面の高さと上記第2導体18の印刷面との間
の高さの差が好適に小さくされるので、アライメントマ
ーク22のかすれが一層防止される利点がある。In this embodiment, the thick film multilayer circuit board 1
0, the thick film circuit having a multi-layer structure has a top conductor (second conductor 1).
8), a lower conductor (first conductor 14) formed below the uppermost conductor, and the uppermost conductor and the lower conductor interposed between the uppermost conductor and the lower conductor. It has an insulating layer 16 that insulates in the thickness direction,
The alignment mark 22 is formed on the insulating layer 16. In particular, in the thick-film multilayer circuit board 10 of the present embodiment, the first conductors 1 forming the thick-film circuit having the multilayer structure are formed.
4, the insulating layer 16 of the insulating layer 16 and the second conductor 18
Since the alignment mark 22 is formed to be sufficiently thicker than the first conductor 14 and the second conductor 18 and to maintain a pressure resistance of about several thousands volts,
By forming the alignment mark 22 on the raised layer 20 having the same thickness as the conductor 18, the alignment mark 22 is formed on the second conductor 18.
At the same time, the difference between the height of the printing surface of the alignment mark 22 and the height of the printing surface of the second conductor 18 during screen printing is preferably reduced, so that the blurring of the alignment mark 22 is further prevented. There are advantages.
【0023】因みに、アライメントマーク22の下側に
嵩上げ層20を設けられず、同じ製版を用いて、第2導
体18が絶縁層16の上にスクリーン印刷されると同時
に、アライメントマーク22がセラミック基板12に直
接にスクリーン印刷される場合には、その第2導体18
の印刷面とアライメントマーク22の印刷面との高さの
差が大きくなって、アライメントマーク22付近の製版
のセラミック基板12に対するコンタクトが不十分とな
り、たとえば図3に示すように、アライメントマーク2
2がかすれた状態で印刷されるという欠点が発生してい
たのである。Incidentally, the second conductor 18 is screen-printed on the insulating layer 16 by using the same plate making because the raised layer 20 is not provided below the alignment mark 22, and at the same time, the alignment mark 22 is formed on the ceramic substrate. 12 is screen printed directly on its second conductor 18.
The height difference between the printing surface of the alignment mark 22 and the printing surface of the alignment mark 22 becomes large, and the contact of the plate making near the alignment mark 22 with the ceramic substrate 12 becomes insufficient. For example, as shown in FIG.
2 has been printed in a blurred state.
【0024】以上、本発明の一実施例を図面を用いて説
明したが、本発明はその他の態様においても適用され
る。Although the embodiment of the present invention has been described with reference to the drawings, the present invention can be applied to other embodiments.
【0025】たとえば、前述の実施例の厚膜多層回路基
板10において、アライメントマーク22の印刷面を嵩
上げするための嵩上げ層20は、絶縁層16を印刷する
スクリーン印刷と同時に印刷されることにより絶縁層1
6と同じ厚みに構成されていたが、第1導体14を印刷
するスクリーン印刷と同時に形成される層と上記絶縁層
16を印刷するスクリーン印刷と同時に印刷される層と
の積層により構成されても差し支えない。このようにす
れば、アライメントマーク22を第2導体18と同時に
スクリーン印刷するときのアライメントマーク22の印
刷面の高さと上記第2導体18の印刷面との間の高さの
差が一層小さくされる利点がある。For example, in the thick-film multilayer circuit board 10 of the above-described embodiment, the raised layer 20 for raising the printing surface of the alignment mark 22 is printed at the same time as the screen printing for printing the insulating layer 16 so as to be insulated. Layer 1
6, but may be formed by laminating a layer formed simultaneously with the screen printing for printing the first conductor 14 and a layer printed simultaneously with the screen printing for printing the insulating layer 16. No problem. By doing so, the difference in height between the printing surface of the alignment mark 22 and the printing surface of the second conductor 18 when the alignment mark 22 is screen-printed simultaneously with the second conductor 18 is further reduced. There are advantages.
【0026】また、前述の実施例において厚膜多層回路
基板10の多層構造の厚膜回路は、絶縁層16により厚
み方向に絶縁された2層の第1導体14および第2導体
18から構成されていたが、3以上の導体層から構成さ
れても差し支えない。In the above-described embodiment, the thick-film circuit having a multilayer structure of the thick-film multilayer circuit board 10 includes two layers of the first conductor 14 and the second conductor 18 insulated in the thickness direction by the insulating layer 16. However, it may be composed of three or more conductor layers.
【0027】また、前述の実施例の厚膜多層回路基板1
0において、多層構造の厚膜回路は、第1導体14、絶
縁層16、第2導体18から構成されていたが、その第
2導体18の上にたとえば保護層或いはソルダーレジス
ト層が形成されていても差し支えない。Further, the thick-film multilayer circuit board 1 of the above-described embodiment
In FIG. 0, the thick film circuit having a multilayer structure includes the first conductor 14, the insulating layer 16, and the second conductor 18. On the second conductor 18, for example, a protective layer or a solder resist layer is formed. No problem.
【0028】また、前述の実施例の図2の工程において
は、印刷の実施毎に焼成工程が設けられているが、必ず
しも設けてなくてもよい。厚膜材料の特性などに関連し
て、複数の印刷層を同時に焼成する場合もある。In the step of FIG. 2 of the above-described embodiment, a baking step is provided every time printing is performed. However, the baking step is not always required. Depending on the characteristics of the thick film material, etc., a plurality of printing layers may be fired simultaneously.
【0029】なお、上述したのはあくまでも本発明の一
実施例であり、本発明はその趣旨をその主旨を逸脱しな
い範囲において種々の変更が加えられ得るものである。The above is merely an embodiment of the present invention, and the present invention can be variously modified without departing from the spirit thereof.
【図1】本発明の一実施例の厚膜多層回路基板の構成の
要部断面を示す概略図である。FIG. 1 is a schematic view showing a cross section of a main part of a configuration of a thick film multilayer circuit board according to an embodiment of the present invention.
【図2】図1の厚膜多層回路基板の製造工程の要部を説
明する要部工程図である。FIG. 2 is a main part process diagram for explaining a main part of a manufacturing process of the thick-film multilayer circuit board of FIG. 1;
【図3】嵩上げ層を用いない従来の厚膜多層回路基板の
構成を説明する断面図である。FIG. 3 is a cross-sectional view illustrating a configuration of a conventional thick film multilayer circuit board that does not use a raised layer.
10:厚膜多層回路基板 12:セラミック基板(基板) 14:第1導体(下層導体) 16:絶縁体 18:第2導体(最上層導体) 20:嵩上げ層 22:アライメントマーク 10: Thick film multilayer circuit board 12: Ceramic substrate (substrate) 14: First conductor (lower layer conductor) 16: Insulator 18: Second conductor (top layer conductor) 20: Raised layer 22: Alignment mark
Claims (2)
を複数回施すことによって複数種類の厚膜パターンが順
次積層された多層構造の厚膜回路と、該基板の一面のう
ち該厚膜回路が形成されていない部分において前記複数
回のうちのいずれかのスクリーン印刷により同時に厚膜
印刷されたアライメントマークとを、備えた厚膜多層回
路基板であって、 前記アライメントマークは、前記基板の一面から厚み方
向に嵩上げされた嵩上げ層の上に形成されていることを
特徴とする厚膜多層回路基板。1. A thick film circuit having a multilayer structure in which a substrate, a plurality of types of thick film patterns are sequentially laminated by performing screen printing on one surface of the substrate a plurality of times, and the thick film circuit on one surface of the substrate A thick film multi-layer circuit board, comprising: a thick film multilayer circuit board having a thick film printed at the same time by screen printing of any one of the plurality of times in a portion where no is formed; A thick-film multilayer circuit board formed on a raised layer raised in the thickness direction from the above.
を複数回施すことによって複数種類の厚膜パターンが順
次積層された多層構造の厚膜回路と、該基板の一面のう
ち該厚膜回路が形成されていない部分において前記複数
回のうちのいずれかのスクリーン印刷により同時に厚膜
印刷されたアライメントマークとを、備えた厚膜多層回
路基板を製造する方法であって、 前記アライメントマークの下側に位置する嵩上げ層を、
前記多層構造の厚膜回路を構成する厚膜層のうちの少な
くとも1つと同時に形成する工程を含むことを特徴とす
る厚膜多層回路基板の製造方法。2. A thick film circuit having a multilayer structure in which a substrate, a plurality of types of thick film patterns are sequentially laminated by performing screen printing on one surface of the substrate a plurality of times, and the thick film circuit on one surface of the substrate. A thick film multi-layer circuit board provided with a thick film printed at the same time by any one of the plurality of times of screen printing in a part where the alignment mark is not formed. Raising layer located on the side,
A method for manufacturing a thick-film multilayer circuit board, comprising a step of forming simultaneously with at least one of the thick-film layers constituting the multilayer-film thick-film circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9212238A JPH1154918A (en) | 1997-08-06 | 1997-08-06 | Thick-film multilayered circuit board and its manufacture |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9212238A JPH1154918A (en) | 1997-08-06 | 1997-08-06 | Thick-film multilayered circuit board and its manufacture |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1154918A true JPH1154918A (en) | 1999-02-26 |
Family
ID=16619265
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9212238A Pending JPH1154918A (en) | 1997-08-06 | 1997-08-06 | Thick-film multilayered circuit board and its manufacture |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1154918A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010038762A (en) * | 2008-08-06 | 2010-02-18 | Micronics Japan Co Ltd | Inspection apparatus |
| WO2023223562A1 (en) * | 2022-05-20 | 2023-11-23 | 株式会社Fuji | Manufacturing method and manufacturing device |
-
1997
- 1997-08-06 JP JP9212238A patent/JPH1154918A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010038762A (en) * | 2008-08-06 | 2010-02-18 | Micronics Japan Co Ltd | Inspection apparatus |
| WO2023223562A1 (en) * | 2022-05-20 | 2023-11-23 | 株式会社Fuji | Manufacturing method and manufacturing device |
| EP4529368A4 (en) * | 2022-05-20 | 2025-07-09 | Fuji Corp | MANUFACTURING METHOD AND MANUFACTURING DEVICE |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2315510A2 (en) | Wiring board provided with passive element | |
| CN100536636C (en) | Method of making innerlayer panels and printed wiring boards using X-ray identification of fiducials | |
| JPH0632378B2 (en) | Multi-layer ceramic board with built-in electronic components | |
| JP2003188538A (en) | Multilayer board and multilayer module | |
| JPH05218653A (en) | Ceramic multilayer circuit board | |
| JPH1154918A (en) | Thick-film multilayered circuit board and its manufacture | |
| JP2712295B2 (en) | Hybrid integrated circuit | |
| JP3251862B2 (en) | Manufacturing method of ceramic multilayer substrate | |
| JP2000188475A (en) | Manufacture of ceramic multilayer substrate | |
| JP4501227B2 (en) | Manufacturing method of ceramic multilayer wiring board | |
| JP2000332378A (en) | Manufacturing method of wiring board | |
| JP2569716B2 (en) | Method of manufacturing multilayer thick film IC substrate | |
| KR100519813B1 (en) | terminal structure of multi-layer substrate and its manufacture | |
| JPH0563373A (en) | Structure of power hybrid ic | |
| JP2006140513A (en) | Method of manufacturing ceramic multilayer substrate | |
| JPH0918148A (en) | Method for manufacturing low temperature fired ceramic multilayer circuit board | |
| KR100592998B1 (en) | Trimming method of embedded circuit element of low temperature cofired ceramic module | |
| KR101038891B1 (en) | Ceramic substrate and its manufacturing method | |
| JPH09214136A (en) | Multilayered circuit board | |
| JPH08255969A (en) | Printed-circuit board device | |
| JP2001068813A (en) | Ceramic wiring board and method of manufacturing the same | |
| JP4770133B2 (en) | Device-embedded substrate and manufacturing method thereof | |
| JPH10294562A (en) | Manufacture of ceramic multi-layered circuit board | |
| KR100348470B1 (en) | Low temperature simultaneous firing ceramic printed circuit board manufacturing method | |
| JPH10261874A (en) | Multilayer printed circuit board |