[go: up one dir, main page]

JPH1167486A - Ｅｓｄ保護回路及びｅｓｄ保護回路を含むパッケージ - Google Patents

Ｅｓｄ保護回路及びｅｓｄ保護回路を含むパッケージ

Info

Publication number
JPH1167486A
JPH1167486A JP9219565A JP21956597A JPH1167486A JP H1167486 A JPH1167486 A JP H1167486A JP 9219565 A JP9219565 A JP 9219565A JP 21956597 A JP21956597 A JP 21956597A JP H1167486 A JPH1167486 A JP H1167486A
Authority
JP
Japan
Prior art keywords
circuit
protection circuit
esd protection
signal
inductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9219565A
Other languages
English (en)
Inventor
Sunao Mizunaga
直 水永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP9219565A priority Critical patent/JPH1167486A/ja
Publication of JPH1167486A publication Critical patent/JPH1167486A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Elimination Of Static Electricity (AREA)
  • Amplifiers (AREA)

Abstract

(57)【要約】 【課題】 高周波増幅器などの高周波領域の信号を対象
とする回路の保護に適したＥＳＤ保護回路を提供する。 【解決手段】 保護対象である高周波増幅器２２の入力
ｉｎと入力端子２３とを結ぶ信号線に、一端が接続され
たインダクタＬ１と、インダクタＬ１の他端にカソード
が接続され、アノードがＧＮＤに接続されたダイオード
Ｄ１と、当該信号線に、一端が接続されたインダクタＬ
２と、インダクタＬ２の他端にアノードが接続され、カ
ソードがＶＤＤに接続されたダイオードＤ２とで、ＥＳ
Ｄ保護回路１１を構成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、例えば、無線周波
数帯（ＲＦ）を目的周波数とする高周波増幅器など、高
周波領域の信号を対象とする信号処理回路を、静電気に
よる破壊から保護するためのＥＳＤ(electrostatic dis
charge)保護回路と、そのような信号処理回路を備え、
ＥＳＤ保護回路を含むパッケージに関する。
【０００２】
【従来の技術】従来より、静電気によって回路が破壊さ
れるのを防ぐために、当該回路の入力部分にＥＳＤ保護
回路を付加することが行われている。以下、高周波増幅
器を保護する場合を例に、図６を用いて、従来のＥＳＤ
保護回路の構成、動作を説明する。
【０００３】図示したように、従来のＥＳＤ保護回路２
１は、保護対象である高周波増幅器(ＲＦ Ａｍｐ)２２
の入力ｉｎと入力端子２３を結ぶ信号線（以下、入力信
号線と表記する）のいずれかの部分に、カソードが接続
され、ＧＮＤにアノードが接続されたダイオードＤ１
と、やはり入力信号線のいずれかの部分にアノードが接
続され、電源ＶＤＤにカソードが接続されたダイオード
Ｄ２とから構成されている。図示した回路では、入力端
子２３に、負電位の高電圧パルス状サージが印加された
場合、ダイオードＤ１がＯＮする。その結果、入力ｉｎ
の電位は、ダイオードＤ１のＯＮ電圧でクランプされ
る。一方、入力端子２３に、正電位の高電圧パルス状サ
ージが印加された場合には、ダイオードＤ２がＯＮし、
入力ｉｎの電位は、ダイオードＤ２のＯＮ電圧でクラン
プされる。
【０００４】
【発明が解決しようとする課題】このように、ＥＳＤ保
護回路を設けておけば、入力端子に高電圧パルスが入力
されても、保護対象回路に、その高電圧パルスが直接入
力されることを防ぐことが出来る。しかしながら、従来
のＥＳＤ保護回路を用いて、高周波増幅器のような高周
波領域の信号を対象とする回路を保護した場合、ＥＳＤ
保護回路を構成するダイオードの寄生容量の影響によ
り、回路の通常動作時の性能が劣化してしまうことがあ
った。
【０００５】すなわち、ダイオードは寄生容量を有して
いるため、図６に示したＥＳＤ保護回路は、実際には、
図７に示したように、ダイオードＤ１、Ｄ２にそれぞれ
並列にキャパシタＣ１、Ｃ２が接続されている回路とみ
なせるものとなっている。ＥＳＤ保護回路によって保護
される回路が、低周波領域の信号を対象とする回路であ
った場合、入力信号線上を伝搬する信号は低周波信号で
あるので、キャパシタＣ１、Ｃ２は、高インピーダンス
素子として機能することになる。このため、キャパシタ
Ｃ１、Ｃ２の存在は、入力信号線の信号伝送にほとんど
影響を与えない。
【０００６】これに対して、保護対象回路が高周波増幅
器である場合、通常動作時に入力信号線上を伝搬される
信号は高周波信号であるので、キャパシタＣ１、Ｃ２
は、低インピーダンス素子として機能することになる。
従来のＥＳＤ保護回路を用いた場合には、その結果とし
て入力信号線上を伝搬される信号が乱されることとな
り、保護対象回路の性能の劣化等が生じていた。
【０００７】そこで、本発明の課題は、例えば、高周波
増幅器などの高周波領域の信号を対象とする回路の保護
に適したＥＳＤ保護回路を提供することにある。また、
本発明の他の課題は、そのようなＥＳＤ保護回路を含む
パッケージを提供することにある。
【０００８】
【課題を解決するための手段】本発明の第１の態様によ
るＥＳＤ保護回路は、インダクタとダイオードを直列に
接続した第１回路であって、一方の端が、信号処理回路
への信号入力端子と信号処理回路を接続する信号線であ
る入力信号線と接続され、他方の端がグラウンドに接続
された第１回路と、インダクタとダイオードを直列に接
続した第２回路であって、一方の端が、入力信号線と接
続され、他方の端が電源線に接続された第２回路とを備
える。
【０００９】すなわち、第１の態様のＥＳＤ保護回路
は、信号入力端子に通常のレベルの信号が入力されてい
るときに、直列共振回路として機能する第１及び第２回
路を備える。より具体的には、第１、第２回路は、正あ
るいは負の高電圧パルスをグラウンド（ＧＮＤ）あるい
は電源線（ＶＤＤ）に逃がすためのダイオードと、その
ダイオードに直列に接続されたインダクタとからなるた
め、ダイオードがＯＮとなっていない状態では、ダイオ
ードの寄生容量とインダクタを直列に接続した直列共振
回路として機能する。周知のように直列共振回路のイン
ピーダンスは、ある周波数で極小値を示し、信号の周波
数の、その周波数からの隔たりが大きくなるほど高いイ
ンピーダンスを示す。このため、適当な大きさのインダ
クタの設けた本ＥＳＤ保護回路を用いれば、信号処理回
路の目的周波数領域においてＥＳＤ保護回路のインピー
ダンスが低くなることを防止できるので、通常動作時の
性能に大きな悪影響を与えることなく、高周波増幅器な
どの高周波信号を対象とする信号処理回路を静電気によ
る破壊から保護できることになる。
【００１０】本発明の第２の態様によるＥＳＤ保護回路
は、一方の端が、信号処理回路への信号入力端子と信号
処理回路を接続する信号線である入力信号線に接続され
たインダクタと、インダクタの他方の端とグラウンドと
を接続する第１ダイオードと、インダクタの他方の端と
電源線とを接続する第２ダイオードとを備える。
【００１１】すなわち、本発明の第２の態様によるＥＳ
Ｄ保護回路は、第１の態様のＥＳＤ保護回路において、
２個設けられていたインダクタを１個にしたものとなっ
ている。この構成のＥＳＤ保護回路によっても、目的周
波数領域においてＥＳＤ保護回路のインピーダンスが低
くなることを防止できるので、第１の態様のＥＳＤ保護
回路と同様に、通常動作時の性能に大きな悪影響を与え
ることなく、高周波増幅器などの高周波信号を対象とす
る信号処理回路を静電気による破壊から保護できること
になる。しかも、ＥＳＤ保護回路を構成するために形成
することが必要なインダクタの数が、第１の態様のＥＳ
Ｄ保護回路に比して少なくなっているので、第２の態様
のＥＳＤ保護回路は、第１の態様のＥＳＤ保護回路より
も、小さな占有面積で実現できることになる。
【００１２】本発明の第１の態様によるＥＳＤ保護回路
を含むパッケージは、高周波領域の信号を対象とする信
号処理回路と、信号処理回路と接続された信号処理回路
用パッドと、ＥＳＤ保護回路用パッドと、ＥＳＤ保護回
路用パッドに一方の端が接続されたインダクタと、イン
ダクタの他方の端とグラウンドとを接続する第１ダイオ
ードと、インダクタの他方の端と電源線とを接続する第
２ダイオードとからなるＥＳＤ保護回路とが形成された
チップを備える。さらに、第１の態様によるパッケージ
は、信号処理回路への入力信号が入力されるリードあっ
て、信号処理回路用パッドと接続されたリードと、リー
ドとＥＳＤ保護回路用パッドとを接続するボンディング
ワイヤーとを備える。
【００１３】このように、本発明の第１の態様のパッケ
ージは、本発明の第２の態様のＥＳＤ保護回路と同様の
構成のＥＳＤ保護回路と、信号処理回路への信号入力端
子である、パッケージに設けられたリードとをボンディ
ングワイヤーで接続した構成を有する。すなわち、第１
の態様のパッケージは、当該ボンディングワイヤーの寄
生インダクタ成分をも回路要素として含む直列共振回路
を有するように構成される。
【００１４】このような構成を有するパッケージによれ
ば、チップ上にＥＳＤ保護回路の構成要素として形成し
なければならないインダクタは、第２の態様のＥＳＤ保
護回路内のインダクタよりも小さなインダクタンスの素
子であって良いことになる。すなわち、本構成を採用す
れば、より占有面積の小さなインダクタをチップ上に形
成するだけで、その通常動作時の性能に悪影響を与える
ことなく、信号処理回路を静電気による破壊から保護で
きることになる。
【００１５】本発明の第２の態様によるＥＳＤ保護回路
を含むパッケージは、高周波領域の信号を対象とする信
号処理回路と、信号処理回路と接続された信号処理回路
用パッドと、ＥＳＤ保護回路用パッドと、ＥＳＤ保護回
路用パッドに一方の端が接続されたインダクタと、イン
ダクタの他方の端とグラウンドとを接続する第１ダイオ
ードと、インダクタの他方の端と電源線とを接続する第
２ダイオードとからなるＥＳＤ保護回路とが形成された
チップを備える。さらに、第２の態様によるパッケージ
は、信号処理回路への入力信号が入力されるリードあっ
て、信号処理回路用パッドと第１ボンディングワイヤー
によって接続されたリードと、信号処理回路用パッドと
ＥＳＤ保護回路用パッドとを接続する第２ボンディング
ワイヤーとを備える。
【００１６】このように、本発明の第２の態様によるパ
ッケージは、チップ上に形成されるＥＳＤ保護回路のイ
ンダクタと、信号処理回路への信号入力端子であるリー
ドとの接続が、当該リードと信号処理回路用パッドとを
接続する第１ボンディングワイヤーと、信号処理回路用
パッドとＥＳＤ保護回路用パッドとを接続する第２ボン
ディングワイヤーとを介して行われるように構成され
る。すなわち、第２の態様のパッケージは、第１、第２
ボンディングワイヤーの寄生インダクタ成分をも回路要
素として含む直列共振回路を有するように構成される。
従って、本構成を採用した場合、通常、第３の態様のＥ
ＳＤ保護回路内のインダクタよりも占有面積の小さなイ
ンダクタをチップ上に形成するだけで、その通常動作時
の性能に悪影響を与えることなく、信号処理回路を静電
気による破壊から保護できることになる。
【００１７】また、第１の態様によるパッケージを構成
するに際して、リードとＥＳＤ保護回路用パッドとの接
続が、１つ以上の中継点で電気的に接続された複数本の
ボンディングワイヤーによって行われるようにしても良
く、第２の態様によるパッケージを構成するに際して、
信号処理回路用パッドとＥＳＤ保護回路用パッドとの接
続が、１つ以上の中継点で電気的に接続された複数本の
ボンディングワイヤーによって行われるようにしても良
い。このようにより多くのボンディングワイヤーによっ
てＥＳＤ保護回路とリードの接続が行われるようにした
場合には、チップ上により小さなサイズのインダクタを
形成するだけで所望の特性を有するパッケージが得られ
ることになる。なお、中継点としては、例えば、パッケ
ージに設けられている、信号の入出力のために使用する
必要がないリード等を利用することが出来る。
【００１８】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して具体的に説明する。 ＜第１実施形態＞図１に、本発明の第１実施形態による
ＥＳＤ保護回路の構成を示す。図示したように、第１実
施形態のＥＳＤ保護回路１１は、インダクタＬ１、Ｌ２
とダイオードＤ１、Ｄ２とからなる。なお、図中に示し
てあるＣ１、Ｃ２は、それぞれ、ダイオードＤ１、Ｄ２
の寄生容量である（キャパシタが別途設けられている訳
ではない）。
【００１９】インダクタＬ１の一端は、保護対象である
高周波増幅器(ＲＦ Ａｍｐ)２２の入力ｉｎと入力端子
２３とを結ぶ信号線に接続されている。ダイオードＤ１
のカソードは、インダクタＬ１の他端に接続されてお
り、ダイオードＤ１のアノードは、ＧＮＤに接続されて
いる。また、インダクタＬ２の一端も、同じ信号線に接
続されており、ダイオードＤ２のアノード、カソード
は、それぞれ、インダクタＬ２の他端、ＶＤＤに接続さ
れている。なお、第１実施形態では、インダクタＬ１、
Ｌ２、ダイオードＤ１、Ｄ２は、高周波増幅器２２と共
に同一のチップ上に形成されており、インダクタＬ１、
Ｌ２と高周波増幅器２２の入力ｉｎとの接続も、チップ
上で行われている。また、インダクタＬ１、Ｌ２は、寄
生容量Ｃ１、Ｃ２の大きさと、高周波増幅器２２が対象
とする信号の周波数に基づき決定されたインダクタンス
を有する素子となっている。
【００２０】このＥＳＤ保護回路１１は、入力端子２３
に正、あるいは、負電位の高電圧パルスが印可された際
には、従来のＥＳＤ保護回路と同様に機能する。すなわ
ち、入力端子２３に、負電位の高電圧パルスが印加され
たときには、ダイオードＤ１がＯＮし、入力ｉｎの電位
は、ダイオードＤ１のＯＮ電圧でクランプされる。一
方、入力端子２３に、正電位の高電圧パルスが印加され
たときには、ダイオードＤ２がＯＮし、入力ｉｎの電位
は、ダイオードＤ２のＯＮ電圧でクランプされる。
【００２１】一方、入力端子２３に入力される信号が通
常レベルの信号であるときには、ＥＳＤ保護回路１１を
構成しているインダクタＬ１とダイオードＤ１からなる
ＧＮＤ側の回路は、インダクタＬ１と寄生容量Ｃ１とか
らなる直列共振回路として機能する。そして、ＶＤＤ側
の回路も、インダクタＬ２と寄生容量Ｃ２とからなる直
列共振回路として機能する。
【００２２】すなわち、ＧＮＤ側とＶＤＤ側に設けられ
ている各回路は、図２に示したように、低周波領域の信
号に対しては、ダイオードの寄生容量の大きさに応じた
インピーダンスを示し、高周波領域の信号に対しては、
インダクタの大きさに応じたインピーダンスを示す回路
（インピーダンスがある周波数（共振周波数）で極小値
を取る回路）として機能する。周知のように、直列共振
回路の周波数・インピーダンス特性は、インダクタの大
きさを調整することにより制御可能である。
【００２３】このため、適当な大きさのインダクタを設
けたＥＳＤ保護回路１１を用いれば、入力信号の周波数
が高くなるにつれインピーダンスが低下していた従来の
ＥＳＤ保護回路を用いた場合に比して、入力端子２３に
入力された高周波信号を、より変化の少ない状態で、高
周波増幅器２２などの保護対象回路に渡すことが出来る
ことになる。すなわち、第１実施形態のＥＳＤ保護回路
１１を用いれば、その通常動作時の性能に悪影響を与え
ることなく、高周波増幅器２２を静電気による破壊から
保護できることになる。
【００２４】＜第２実施形態＞図３に、本発明の第２実
施形態によるＥＳＤ保護回路の構成を示す。図示したよ
うに、第１実施形態のＥＳＤ保護回路１２は、１つのイ
ンダクタＬとダイオードＤ１、Ｄ２とからなる。ダイオ
ードＤ１のアノードはＧＮＤに接続されている。ダイオ
ードＤ１のカソードは、ダイオードＤ２のアノードと接
続されており、ダイオードＤ２のカソードはＶＤＤに接
続されている。ダイオードＤ１、Ｄ２からなる回路は、
両者の接続点ａで、インダクタＬを介して、高周波増幅
器２２の入力ｉｎと入力端子２３とを結ぶ信号線に接続
されている。
【００２５】すなわち、第２実施形態のＥＳＤ保護回路
１２は、第１実施形態のＥＳＤ保護回路１１のインダク
タＬ１、Ｌ２を、１つのインダクタＬで置き換えた回路
となっている。このＥＳＤ保護回路１２も、第１実施形
態のＥＳＤ保護回路１１と同様に、低周波に対しては容
量性のインピーダンスを示し、高周波に対しては誘導性
のインピーダンスを示し、容量性から誘導性に変わると
きにインピーダンスが最小値をとることになる。従っ
て、本ＥＳＤ保護回路１２を用いた場合にも、従来のＥ
ＳＤ保護回路を用いた場合に比して、入力端子２３に入
力された高周波信号を、より変化の少ない状態で、高周
波増幅器２２などの保護対象回路に渡すことが出来るこ
とになる。
【００２６】しかも、ＥＳＤ保護回路１２は、１つのイ
ンダクタと２つのダイオードで構成できるので、２つの
インダクタと２つのダイオードからなる第１実施形態の
ＥＳＤ保護回路１１の形成に必要とされる面積よりも、
インダクタ１つ分少ない面積で形成できる回路にもなっ
ている。
【００２７】＜第３実施形態＞図４に、本発明の第３実
施形態を示す。図から明らかなように、第３実施形態の
ＥＳＤ保護回路１３は、第２実施形態のＥＳＤ保護回路
１２（図３）と同様の構成を有する。ただし、第３実施
形態のＥＳＤ保護回路１３のインダクタＬ'(1)は、高周
波増幅器２２のｉｎに繋がるパッド（ＰＡＤ(in)）とは
別に設けられたパッド（ＰＡＤ(in2)）と接続されてお
り、ＰＡＤ(in2)は、ＰＡＤ(in)とボンディングワイヤ
ーＷによって接続される、高周波増幅器２２への信号入
力端子であるパッケージのリード(in)２３と、ボンディ
ングワイヤーＷ２によって接続される。
【００２８】このように、ＥＳＤ保護回路１３のインダ
クタＬ'(1)は、高周波増幅器２２への信号が入力される
リード(in)２３に、ボンディングワイヤーＷ２を介して
接続されているので、リード(in)２３には、ＧＮＤ側
に、ボンディングワイヤーＷ２の寄生インダクタ成分
Ｌ'(2)とインダクタＬ'(1)とダイオードＤ１の寄生容量
Ｃ１（図示せず）からなる直列共振回路が設けられてい
ることになる。また、ＶＤＤ側には、ボンディングワイ
ヤーＷ２の寄生インダクタ成分Ｌ'(2)とインダクタＬ'
(1)とダイオードＤ２の寄生容量Ｃ２（図示せず）から
なる直列共振回路が設けられていることになる。、従っ
て、ボンディングワイヤーＷ２とＥＳＤ保護回路１３か
らなる部分は、第２実施形態のＥＳＤ保護回路１２と同
様に、低周波に対しては容量性のインピーダンスを示
し、高周波に対しては誘導性のインピーダンスを示し、
容量性から誘導性に変わるときにインピーダンスが最小
値をとることになる。従って、図４に示した構成によれ
ば、従来のＥＳＤ保護回路を用いた場合に比して、リー
ド(in)に入力された高周波信号を、より変化の少ない状
態で、高周波増幅器２２などの保護対象回路に渡すこと
が出来ることになる。
【００２９】さらに、ボンディングワイヤーＷ２の寄生
インダクタンスを利用して、直列共振回路を形成してい
るので、チップ上に形成するインダクタＬ'(1)は、第２
実施形態のＥＳＤ保護回路１２内のインダクタＬよりも
小さなインダクタンスの素子であって良い。すなわち、
第３実施形態の構成を採用すれば、より占有面積の小さ
なインダクタをチップ上に形成するだけで、その通常動
作時の性能に悪影響を与えることなく、高周波増幅器２
２を静電気による破壊から保護できることになる。
【００３０】＜第４実施形態＞図５に、本発明の第４実
施形態を示す。図から明らかなように、第４実施形態の
ＥＳＤ保護回路１４は、第３実施形態のＥＳＤ保護回路
１３（図４）と同様の構成を有する。ただし、第４実施
形態のＥＳＤ保護回路１４のインダクタＬ''(1)と繋が
れたＰＡＤ(in2)は、パッケージのリード(in2)とボンデ
ィングワイヤーＷ２'によって接続されている。なお、
リード(in2)は、パッケージを動作させる際に、使用さ
れないリードとなっている。
【００３１】リード(in2)は、高周波増幅器２２のｉｎ
に繋がるパッド（ＰＡＤ(in)）とボンディングワイヤー
Ｗ３によって接続されており、ＰＡＤ(in)は、高周波増
幅器２２への信号入力端子であるリード(in)２３とボン
ディングワイヤーＷによって接続されている。
【００３２】すなわち、ＥＳＤ保護回路１４のインダク
タＬ''(1)は、高周波増幅器２２への信号入力端子であ
るリード(in)に、ボンディングワイヤーＷ、Ｗ３、Ｗ
２'を介して接続されている。このため、リード(in)に
は、ＧＮＤ側に、ボンディングワイヤーＷ、Ｗ３、Ｗ
２'の寄生インダクタ成分Ｌ(4)、Ｌ'(3)、Ｌ''(2)と、
ＥＳＤ保護回路１４内のインダクタＬ'(1)と、ダイオー
ドＤ１の寄生容量Ｃ１（図示せず）からなる直列共振回
路が設けられていることになる。また、ＶＤＤ側には、
同じインダクタ成分とダイオードＤ２の寄生容量Ｃ２
（図示せず）からなる直列共振回路が設けられているこ
とになる。
【００３３】ボンディングワイヤーの寄生インダクタ成
分とＥＳＤ保護回路１４内の素子によって形成される各
直列共振回路は、低周波に対しては容量性のインピーダ
ンスを示し、高周波に対しては誘導性のインピーダンス
を示し、容量性から誘導性に変わるときにインピーダン
スが最小値をとることになる。従って、図５に示した構
成によっても、第３実施形態と同様に、リード(in)２３
に入力された高周波信号を、変化の少ない状態で、高周
波増幅器２２などの保護対象回路に渡すことが出来るこ
とになる。
【００３４】さらに、複数のボンディングワイヤーの寄
生インダクタンスを利用して、直列共振回路を形成して
いるので、チップ上に形成するインダクタＬ''(1)は、
第３実施形態のＥＳＤ保護回路１３内のインダクタＬ'
(1)よりも小さなインダクタンスの素子であって良い。
すなわち、第４実施形態の構成を採用すれば、より占有
面積の小さなインダクタをチップ上に形成するだけで、
通常動作時の性能に悪影響を与えることなく、高周波増
幅器２２などの高周波信号を対象とする回路を静電気に
よる破壊から保護できることになる。
【００３５】＜変形形態＞第３実施形態では、ＰＡＤ(i
n2)とリード(in)をボンディングワイヤーによって接続
しているが、ＰＡＤ(in2)とＰＡＤ(in)を直接ボンディ
ングワイヤーによって接続しても良いことは当然であ
る。また、第４実施形態では、ＰＡＤ(in2)とＰＡＤ(i
n)との電気的接続を実現するために、リード(in2)を２
本のボンディングワイヤーの中継点として用いている
が、リード以外のものをボンディングワイヤーの中継点
として用いても良いことも当然である。
【００３６】
【発明の効果】本発明によれば、通常動作時の性能に悪
影響を与えることなく、高周波増幅器などの高周波信号
を対象とする回路を静電気による破壊から保護できるこ
とになる。
【図面の簡単な説明】
【図１】本発明の第１実施形態を説明するための回路図
である。
【図２】第１実施形態のＥＳＤ保護回路の周波数・イン
ピーダンス特性図である。
【図３】本発明の第２実施形態を説明するための回路図
である。
【図４】本発明の第３実施形態を説明するための回路図
である。
【図５】本発明の第４実施形態を説明するための回路図
である。
【図６】従来のＥＳＤ保護回路を説明するための回路図
である。
【図７】従来のＥＳＤ保護回路の問題を説明するための
回路図である。
【符号の説明】
１１〜１４、２１ ＥＳＤ保護回路 ２２ 高周波増幅器 ２３ 信号入力端子、リード(in)

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 高周波領域の信号を対象とする信号処理
    回路を、静電気から保護するためのＥＳＤ保護回路であ
    って、 インダクタとダイオードを直列に接続した第１回路であ
    って、一方の端が、前記信号処理回路への信号入力端子
    と前記信号処理回路を接続する信号線である入力信号線
    と接続され、他方の端がグラウンドに接続された第１回
    路と、 インダクタとダイオードを直列に接続した第２回路であ
    って、一方の端が、前記入力信号線と接続され、他方の
    端が電源線に接続された第２回路とを備えることを特徴
    とするＥＳＤ保護回路。
  2. 【請求項２】 高周波領域の信号を対象とする信号処理
    回路を、静電気から保護するためのＥＳＤ保護回路であ
    って、 一方の端が、前記信号処理回路への信号入力端子と前記
    信号処理回路を接続する信号線である入力信号線に接続
    されたインダクタと、 前記インダクタの他方の端とグラウンドとを接続する第
    １ダイオードと、 前記インダクタの他方の端と電源線とを接続する第２ダ
    イオードと、を備えることを特徴とするＥＳＤ保護回
    路。
  3. 【請求項３】 高周波領域の信号を対象とする信号処理
    回路と、 前記信号処理回路と接続された信号処理回路用パッド
    と、 ＥＳＤ保護回路用パッドと、 前記ＥＳＤ保護回路用パッドに一方の端が接続されたイ
    ンダクタと、前記インダクタの他方の端とグラウンドと
    を接続する第１ダイオードと、前記インダクタの他方の
    端と電源線とを接続する第２ダイオードとからなるＥＳ
    Ｄ保護回路とが形成されたチップと、 前記信号処理回路への入力信号が入力されるリードあっ
    て、前記信号処理回路用パッドと接続されたリードと、 前記リードと前記ＥＳＤ保護回路用パッドとを接続する
    ボンディングワイヤーとを備えることを特徴とするＥＳ
    Ｄ保護回路を含むパッケージ。
  4. 【請求項４】 高周波領域の信号を対象とする信号処理
    回路と、 前記信号処理回路と接続された信号処理回路用パッド
    と、 ＥＳＤ保護回路用パッドと、 前記ＥＳＤ保護回路用パッドに一方の端が接続されたイ
    ンダクタと、前記インダクタの他方の端とグラウンドと
    を接続する第１ダイオードと、前記インダクタの他方の
    端と電源線とを接続する第２ダイオードとからなるＥＳ
    Ｄ保護回路とが形成されたチップと、 前記信号処理回路への入力信号が入力されるリードあっ
    て、前記信号処理回路用パッドと第１ボンディングワイ
    ヤーによって接続されたリードと、 前記信号処理回路用パッドと前記ＥＳＤ保護回路用パッ
    ドとを接続する第２ボンディングワイヤーとを備えるこ
    とを特徴とするＥＳＤ保護回路を含むパッケージ。
  5. 【請求項５】 前記ボンディングワイヤーが、１つ以上
    の中継点で電気的に接続された複数本のボンディングワ
    イヤーからなることを特徴とする請求項３記載のＥＳＤ
    保護回路を含むパッケージ。
  6. 【請求項６】 前記第２ボンディングワイヤーが、１つ
    以上の中継点で電気的に接続された複数本のボンディン
    グワイヤーからなることを特徴とする請求項４記載のＥ
    ＳＤ保護回路を含むパッケージ。
JP9219565A 1997-08-14 1997-08-14 Ｅｓｄ保護回路及びｅｓｄ保護回路を含むパッケージ Pending JPH1167486A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9219565A JPH1167486A (ja) 1997-08-14 1997-08-14 Ｅｓｄ保護回路及びｅｓｄ保護回路を含むパッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9219565A JPH1167486A (ja) 1997-08-14 1997-08-14 Ｅｓｄ保護回路及びｅｓｄ保護回路を含むパッケージ

Publications (1)

Publication Number Publication Date
JPH1167486A true JPH1167486A (ja) 1999-03-09

Family

ID=16737510

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9219565A Pending JPH1167486A (ja) 1997-08-14 1997-08-14 Ｅｓｄ保護回路及びｅｓｄ保護回路を含むパッケージ

Country Status (1)

Country Link
JP (1) JPH1167486A (ja)

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001047018A1 (en) * 1999-12-20 2001-06-28 Advanced Micro Devices, Inc. Electrostatic discharge proteciton network having distributed components connected with inductors
WO2002058155A1 (en) * 2001-01-19 2002-07-25 Koninklijke Philips Electronics N.V. Semiconductor chip with internal esd matching
US6509779B2 (en) 2000-01-21 2003-01-21 Atheros Communications, Inc. System for providing electrostatic discharge protection for high-speed integrated circuits
WO2003049281A1 (en) * 2001-12-04 2003-06-12 Koninklijke Philips Electronics N.V. Esd protection circuit for use in rf cmos ic design
JP2005117000A (ja) * 2003-09-19 2005-04-28 Sharp Corp 静電気保護回路及びそれを備えた高周波回路装置
CN1303687C (zh) * 2003-01-03 2007-03-07 矽统科技股份有限公司 一种用来保护高频射频集成电路避免静电放电伤害的装置
WO2007112770A1 (en) * 2006-03-31 2007-10-11 Freescale Semiconductor, Inc. Discharge protection apparatus and method of protecting an electronic device
WO2007119209A1 (en) * 2006-04-14 2007-10-25 Nxp B.V. Esd protected rf transistor
US7298213B2 (en) 2004-10-01 2007-11-20 Samsung Electronics Co., Ltd. Input impedance matching circuit for low noise amplifier
EP1415378A4 (en) * 2001-07-13 2008-10-08 Cree Microwave Llc VOLTAGE LIMITATION PROTECTION FOR A HIGH FREQUENCY PERFORMANCE DEVICE
JP2010523001A (ja) * 2007-03-29 2010-07-08 インターナショナル・ビジネス・マシーンズ・コーポレーション インダクタを組み込んだ集積回路構造体、その設計方法、及びその設計システム
CN101835330A (zh) * 2009-03-13 2010-09-15 欧姆龙株式会社 除电装置
JP2011023538A (ja) * 2009-07-15 2011-02-03 Nec Corp 半導体装置
JP2015012571A (ja) * 2013-07-02 2015-01-19 ラピスセミコンダクタ株式会社 発振器及び位相同期回路
CN105281686A (zh) * 2015-10-20 2016-01-27 宁波萨瑞通讯有限公司 一种射频功率放大器防静电保护电路
CN111313846A (zh) * 2018-12-11 2020-06-19 恩智浦美国有限公司 用于提供偏置信号与rf信号的隔离的系统和方法
KR20220149415A (ko) * 2021-04-30 2022-11-08 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 파워 클램프

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001047018A1 (en) * 1999-12-20 2001-06-28 Advanced Micro Devices, Inc. Electrostatic discharge proteciton network having distributed components connected with inductors
US7151298B1 (en) 1999-12-20 2006-12-19 Advanced Micro Devices, Inc. Electrostatic discharge protection network having distributed components
US6509779B2 (en) 2000-01-21 2003-01-21 Atheros Communications, Inc. System for providing electrostatic discharge protection for high-speed integrated circuits
US6593794B2 (en) 2000-01-21 2003-07-15 Atheros Communications System for providing electrostatic discharge protection for high-speed integrated circuits
US6597227B1 (en) 2000-01-21 2003-07-22 Atheros Communications, Inc. System for providing electrostatic discharge protection for high-speed integrated circuits
WO2002058155A1 (en) * 2001-01-19 2002-07-25 Koninklijke Philips Electronics N.V. Semiconductor chip with internal esd matching
EP1415378A4 (en) * 2001-07-13 2008-10-08 Cree Microwave Llc VOLTAGE LIMITATION PROTECTION FOR A HIGH FREQUENCY PERFORMANCE DEVICE
WO2003049281A1 (en) * 2001-12-04 2003-06-12 Koninklijke Philips Electronics N.V. Esd protection circuit for use in rf cmos ic design
CN1303687C (zh) * 2003-01-03 2007-03-07 矽统科技股份有限公司 一种用来保护高频射频集成电路避免静电放电伤害的装置
CN100344211C (zh) * 2003-09-19 2007-10-17 夏普株式会社 静电保护电路和含有该电路的高频电路设备
US7430103B2 (en) * 2003-09-19 2008-09-30 Sharp Kabushiki Kaisha Static electricity protective circuit and high-frequency circuit apparatus incorporating the same
JP2005117000A (ja) * 2003-09-19 2005-04-28 Sharp Corp 静電気保護回路及びそれを備えた高周波回路装置
US7298213B2 (en) 2004-10-01 2007-11-20 Samsung Electronics Co., Ltd. Input impedance matching circuit for low noise amplifier
US8369053B2 (en) 2006-03-31 2013-02-05 Freescale Semiconductor, Inc. Discharge protection apparatus and method of protecting an electronic device
WO2007112770A1 (en) * 2006-03-31 2007-10-11 Freescale Semiconductor, Inc. Discharge protection apparatus and method of protecting an electronic device
WO2007119209A1 (en) * 2006-04-14 2007-10-25 Nxp B.V. Esd protected rf transistor
JP2010523001A (ja) * 2007-03-29 2010-07-08 インターナショナル・ビジネス・マシーンズ・コーポレーション インダクタを組み込んだ集積回路構造体、その設計方法、及びその設計システム
CN101835330A (zh) * 2009-03-13 2010-09-15 欧姆龙株式会社 除电装置
JP2011023538A (ja) * 2009-07-15 2011-02-03 Nec Corp 半導体装置
JP2015012571A (ja) * 2013-07-02 2015-01-19 ラピスセミコンダクタ株式会社 発振器及び位相同期回路
CN105281686A (zh) * 2015-10-20 2016-01-27 宁波萨瑞通讯有限公司 一种射频功率放大器防静电保护电路
CN111313846A (zh) * 2018-12-11 2020-06-19 恩智浦美国有限公司 用于提供偏置信号与rf信号的隔离的系统和方法
KR20220149415A (ko) * 2021-04-30 2022-11-08 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 파워 클램프

Similar Documents

Publication Publication Date Title
JPH1167486A (ja) Ｅｓｄ保護回路及びｅｓｄ保護回路を含むパッケージ
CN1327733C (zh) 高频器件
US6249186B1 (en) High-frequency power amplifier circuit and high-frequency power amplifier module
US20040178854A1 (en) Semiconductor device having balanced circuit for use in high frequency band
JP5828768B2 (ja) 保護回路
US20120275074A1 (en) Esd protection device
US8279570B2 (en) ESD protection for RF circuits
US20100277256A1 (en) Common-mode filter with coupled inductances
US10886730B2 (en) Filter having an ESD protection device
JP2001211034A (ja) 増幅回路
US8355229B2 (en) Semiconductor device with an inductor
KR100689743B1 (ko) 저잡음 증폭기의 정전기 보호 및 입력 임피던스 정합 회로및 저잡음 증폭기
JP4975119B2 (ja) リミッタ回路
EP0778671A2 (en) High-frequency switch
TW200406967A (en) Circuit arrangement
JP2006157423A (ja) 高周波スイッチ回路
US9780085B1 (en) Electrostatic discharge protection apparatus
JP2002246934A (ja) テレビジョンチューナの静電破壊防止回路
JP7312840B2 (ja) 広いビデオ帯域幅のｒｆパワーアンプ
US11018649B2 (en) Compensation of on-die inductive parasitics in ladder filters through negative mutual inductance between ground inductors
US7113050B1 (en) Integrated circuit with oscillator and electrostatic discharge protection
US6901250B2 (en) Mounting structure of antenna switching circuit in which reception interference is suppressed
US6646841B2 (en) ESD-protection of integrated circuit
TW202416497A (zh) 用於射頻傳輸的防靜電保護電路
JP2003338773A (ja) 高周波スイッチ回路