[go: up one dir, main page]

JPS58161369A - Manufacture of schottky electrode of electronic device - Google Patents

Manufacture of schottky electrode of electronic device

Info

Publication number
JPS58161369A
JPS58161369A JP57022543A JP2254382A JPS58161369A JP S58161369 A JPS58161369 A JP S58161369A JP 57022543 A JP57022543 A JP 57022543A JP 2254382 A JP2254382 A JP 2254382A JP S58161369 A JPS58161369 A JP S58161369A
Authority
JP
Japan
Prior art keywords
silicide
melting point
high melting
heat treatment
point metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57022543A
Other languages
Japanese (ja)
Inventor
Eiji Nagasawa
長澤 英二
Mitsutaka Morimoto
光孝 森本
Hidekazu Okabayashi
岡林 秀和
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP57022543A priority Critical patent/JPS58161369A/en
Publication of JPS58161369A publication Critical patent/JPS58161369A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00Electrodes of devices having potential barriers
    • H10D64/60Electrodes characterised by their materials
    • H10D64/64Electrodes comprising a Schottky barrier to a semiconductor

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 本発明は電子デバイスのショットキー電極の形成方法に
関するものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a method for forming a Schottky electrode for an electronic device.

集積回路等の電子デバイスにおいては、近年素子の高速
化及び高密度化の要請により、素子寸法の3次元的縮少
化が図られてきた。これに伴って、電子デバイスを構成
するエピタキシャル層の厚みやP−N接合の深さ等も5
000A程度以下の薄いものが多用されるにいたった。
2. Description of the Related Art In electronic devices such as integrated circuits, in recent years, due to demands for higher speed and higher density of elements, attempts have been made to three-dimensionally reduce element dimensions. Along with this, the thickness of the epitaxial layer and the depth of the P-N junction that make up the electronic device are also increasing.
Thin ones of about 000A or less have come to be used frequently.

従って、これらの薄いSi層に浅いショットキー電極や
オーミック電極を形成する技術は増々重要となってきた
。現在、電子デバイスの電極配線材料としては、アルミ
ニウム系薄膜が最も広く用いられているが、このアルミ
ニウム系薄膜をショットキー電極に用いた場合には45
0℃程度のアニールにおいても、アルきニウムと基板S
tとの間に相互拡散が生じ、ショットキー障壁の高さが
変動する等の不都合が生じる。
Therefore, techniques for forming shallow Schottky electrodes and ohmic electrodes on these thin Si layers have become increasingly important. Currently, aluminum-based thin films are most widely used as electrode wiring materials for electronic devices, but when this aluminum-based thin film is used for Schottky electrodes,
Even in annealing at around 0°C, aluminum and substrate S
Interdiffusion occurs between t and t, causing problems such as variations in the height of the Schottky barrier.

かかる欠点を取除くために、最近では、Pd、 Pt等
の責合!i4または、Ta、Mo轡の高融点金属のシリ
サイドをシミツトキー電極として用いる試みが行われて
いるが、これらのシリサイドの電気抵抗はAt尋の純金
属に比較して数倍程度以上高いために、シリサイド電極
上にAtもしくはAt中に微量なStやCu等を含んだ
M系金属からなる電極配線を形成する方法が検討されて
いる。従来、このような電極を製造するには、ショット
キー電極を形成すべき露出され7’cSi基板上にPd
、PtまたはTa等の金属薄膜を蒸着法等によって形成
し、次いで400〜600℃程度の熱処理も行うことに
よってSi基板と金属薄膜とを反応させて金属シリサイ
ドを形成した後、該金属シリサイド表面にAt系金属の
電極配線を形成していた。しかしながら、この方法によ
って形成されたショットキー電極は、電極形成後に通常
実施される熱処理時に安定でないという欠点がある。す
なわち、Pd、Pt等の貴金属のシリサイドはAtと4
00℃以下程度の低温アニールによっても容易に反応し
、ALsPd At1P を等の化合物が形成され、あ
らかじめ形成された貴金栖シリサイド層は消滅する。こ
れに対し、Mo、Ta等の高融点金属のシリサイドとA
tとの反応は前記貴金属の場合より生じにくく、550
℃程度の熱処理ではシリサイド層は残存し、Mとの反応
という点からは安定であるが、前記した熱処理によって
形成された高融点金属シリサイドの金属学的性質に起因
して以下にのべるような問題点がある。すなわち、ジー
、ジエイ、ファン、ガルプ(G、 J、 Van Gu
rp )氏等は、ジャーナル・オブ・アプライドフィジ
ックス(Journal of Applied Ph
ysics )誌第50巻第11号第6915〜692
6頁(1979年11月)において、前記した熱処理に
よってSt基板上に膜厚2500XのMOシリサイドを
形成した後、該シリサイド上に膜厚5000AのAt膜
を形成した電極に534℃、30分間の熱処理を行った
後の界面反応について詳しく報告しているが、その報告
によれば、熱処理後にAt膜をエツチングしたMOシリ
サイド表面に81成分の多い大きな粒子の成長がみられ
たことより判断して、MOシリサイドと基板Siとの反
応が生じていると指摘している。そして、Sl成分の多
い大きな粒子の成長機構としては、MOシリサイドの結
晶粒界を通して基板S1が拡散することを挙げている。
In order to eliminate such drawbacks, recently, Pd, Pt, etc. have been developed. Attempts have been made to use silicides of high melting point metals such as I4, Ta, and Mo as shimmit key electrodes, but since the electrical resistance of these silicides is several times higher than that of pure metals of Atmium, A method of forming an electrode wiring made of At or an M-based metal containing trace amounts of St, Cu, etc. in At is being considered on a silicide electrode. Conventionally, to fabricate such an electrode, Pd is deposited on an exposed 7'cSi substrate on which a Schottky electrode is to be formed.
, Pt, Ta, or the like is formed by a vapor deposition method, and then a heat treatment is performed at about 400 to 600°C to cause the Si substrate and the metal thin film to react to form a metal silicide. Electrode wiring of At-based metal was formed. However, the Schottky electrode formed by this method has the disadvantage that it is not stable during heat treatment that is usually performed after electrode formation. In other words, silicides of noble metals such as Pd and Pt are At and 4
It reacts easily even by low-temperature annealing at about 00° C. or lower, and compounds such as ALsPd At1P are formed, and the pre-formed noble metal silicide layer disappears. On the other hand, silicides of high melting point metals such as Mo and Ta and A
The reaction with t is less likely to occur than in the case of the above-mentioned noble metals, and 550
Although the silicide layer remains after heat treatment at a temperature of about °C and is stable in terms of reaction with M, the following problems arise due to the metallurgical properties of the high melting point metal silicide formed by the heat treatment described above. There is a point. Namely, G, J, Van Gu.
rp) et al., Journal of Applied Physics (Journal of Applied Ph.
ysics) Magazine Vol. 50 No. 11 No. 6915-692
6 (November 1979), after forming MO silicide with a thickness of 2500X on the St substrate by the heat treatment described above, an At film with a thickness of 5000A was formed on the silicide, and then an electrode was heated at 534°C for 30 minutes. The interfacial reaction after heat treatment is reported in detail, and according to the report, the growth of large particles containing many components of 81 was observed on the surface of the MO silicide that etched the At film after heat treatment. , point out that a reaction occurs between MO silicide and the substrate Si. The growth mechanism of large particles containing a large amount of Sl is that the substrate S1 diffuses through the crystal grain boundaries of MO silicide.

さらに、前記した熱処理によって形成されたMOシリサ
イドの均一性は良好でなく、いくつかのピンホールがみ
られ、このピンホール全弁してAtとSiとの相互拡散
が生じていることをも報告している。この様に、基板S
l上にMO等の高融点金属層を形成した後単なる熱処理
を行って得られる高融点金属のシリサイドは、多結晶薄
膜であるために粒界を通して下地基板Stが拡散しやす
いこと、及び均一性が良好でない等の欠点を有しており
、前記方法で形成したショットキー電極の熱処理時の安
定性は悪い。
Furthermore, it was also reported that the uniformity of the MO silicide formed by the heat treatment described above was not good, and several pinholes were observed, and interdiffusion of At and Si occurred through all of the pinholes. are doing. In this way, the substrate S
The high melting point metal silicide obtained by simply performing heat treatment after forming a high melting point metal layer such as MO on l is a polycrystalline thin film, so the underlying substrate St is likely to diffuse through the grain boundaries, and the uniformity is low. However, the stability of the Schottky electrode formed by the above method during heat treatment is poor.

また、一般に、金属と基板S1とがシリサイド反応を起
す場合には、反応時に基板Stが消費されるために、金
属シリサイドの一部はSi基板内に埋設して形成される
。このために数千へ程度の厚みの金属シリサイドが形成
された場合には、少くとも1000A以上の埋没領域が
形成されてしまい、浅いショットキー電極を形成する観
点からは、形成される金属シリサイドの厚み’i 50
0A程度以下に減少させる必要があるが、前記した様に
、薄くかつ均一な高融点金属のシリサイドを熱処理のみ
によって形成することはむつかしい。
Furthermore, in general, when a silicide reaction occurs between the metal and the substrate S1, the substrate St is consumed during the reaction, so a part of the metal silicide is formed buried in the Si substrate. For this reason, when metal silicide with a thickness of several thousand is formed, a buried region of at least 1000A or more is formed, and from the viewpoint of forming a shallow Schottky electrode, it is difficult to Thickness'i 50
It is necessary to reduce the current to about 0 A or less, but as described above, it is difficult to form a thin and uniform high melting point metal silicide only by heat treatment.

本発明の目的はかかる事情に鑑み、電極配線形成後に5
50℃以下の熱処理を行った後においても、ショットキ
ー障壁の高さの変動がない浅いショットキー電極の製造
方法を提供することにある。
In view of such circumstances, the object of the present invention is to
An object of the present invention is to provide a method for manufacturing a shallow Schottky electrode in which the height of the Schottky barrier does not change even after heat treatment at 50° C. or lower.

本発明者は高融点金属シリサイドの形成方法とそのシリ
サイドの金属学的性質との関連を詳細に検討した結果、
本発明を着想するに至った。基板S1上に薄く形成した
高融点金楓層を通してイオン注入を行った後熱処理を行
って形成される高融点金属シリサイドは、本発明者が、
透過電子顕微鏡観察等によって評価した結果によると、
数平方μmの領域にわたって結晶粒界の認められない単
結晶状薄膜であり、前記した従来法による熱処理のみに
よって形成される高融点金属シリサイドが多結晶薄膜で
ある点と大きく異かっていることがみいだされた。更に
基板St上に薄く高融点金属を形成し、イオン注入を行
っ九後熱処理を行って得られる高融点金鵡シリサイドは
数百へ程度の薄い膜に形成した場合にも、平坦でかつ均
一であるなどの種々の利点を有していることがSEM等
の評価によって明らかとなった。本発明者はかかる利点
を有した単結晶状高融点金属シリサイドをショットキー
電極に用いることにより、安定な浅いショットキー電極
全再現性よく得る製造方法をみいだしたのである。
As a result of a detailed study of the relationship between the formation method of high-melting point metal silicide and the metallurgical properties of the silicide, the present inventors found that
This led to the idea of the present invention. The high melting point metal silicide formed by performing heat treatment after ion implantation through a thin high melting point gold maple layer formed on the substrate S1 is
According to the results of evaluation by transmission electron microscopy, etc.
This is a single-crystalline thin film with no grain boundaries observed over an area of several square micrometers, which is significantly different from the polycrystalline thin film of high-melting-point metal silicide, which is formed only by heat treatment using the conventional method described above. It was issued. Furthermore, the high melting point gold silicide obtained by forming a thin layer of high melting point metal on the substrate St, performing ion implantation and subsequent heat treatment, remains flat and uniform even when formed into a thin film of several hundreds. Evaluations using SEM and the like have revealed that it has various advantages such as: The inventors of the present invention have discovered a method of manufacturing a stable shallow Schottky electrode with good overall reproducibility by using a single-crystal high-melting-point metal silicide having such advantages for the Schottky electrode.

本発明は、ショットキー電極を形成すべき基板Si表面
を露出させた後、当該構造の上面に膜厚500A以下の
高融点金属層を形成し、該高融点金属層上部よりS(イ
オン又はAr等の不活性ガスイオンを当該高融点金属と
基板Stとを混合させる条件で注入した後、およそ60
0℃以上の熱処理を実施し、その後、未反応な高融点金
属をエツチングすることによって前記露出Si表面のみ
に、薄い高融点金属シリサイドを選択的に形成し、当該
高融点金属シリサイド表面に電極配線を形成すること′
tl−特徴とするショットキー電極の製造方法である。
In the present invention, after exposing the Si surface of the substrate on which the Schottky electrode is to be formed, a refractory metal layer with a thickness of 500A or less is formed on the upper surface of the structure, and S (ion or Ar) is formed from the upper part of the refractory metal layer. After injecting inert gas ions such as ions under conditions that mix the high melting point metal and the substrate St, approximately 60
Heat treatment is performed at 0°C or higher, and then, by etching the unreacted high melting point metal, a thin high melting point metal silicide is selectively formed only on the exposed Si surface, and electrode wiring is formed on the surface of the high melting point metal silicide. to form′
tl - A method for manufacturing a Schottky electrode featuring features.

キャリヤー濃度1.4X10”(7)−3のn型St基
板を用い、本発明によって作成したショットキー電極に
A/=系電極電極配線形成後50〜550℃、30分間
の熱処理を行った後に測定したショットキー障壁の高さ
は0.6v一定であり、本発明の有効性が確認された。
Using an n-type St substrate with a carrier concentration of 1.4X10''(7)-3, the Schottky electrode created according to the present invention was heat-treated at 50 to 550°C for 30 minutes after forming the A/= system electrode electrode wiring. The measured height of the Schottky barrier was constant at 0.6V, confirming the effectiveness of the present invention.

以下に、本発明の典型的な一実施例について図面を用い
て詳細に説明する。
Hereinafter, a typical embodiment of the present invention will be described in detail using the drawings.

図(a)〜(d)は本発明の製造工程の一例を示した概
略断面図である。まず、図(alにおいて、所望の濃度
のn型St基板11を用意し、このSi基板11を酸素
雰囲気中で酸化し、約400OAの酸化膜12を表面に
成長した後、通常のホトレジスト工程により、ショット
キー電極を形成すべきSt表面13高融点金属膜(Mo
膜)14をスパッタ蒸着によって形成する。次にその上
部よりSlイオン又は不活性ガスイオンtl−MOとS
tと全混合させるに必要な条件、例えば加速電圧50 
kevでドーズ量5×10101l1 ”を注入する。
Figures (a) to (d) are schematic cross-sectional views showing an example of the manufacturing process of the present invention. First, as shown in FIG. , the St surface 13 refractory metal film (Mo
The film 14 is formed by sputter deposition. Next, from above, Sl ions or inert gas ions tl-MO and S
Conditions necessary for complete mixing with t, for example, acceleration voltage of 50
kev at a dose of 5×10101l1''.

その後、H!ガス雰囲気で600℃、20分間の熱処理
を行う。この時、図(blに示すごとく、ショットキー
電極が形成されるべきSt衣表面みにMoシリサイド1
5が形成される。次に、酸化膜上の未反応なMO膜16
をH,O,系エツチング液によってエツチングする。し
かし、Moシリサイドは前記エッチャントに対して安定
であり、図(C)に示す如く、ショットキ電極を形成す
べきSi表面に自己整合的に均一な薄いMoシリサイド
が形成される。次に、At系金属17を全面に蒸着し死
後、通常の方法によってパータニングを行って、図(d
)に示す構造の浅いショットキー電極が得られる。
After that, H! Heat treatment is performed at 600° C. for 20 minutes in a gas atmosphere. At this time, as shown in Figure (bl), Mo silicide 1
5 is formed. Next, the unreacted MO film 16 on the oxide film
is etched using an H, O, and etching solution. However, Mo silicide is stable against the etchant, and as shown in Figure (C), a uniform thin Mo silicide is formed in a self-aligned manner on the Si surface where the Schottky electrode is to be formed. Next, an At-based metal 17 is deposited on the entire surface, and after death, patterning is performed using a normal method.
A shallow Schottky electrode with the structure shown in ) is obtained.

なお、本発明によって形成されたMoシリサイドの厚み
は400A程度であり、Sl基板11内に埋込まれたM
oシリサイドの深さは少なくとも400A以下であり、
十分浅く形成されていた。また、本実施例においては、
Slイオンf:Mo膜の上部より注入してMoシリサイ
ドを形成する場合について記述し九が、Slイオンの代
りにAr 、 Xe等の不活性ガスイオンを用いた場合
およびMo膜の代りにW、Ta及びTi等の高融点金属
を用いた場合にも同様な卓効がある結果が得られた。
The thickness of the Mo silicide formed according to the present invention is about 400A, and the thickness of the Mo silicide formed in the present invention is about 400A.
o The depth of the silicide is at least 400A or less,
It was formed shallow enough. Furthermore, in this example,
Sl ions f: A case is described in which Mo silicide is formed by implanting from the top of a Mo film. Similar excellent results were obtained when high melting point metals such as Ta and Ti were used.

【図面の簡単な説明】[Brief explanation of the drawing]

図(al〜(d)は本発明の製造方法の一実施例につい
て主要工程を追って示した模式的部分断面図である。 11:シリコン基板、12:酸化膜、13ニジヨツトキ
ー電極を形成すべきシリコン表面、14:膜厚200A
のMo膜、15:Moシリサイド、16:未反応なMo
膜、17:At系電極配線。 特許出願人 日本電気株式会社 手続補正書(鹸) 57.6,23 昭和  年  月  日 1、事件の表示   昭和57年 特 許 願第225
43号3、補正をする者 事件との関係       出 願 人東京都港区芝五
丁目33番1号 (423)   日本電気株式会社 代表者 関本忠弘 4、代理人 〒108  東京都港区芝五丁目37番8号 住友三田
ビル(連絡先 日本電気株式会社持許部) 5、補正の対象 明細書の特許請求の範囲の欄。 明細書の発明の詳細な説明の欄。 6、補正の内容 (1)明細書特許請求の範囲を別紙のように補正する。 (2)明細書第5頁第11行目から第12行目にかけて
「埋設して」とあるのを削除する。 (3)明細書第7頁第10行目の「およそ600″0以
上」とあるのをr 40計400″C」に補正する@(
4)明細書第7頁第13行目の「融点金属シリサイドを
選択的に形成し、当該高融」とあるのを[融点金属シリ
サイドを自己整合的に形成し、その後非還元性ガス雰囲
気において800”0以上の熱処理を行い、さらに、当
該高融」に補正する。 (5)同頁第15行目の「製造方法である。」の後に次
の文章を挿入する。味発明の方法では、イオン注入を行
った後に400−600 ”Oという比較的低温の熱処
理を行い、この後、未反応な高融点金属を除去した後に
800℃以上の熱処理を行う2段熱処理法が行われてい
るが、この2段熱処理は均一かつ平滑な高融点金属珪化
物を電極を形成すべきSi表面に対して自己整合的に形
成する上で、極めて重要である。 すなわち、イオン注入後の最初のアニールを、例えば、
800℃程度以上の高温で行った場合には電極を形成す
べき8i表面からはみだして珪化物が形成されてしまう
。従って、最初低温でアニールを行った後、未反応な高
融点金属を除去することによって電極を形成すべきSi
表面に自己整合して珪化物が形成される。温度範囲を限
定する理由は、400℃についてはイオン注入して形成
された高融点金属と8iの混合層がシリサイド化する最
低限の温度6oo″Cについては、数十分程度の熱処理
ではみだして珪化物が形成されないだめの上限温度であ
るためである。との後、該珪化物層の抵抗率の減少及び
注入されたイオンの電気的活性化を目的とした800℃
程度以上の熱処理が実施′される。 この熱処理をH,ガスを含んだ還元性ガス雰囲気で行っ
た場合には、前記低温熱処理によって形成されだ珪化物
の均一性や平滑性が失われてしまい、それに伴ってピン
ホール等の欠陥が多数形成されるため、ショットキー電
極の形成には適さない。 従って、非還元性ガス雰囲気、例えば、窒素、不活性ガ
ス、酸素、水蒸気、あるいはこれらの組合せたガス雰囲
気または真空中で800°0以上の熱処理を行うことが
珪化物の均一かつ平滑な性質を維持する上で重要である
。」 (6)明細書第9頁第4行目の「される。」の後に次の
文を挿入する。 「次に、非還元性ガス、例えば窒素ガス雰囲気において
、800’O以上の熱処理を行う。」別   紙 2、特許請求の範囲 (1)  シリコン基板上に絶縁膜を形成し、ショット
キー電極を形成すべき部分のみ前記絶縁膜を除去してシ
リコン基板の一部を露出させ、その露出面に膜厚500
A以下の高融点金属膜を形成し、該高融点金属膜の上部
よ沙シリコンイオンもしくは不活性ガスイオンを該高融
点金属と基板のシリコンとを混合させるに必要な条件で
注入した後、400−600℃の温度で熱処理を行ない
、その後、未反応の高融点金属をエツチング処理によっ
て除失し前記露出させたシリコン基板の表面のみに高融
点サイド表面に電極配線の形成を行なうことを特徴とす
る電子ディバイスのショットキー電極のIA造方法O 手続補正書(自船 58.4.25 特許庁長官 殿 1、事件の表示   昭和57年 特 許 願第225
43号2、発明の名称    電子カバイスのショット
キー電極の製造方法3、補正をする者 事件との関係       出 願 人東京都港区芝五
丁目33番1号 (423)   日本電気株式会社 代表者 関本忠弘 4、代理人 〒108  東京都港区芝五丁目37番8号 住友三田
ビル5、補正の対象 明細書の発明の詳細な説明の欄 6、補正の内容 (1)明細書第6頁第9行目から第18行目にかけて[
本発明者が、透過電子顕微鏡観察等なよって・・・・・
・・・・・・・・・・数百久程度の薄い膜に形成した場
合に収−1とあるのを削除する。 (2)明細書第7頁第1行目の「単結晶状」を「平滑か
つ均一な」K補正する。 代理人 弁理士 内 原   晋
Figures (al to (d)) are schematic partial cross-sectional views showing the main steps of an embodiment of the manufacturing method of the present invention. 11: Silicon substrate, 12: Oxide film, 13 Silicon on which a rainbow key electrode is to be formed. Surface, 14: Film thickness 200A
Mo film, 15: Mo silicide, 16: unreacted Mo
Film, 17: At-based electrode wiring. Patent Applicant: NEC Co., Ltd. Procedural Amendment (KEN) 57.6.23 Showa Year, Month, Day 1, Case Indication: 1988 Patent Application No. 225
43 No. 3, Relationship with the case of the person making the amendment Applicant: 33-1 Shiba 5-chome, Minato-ku, Tokyo (423) NEC Corporation Representative: Tadahiro Sekimoto 4, Agent Address: 108 Shiba 5-chome, Minato-ku, Tokyo No. 37-8 Sumitomo Sanda Building (Contact information: NEC Corporation Licensing Department) 5. Claims column of the specification to be amended. Detailed description of the invention in the specification. 6. Contents of amendment (1) The scope of the specification and claims will be amended as shown in the attached sheet. (2) Delete the phrase "buried" from line 11 to line 12 of page 5 of the specification. (3) Correct the statement “approximately 600″0 or more” on page 7, line 10 of the specification to “r 40 total 400″C” @(
4) In the 13th line of page 7 of the specification, the phrase "selectively forming a melting point metal silicide and the high melting point" has been changed to "forming a melting point metal silicide in a self-aligned manner, and then in a non-reducing gas atmosphere". Heat treatment is performed to a temperature of 800"0 or more, and further correction is made to the high melting temperature". (5) Insert the following sentence after "Manufacturing method" on the 15th line of the same page. The method of Aji's invention is a two-stage heat treatment method in which ion implantation is followed by heat treatment at a relatively low temperature of 400-600" O, followed by heat treatment at 800°C or higher after removing unreacted high-melting point metals. However, this two-stage heat treatment is extremely important in forming a uniform and smooth high melting point metal silicide in a self-aligned manner with respect to the Si surface where the electrode is to be formed.In other words, ion implantation After the first anneal, e.g.
If it is carried out at a high temperature of about 800° C. or higher, silicide will be formed protruding from the 8i surface on which the electrode is to be formed. Therefore, after first annealing at a low temperature, the unreacted high melting point metal is removed to form the Si electrode.
A silicide is formed in self-alignment on the surface. The reason for limiting the temperature range is that at 400°C, the minimum temperature at which the mixed layer of high melting point metal and 8i formed by ion implantation turns into silicide is 60''C, which is the minimum temperature at which the mixture layer of 8i and high melting point metal formed by ion implantation becomes silicide, and the temperature range is 400°C. This is because this is the upper limit temperature at which silicide is not formed.After that, the temperature was increased to 800°C for the purpose of reducing the resistivity of the silicide layer and electrically activating the implanted ions.
A heat treatment of a certain degree or more is carried out. If this heat treatment is performed in a reducing gas atmosphere containing H gas, the uniformity and smoothness of the silicide formed by the low-temperature heat treatment will be lost, and defects such as pinholes will occur as a result. Since a large number of these electrodes are formed, it is not suitable for forming a Schottky electrode. Therefore, heat treatment of 800° or more in a non-reducing gas atmosphere, such as nitrogen, inert gas, oxygen, water vapor, or a combination of these gases, or in vacuum improves the uniform and smooth properties of the silicide. It is important to maintain (6) Insert the following sentence after "will be" in the fourth line of page 9 of the specification. "Next, heat treatment is performed at 800'O or more in a non-reducing gas atmosphere, such as nitrogen gas." Attachment 2, Claims (1) An insulating film is formed on the silicon substrate, and a Schottky electrode is formed. The insulating film is removed only in the portion to be formed to expose a part of the silicon substrate, and a film with a thickness of 500 mm is deposited on the exposed surface.
After forming a high melting point metal film of A or less and implanting silicon ions or inert gas ions into the upper part of the high melting point metal film under conditions necessary to mix the high melting point metal and the silicon of the substrate, The feature is that heat treatment is performed at a temperature of -600°C, and then unreacted high melting point metal is removed by etching treatment, and electrode wiring is formed only on the exposed surface of the silicon substrate on the high melting point side surface. IA manufacturing method for Schottky electrodes for electronic devices
No. 43 No. 2, Title of the invention Method for manufacturing Schottky electrodes for electronic devices 3, Relationship to the amended case Applicant 5-33-1 Shiba, Minato-ku, Tokyo (423) NEC Corporation Representative Sekimoto Tadahiro 4, Agent Address: 5 Sumitomo Sanda Building, 5-37-8 Shiba, Minato-ku, Tokyo 108, Detailed explanation of the invention in the specification subject to amendment 6, Contents of the amendment (1) Specification, page 6 From line 9 to line 18 [
The inventor conducted transmission electron microscopy, etc....
・・・・・・・・・・Delete the statement that the result is -1 when formed into a thin film of several hundred years. (2) "Single crystal" in the first line of page 7 of the specification is corrected with "smooth and uniform" K. Agent Patent Attorney Susumu Uchihara

Claims (1)

【特許請求の範囲】[Claims] (1)  シリコン基板上に絶縁膜を形成し、ショット
キー電極を形成すべき部分のみ前記絶縁膜を除去してシ
リコン基板の一部を露出させ、その露出面に膜厚500
A以下の高融点金属膜を形成し、該高融点金属膜の上部
よりシリコンイオンもしくは不活性ガスイオンを該高融
点金属と基板のシリコンとを混合させるに必要な条件で
注入した後、約600℃以上の:a度で熱処理を行ない
、その後、未反応の高融点金属全エツチング処理によっ
て除去し、前記露出させたシリコン基板の表面のみに高
融点金属のシリサイド層を形成し、該シリサイド表面に
電極配線を行なうことを特徴とする電子ディバイスのシ
ョットキー電極の製造方法。
(1) An insulating film is formed on a silicon substrate, and the insulating film is removed only in the portion where a Schottky electrode is to be formed to expose a part of the silicon substrate, and a film with a thickness of 500 mm is formed on the exposed surface.
After forming a high melting point metal film of A or less and injecting silicon ions or inert gas ions from above the high melting point metal film under conditions necessary to mix the high melting point metal and the silicon of the substrate, approximately 600 m A heat treatment is performed at a temperature of 100° C. or higher, and then all unreacted refractory metals are removed by etching, a silicide layer of the refractory metal is formed only on the exposed surface of the silicon substrate, and a silicide layer of the refractory metal is formed on the silicide surface. A method for manufacturing a Schottky electrode for an electronic device, characterized by performing electrode wiring.
JP57022543A 1982-02-15 1982-02-15 Manufacture of schottky electrode of electronic device Pending JPS58161369A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57022543A JPS58161369A (en) 1982-02-15 1982-02-15 Manufacture of schottky electrode of electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57022543A JPS58161369A (en) 1982-02-15 1982-02-15 Manufacture of schottky electrode of electronic device

Publications (1)

Publication Number Publication Date
JPS58161369A true JPS58161369A (en) 1983-09-24

Family

ID=12085731

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57022543A Pending JPS58161369A (en) 1982-02-15 1982-02-15 Manufacture of schottky electrode of electronic device

Country Status (1)

Country Link
JP (1) JPS58161369A (en)

Similar Documents

Publication Publication Date Title
KR100243286B1 (en) Method for manufacturing a semiconductor device
US4180596A (en) Method for providing a metal silicide layer on a substrate
US5624869A (en) Method of forming a film for a multilayer Semiconductor device for improving thermal stability of cobalt silicide using platinum or nitrogen
US5801444A (en) Multilevel electronic structures containing copper layer and copper-semiconductor layers
JPH1098011A (en) Semiconductor device and manufacturing method thereof
JPS5830162A (en) How to form electrodes
JPS62101049A (en) Formation of silicide
EP0130416B1 (en) A process for making an ohmic contact to an n-type conductivity group iii-v semiconductor compound and a semiconductor device having such an ohmic contact
JPS61142739A (en) Manufacturing method of semiconductor device
EP0538682A2 (en) Oxygen assisted ohmic contact formation to N-type gallium arsenide
US4316209A (en) Metal/silicon contact and methods of fabrication thereof
EP0769808A2 (en) Wet etching process with high selectivity between Cu and Cu3Ge
US5668382A (en) Ohmic electrode and method for forming it
EP0162950B1 (en) Method for diffusing a conductivity determining impurity in a semiconductor substrate and making electrical contact thereto
JP2841386B2 (en) Semiconductor device and manufacturing method thereof
CA2112447A1 (en) Compound with room temperature electrical resistivity comparable to that of elemental copper
JPS58161369A (en) Manufacture of schottky electrode of electronic device
JPS60182133A (en) Manufacturing method of semiconductor device
JPS6079721A (en) Method of forming semiconductor structure
JP3086562B2 (en) Heat resistant ohmic electrode on semiconductor diamond layer and method of forming the same
JPS6057227B2 (en) Manufacturing method of semiconductor device
US5461006A (en) Method for forming contacts with anomalously low resistance
JPH0126172B2 (en)
EP0427254B1 (en) Method for forming a contact region
JP2992524B2 (en) Semiconductor element wiring forming method