JPS586252B2 - 陰極線表示パネルの製造方法 - Google Patents

Description

【発明の詳細な説明】 この発明は陰極線表示パネルの製造方法に関する。

従来、高集積度および低電圧駆動等の長所を有する陰極
線表示パネルとして、第１図に示すようなＭ Ｉ Ｓ
（ＭｅｔａｌＩｎｓｕｌａｔｏｒ−Ｓｅｍｉｃｏｎｄｕ
−ｃｔｏｒ）トランジスタを利用したものが知られて
いる。

ここで、ＭＩＳトランジスタとはＭＩＳ構造、すなわち
金属性の電極に電圧を印加し、絶縁物を介して半導体表
面を制御する構造を持つ電界効果トランジスタの意味で
、ソースードレイン間に形成されるチャネル上に絶縁層
を介して金属電極を設け、これに印加する電圧でチャネ
ル電流を制御するもの、すなわち絶縁ゲート型電界効果
トランジスタのことであり、絶縁層として酸化膜を用い
たＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄ
ｕｃｔｏｒ）トランジスタがその代表例である。

まず第１図ａにおいて、各表示要素１がマトリツクス状
に配置されて、たとえば５×７ドット表示面を有する。

前記各表示要素１は、第１図ｂに示すように、半導体基
板２の主表面において、前記半導体基板２と異なる導電
型の半導体層３および４がそれぞれ離間して形成されて
いる。

そして、各半導体層３，４間の半導体基板２上には絶縁
膜５および電極６が順次形成されてＭＩＳトランジスタ
を構成するとともに、半導体層３面には電極７および半
導体層４面には螢光体層８が形成されている。

なお、このように表面加工がされた半導体基板２の主表
面は前記螢光体層８が形成されている領域を除いて絶縁
被膜９が形成されている。

このように構成された各表示要素１は、第１図ａに示す
ように、各列ごとの電極７が共通接続されてＹ電極群７
ａ〜７ｅを形成し、また各行ごとの電極６が共通接続さ
れてＸ電極群６ａ〜６ｇを形成している。

また、このような表示面の上方にはフィラメント（図示
せず）が張られ、このフィラメントと各表示要素の間に
は、フィラメントから放出する電子を拡散させるための
グリッド（図示せず）が設けられている。

ところで、このような陰極線表示パネルを製造する場合
において、螢光体層８を半導体層４面に形成する際、電
着方法が採られており、この方法は以下のようにしてな
されていた。

すなわち、第２図に示すように、螢光体の懸濁液１０内
に電極板１．１および表示要素１とを浸し、電源１２に
よって前記電極板１１にはプラス、表示要素１の電極群
７ａ〜７ｅをワイヤボンデイングによって接続しておき
これら電極群７ａ〜７ｅにマイナス電圧を印加するとと
もに、前記表示要素１を構成するＭＩＳトランジスタが
Ｐチャンネルの場合は電極４がソース電極、電極７がド
レイン電極、電極６がゲート電極となり、電源１３によ
りドレイン電極（電極７）に対してマイナス電圧をゲー
ト電極（電極６）に印加してＭＩＳトランジスタを導通
状態にして電着を行なう。

ＭＩＳトランジスタがＮチャネルの場合はソース電極と
ドレイン電極がＰチャネルの場合と逆になり、したがっ
て電源１３による電圧印加も逆方向に行なって電着を行
なう。

なお、電極群６ａ〜６ｇも電極群７ａ〜７ｅと同様にワ
イヤボンデイングにより接続しておき電圧を印加してい
る。

しかしながら、このような電着方法は、表示要素の各電
極６，７に電圧を印加しなければならない煩雑さがとも
なうとともに、電極接続部（ボンデイングワイヤ等）に
螢光体が被着してしまい、その後の除去作業が煩雑にな
るという欠点があった。

特に、各表示要素１を集積化したような状態でこのよう
な電着作業をするような場合には、上記の煩雑さはより
一層深刻化する。

したがって、この発明の目的は、簡単な工程で螢光体の
電着作業を行い得る陰極線表示パネルの製造方法を提供
するものである。

以下実施例を用いてこの発明を詳細に説明する。

第３図はこの発明に係る陰極線表示パネルの製造方法の
一実施例を示す説明図である。

まず、陰極線表示パネルの各表示要素１の一構成材であ
るＭＩＳトランジスタはＰチャネルＭＩＳトランジスタ
とする。

すなわち、Ｎ型半導体基板の主表面において、Ｐ型半導
体層がそれぞれ離間して形成され、各Ｐ型半導体層間の
Ｎ型半導体基板上に絶縁膜および電極を順次形成した構
成とする。

このような構成のＭＩＳトランジスタは、第３図に示す
ように、一方のＰ型半導体層３上に電極７を形成し、他
方のＰ型半導体層４の表面を露出させた状態にて絶縁被
膜９を形成し、電極板１１とともに、螢光体の溶液１０
に浸す。

そして電源１２によって、前記電極板１１にはプラス、
表示要素１のＮ型半導体基板２にはマイナス電圧を印加
する。

このようにすれば、Ｐ型半導体層４とＮ型半導体基板２
との間は順バイアスされることになり、Ｐ型半導体層４
における電圧は、Ｎ型半導体基板２におけるマイナス電
圧とほぼ等しくなる。

それ故溶液１０内の螢光体分子はＰ型半導体層４面に電
着し、螢光体層８を形成することになる。

このような方法によれば、表示要素１にはＮ型半導体基
板２のみ電圧を印加すればよいことになり、電極群６ａ
〜５ｇ ，７ａ〜７ｅをワイヤボンデイングにより接続
するような配線作業の煩雑さをなくすことができる。

このことは特に、各表示要素１を一枚のＮ型半導体基板
面に集積化した場合において、前記Ｎ型半導体基板に電
圧を印加させるだけで、各表示要素１における螢光体層
８を形成することができるという極めて大きな効果を奏
することができる。

また、各表示要素１の電極６および７には電圧を印加さ
せるようなことがないので、電極接続部にワイヤボンデ
イングを行なう必要がなく、そのため、螢光体が電極６
および７に被着しないように絶縁塗布物によるマスクを
施すことができる。

したがってこの被着した螢光体の除去作業を行うという
煩雑さもなくなる。

この実施例では、メモリ機能を有さない表示要素を用い
た場合について述べたが、この表示要素を構成するＭＩ
Ｓ型トランジスタとして例えばＭ−ＮＯＳ（Ｍｅｔａｌ
−Ｎｉｔｒｉｄｅ−Ｏｘｉｄｅ−Ｓｅｍｉｃ −。

ｎｄｕｃｔｏｒ） トランジスタのようなメモリ機能を
有するものを用いてもよいことは勿論である。

ここで、Ｍ−ＮＯＳトランジスタとは、ＭＯＳトランジ
スタの酸化膜の代りに酸化膜と窒化膜とを用いて絶縁ゲ
ートを２層構造にしたトランジスタであり、しきい値電
圧とゲート電圧との間にヒステリシスの関係が存在する
ことから、このヒステリシス特性を″１”と″′０”と
に対応させることにより一種の不揮発性メモリが実現で
きる。

以上述べたように、この発明に係る陰極線表示パネルの
製造方法によれば、簡単な工程で螢光体の電着作業を行
うことができる。

【図面の簡単な説明】

第１図ａ，ｂは、従来の陰極線表示パネルの一例を示す
構成図、第２図は従来の陰極線表示パネルの製造方法の
一例を示す説明図、第３図はこの発明に係る陰極線表示
パネルの製造方法の一実施例を示す説明図である。 １・・・・・・表示要素、２・・・・・・半導体基板、
３，４・・・・・・半導体層、５・・・・・・絶縁膜、
６，７・・・・・・電極、８・・・・・・螢光体、９・
・・・・・絶縁被膜、１０・・・・・・溶液、１１・・
・・・・電極板、１２．１３・・・・・・電極板。

Claims (1)

【特許請求の範囲】
1. １ マトリックス状に配置された複数の表示要素と、こ
   の表示要素上に張られたフィラメントから構成され、前
   記各表示要素は、半導体基板と、この半導体基板主表面
   に互いに離間して形成した前記半導体基板と異なる導電
   型の半導体層と、この各半導体層間の前記半導体基板上
   に順次形成した絶縁膜および電極からなるＭＩＳ型トラ
   ンジスタの一方の半導体層面に螢光体層が電着により形
   成され、かつ、Ｘ軸方向に配列された各表示要素の他方
   の半導体層は共通接続されているとともに、Ｙ軸方向に
   配列された各表示要素の前記電極は共通接続されている
   陰極線表示パネルにおいて、前記表示要素の製造は、前
   記ＭＩＳ型トランジスタをＰチャンネル型とし、このＭ
   ＩＳ型トランジスタを電極板とともに螢光体を含む溶液
   に浸し、前記電極板にプラス電圧、表示要素の半導体基
   板にマイナス電圧を印加することによって、前記一方の
   半導体層面に螢光体を電着して形成するようにしたこと
   を特徴とする陰極線表示パネルの製造方法。