[go: up one dir, main page]

JPS59132604A - Laminated inductor - Google Patents

Laminated inductor

Info

Publication number
JPS59132604A
JPS59132604A JP788283A JP788283A JPS59132604A JP S59132604 A JPS59132604 A JP S59132604A JP 788283 A JP788283 A JP 788283A JP 788283 A JP788283 A JP 788283A JP S59132604 A JPS59132604 A JP S59132604A
Authority
JP
Japan
Prior art keywords
pattern
conductor
loops
sheets
magnetic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP788283A
Other languages
Japanese (ja)
Other versions
JPH0416927B2 (en
Inventor
Teruyuki Ikeda
輝幸 池田
Yuzo Shimada
嶋田 勇三
Kazuaki Uchiumi
和明 内海
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP788283A priority Critical patent/JPS59132604A/en
Publication of JPS59132604A publication Critical patent/JPS59132604A/en
Publication of JPH0416927B2 publication Critical patent/JPH0416927B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type
    • H01F17/04Fixed inductances of the signal type with magnetic core

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

PURPOSE:To make it possible to obtain a laminated inductor which is small in size and large in inductance, by disposing a single conductor within a magnetic member such that the conductor is coiled about predetermined two points and loops of the conductor intersect with each other through the magnetic member at a position intermediate between the two points, and connecting the conductor to external electrodes. CONSTITUTION:On sheets 21 constituting a magnetic member, loops constituting a coil are formed such as to have two centers 22 and 23, thus forming a pattern in which the loops intersect each other at the center 24 of the sheets 21. The intersecting pattern is constituted by two patterns respectively formed on the sheets constituting the magnetic member composed of two layers, that is, a pattern 25 shown by the broken line and a pattern 26 shown by the solid line are formed on the respective sheets. A through hole 27 is provided such that the two patterns are connected in series. Since the thus obtained laminated inductor has closed magnetic path formed within only the two loops, it is posible to allow the chip dimensions and the coil external dimensions to be substantially equal to each other. Accordingly, it is advantageously possible to increase the magnetic path in sectional area and to obtain a large inductance with respect to a relatively small size.

Description

【発明の詳細な説明】 本発明は積層型インダクタの構造に関する。[Detailed description of the invention] The present invention relates to the structure of a multilayer inductor.

近年、電子装置あるいは電子機器の小型化、薄型化の要
求から、実装される電子部品の小型化、薄型化が急速に
望まれ、この1つとしてチップ部品、メルフ型部品、さ
らには1部品としての素子ではなく、これらを複合化し
た複合部品などの研究がなされ、実用化されてきている
In recent years, due to the demand for smaller and thinner electronic devices and devices, there has been a rapid demand for smaller and thinner electronic components to be mounted. Research is being carried out on composite parts that combine these elements, rather than single elements, and are being put into practical use.

抵抗、コンデンサに関しては、チップ抵抗、メルフ型抵
抗あるいはチップコンデンサ、メルフ型セラミックコン
デンサなどのように、その形状が規格化されたものが製
品として出され、又、複合部品も抵抗アレーあるいは、
CR部品などとして小型化、薄型化が要求される電子装
置、あるいは電子機器に見られるようになってきた。
Regarding resistors and capacitors, products with standardized shapes such as chip resistors, Melf-type resistors, chip capacitors, and Melf-type ceramic capacitors are available, and composite parts are also available in resistor arrays or
They have started to be seen in electronic devices and devices that require smaller size and thinner features such as CR parts.

一方、コイルあるいはトランスなどのような素子に関し
ても機器の小型化、薄型化の要求から、チップ化への動
きが急速である。
On the other hand, with regard to elements such as coils and transformers, there is a rapid movement towards chips due to the demand for smaller and thinner devices.

このようなチップコイルには2種類あり、その1つはフ
ェライトコアを磁心として用い、との磁心に細い銅線を
巻き上げ両端に電極を形成してモールドしチップ化を行
ったもので、他の1つは磁性材料のシートに導電材のパ
ターンを印刷し積層フタであり、小型、薄型の機能を有
し、インダクタンスが0.1〜47μHの値を持つもの
が作られている。
There are two types of chip coils, one of which uses a ferrite core as a magnetic core, winds a thin copper wire around the core, forms electrodes at both ends, and molds it into a chip. One is a laminated lid made by printing a pattern of conductive material on a sheet of magnetic material, which has the function of being small and thin, and has an inductance value of 0.1 to 47 μH.

このようなコイルのインダクタンスは磁心材料で閉磁路
を形成する場合、 で示されることが知られておシ、断面積Aが大きく磁路
長lが短いほど大きなインダクタンスとな9得ることが
判かる。このためコイルを形成するループの径を大きく
させ、磁気回路となるループ内の断面積を大きくさせる
必要が生ずる。
It is known that the inductance of such a coil is expressed as when a closed magnetic path is formed using the magnetic core material, and it can be seen that the larger the cross-sectional area A is and the shorter the magnetic path length l, the larger the inductance.9 . For this reason, it becomes necessary to increase the diameter of the loop forming the coil and to increase the cross-sectional area within the loop forming the magnetic circuit.

ところがチップ部品としての形状はできるだけ、小さく
させることが要求されているから図1のようなパターン
形状では、ループ径を大きくするとループの外側の磁気
回路の断面積が小さくなシ、反対にインダクタンスが小
さくなってしまう。このため、前記ループを持つ構造の
インダクタでは効率の良いインダクタンスを得ることが
できない。
However, since the shape of a chip component is required to be as small as possible, in the pattern shape shown in Figure 1, increasing the loop diameter will reduce the cross-sectional area of the magnetic circuit outside the loop, and conversely, the inductance will increase. It becomes smaller. For this reason, it is not possible to obtain efficient inductance with the inductor having the above-mentioned loop structure.

又、このような構造の積層型のチップインダクターは導
体パターン11が積み重ねられた型でおるため大きな線
間容量を持ってしまう。
Furthermore, since the multilayer chip inductor having such a structure has a stacked conductor pattern 11, it has a large line capacitance.

このような線間容量Coは、 で示されるから、線間容量を小さくさせるためには、導
体のパターン幅を小さくして、積層した場合に重なシと
なる部分の面積Aを小さくさせ、さらに線間の厚さtを
大きくとらなければなら々い。
Such line capacitance Co is expressed by Furthermore, the thickness t between the lines must be increased.

ところが前記パターン幅を小さくさせると導体抵抗が増
化して、使用可能な回路が限定されてしまう。さらに、
線間の厚さを大きくとるためには、前記パターンを形成
するシートの厚さを増すか、又は、ダミーの絶縁シート
をはさみ込む型としなければならない。このためチップ
形状は厚さ方向に厚いものとなってしまう。
However, when the pattern width is made smaller, the conductor resistance increases, and usable circuits are limited. moreover,
In order to increase the thickness between the lines, the thickness of the sheet forming the pattern must be increased, or a dummy insulating sheet must be inserted. Therefore, the chip shape becomes thick in the thickness direction.

本発明の目的は、これら欠点を除去せしめて、形状が小
さく、線間容量の小さい特徴を生かし、太き々インダク
タンスを得られる構造を提供することにある。
An object of the present invention is to eliminate these drawbacks and provide a structure that can obtain a large inductance by taking advantage of its small size and small line capacitance.

すなわち本発明は磁性体と導電体とが積層されてなる積
層インダクタであって、磁性体内において1本の導電体
が該磁性体内の所定の2点をそれぞれ周回し、かつ該2
点の中間の位置で磁性体を介して交差するように配置さ
れており、該導電体の両端は該磁性体のそれぞれ異なる
表面部分に形成された2つの外部電極とそれぞれ接続し
てい不ことを特徴とする積層型インダクタである。
That is, the present invention provides a laminated inductor in which a magnetic material and a conductive material are laminated, in which one conductive material orbits around two predetermined points within the magnetic material, and
The conductors are arranged so as to intersect with each other through the magnetic material at a midpoint between the points, and both ends of the conductive material are connected to two external electrodes formed on different surface portions of the magnetic material. This is a multilayer inductor with special features.

以下、本発明の一実施例を示す図面を参照して説明する
DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings.

本発明の実施例で用いる磁性体材料としてはFe2o。The magnetic material used in the examples of the present invention is Fe2o.

50重量部、NiO20重量部、Zn024重量部、C
u06重量部混合したものに対してCVt0.を05重
量部添加した組成を用いボールミルにょシ混合し、続い
て800℃で予焼処理した粉末を原料とした。この磁性
体材料と有機バインダーとしてポリビニルブチラール、
有機溶媒としてエチルセルソルブおよびブチルカルピト
ール、それに可塑剤としてエチレングリコールモツプチ
ルエーテルとをホモミキサーにより攪拌混合して泥漿化
する。次に該泥漿をドクターブレードによるスリップキ
ャスティング製膜法により有機フィルム上に50μm〜
200μmの厚みの膜を形成する。有機フィルム上に形
成した磁性体グリーンシートをフィルムから剥離したの
ち100 X 70 mの形状に打ち抜いてチップLに
使用する磁性体グリーンシートを形成している。
50 parts by weight, 20 parts by weight of NiO, 24 parts by weight of Zn0, C
CVt0. The raw material was powder that was mixed in a ball mill using a composition in which 0.5 parts by weight of . This magnetic material and polyvinyl butyral as an organic binder,
Ethyl cellosolve and butyl calpitol as organic solvents, and ethylene glycol mobutyl ether as a plasticizer are stirred and mixed using a homomixer to form a slurry. Next, the slurry was applied onto an organic film with a thickness of 50 μm to 50 μm using a slip casting method using a doctor blade.
A film with a thickness of 200 μm is formed. The magnetic green sheet formed on the organic film is peeled from the film and then punched into a shape of 100 x 70 m to form a magnetic green sheet used for the chip L.

第2図は本発明の一実施例を示すコイルパターンの図で
あシ、磁性体を形成するシート21には、コイルを形成
するループが2つの中心22及び23を持つように形成
され、かつ前記シート21の中央24で交差するパター
ンとなっている。
FIG. 2 is a diagram of a coil pattern showing one embodiment of the present invention, in which a sheet 21 forming a magnetic material is formed with a loop forming a coil having two centers 22 and 23; The pattern intersects at the center 24 of the sheet 21.

この交差するパターンは2層の前記磁性体を形成するシ
ートに分けて構成されており、図中破線で示したパター
ン25と実線で示したパターン26が別々のシートに形
成される。そして、これら2つのパターンが直列に接続
されるようにスルホール27を持っている。
This intersecting pattern is divided into sheets forming two layers of the magnetic material, and a pattern 25 shown by a broken line and a pattern 26 shown by a solid line in the figure are formed on separate sheets. A through hole 27 is provided so that these two patterns are connected in series.

第3図は多層構造とする場合の一実施例を示す積層関係
を示すものである。
FIG. 3 shows the lamination relationship showing an example of a multilayer structure.

図における各層のシート31は第2図で示した2枚の重
ねられた状態のものを示しておシ、又、積み重ねられる
これらシートのパターンは巻き方向が中から外へ出るパ
ターン32と外から中へ入いるパターン33の2棟類で
形成され、これらが交互に重ねられ、さらにとり出し端
子34を1するシート35及び上下面の保膿のだめのダ
ミーのシート36が宣ねられ、100〜130℃の温度
で圧力200〜300に&/dで積層プレスし、切断工
程及び、脱バインダ一工程を径で950℃〜1050℃
で焼成することで積層インダクタを得る。
The sheet 31 of each layer in the figure shows the two stacked sheets shown in FIG. It is formed of two patterns 33 that go inside, and these are stacked alternately, and furthermore, a sheet 35 for holding the extraction terminal 34 and a dummy sheet 36 for holding the suppurative reservoir on the upper and lower surfaces are formed. Laminate pressing at a temperature of 130°C and a pressure of 200 to 300°C, cutting process and debinding process to 950°C to 1050°C in diameter.
A multilayer inductor is obtained by firing the inductor.

第4図は第3図で得られる本発明の積層型インダクタの
外観斜視図であシ、チップ両端にはとシ出し端子と接続
するための外部電極41を形成している。
FIG. 4 is a perspective view of the appearance of the multilayer inductor of the present invention obtained in FIG. 3, in which external electrodes 41 are formed at both ends of the chip for connection to the lead-out terminals.

第5図は本発明の焼結体を前記第2図における2つの中
心22及び23を通るように切断した断面図である。
FIG. 5 is a cross-sectional view of the sintered body of the present invention taken through the two centers 22 and 23 in FIG. 2.

コイルパターンは一方の外部電極50から始まシ、各断
面導体の添字1〜38の1旧に接続されてお9、添字3
8の導体から、もう一方の外部電極51に接続されてい
る。
The coil pattern starts from one external electrode 50, and is connected to the subscripts 1 to 38 of each cross-sectional conductor.
8 is connected to the other external electrode 51.

このため中央から左側のループ内の磁界と右側のループ
内の磁界は互いに逆方向の向きとなり、磁界のループ5
2は前記2つのループ間だけの閉磁路が得られる。
Therefore, the magnetic field in the loop on the left side of the center and the magnetic field in the loop on the right side are in opposite directions, and the magnetic field in loop 5
2, a closed magnetic path can be obtained only between the two loops.

このように本発明の積層型インダクタでは2つのループ
内だけの閉磁路となっているため、チップの寸法とコイ
ルの外形寸法がほとんど同一にでき、前記磁路の断面積
を大きくとれる。このため、従来の欠点であったチップ
形状と磁路の断面積から生ずる寸法効率の低下は除去さ
れ、形状に対するインダクタンスが大きくとれる利点が
得られる。
As described above, since the multilayer inductor of the present invention has a closed magnetic path only within the two loops, the dimensions of the chip and the external dimensions of the coil can be made almost the same, and the cross-sectional area of the magnetic path can be increased. Therefore, the conventional disadvantage of reduced dimensional efficiency caused by the chip shape and the cross-sectional area of the magnetic path is eliminated, and the advantage of having a large inductance relative to the shape is obtained.

さらに1シート上には複数のターンが形成されているた
め、従来のような1ターン構成で得られるインダクター
と比較すればダミーのシートを配置できるので、ずっと
小さい線間容量のインダクターとなる。
Furthermore, since a plurality of turns are formed on one sheet, a dummy sheet can be placed, compared to an inductor obtained with a conventional one-turn configuration, resulting in an inductor with much smaller line capacitance.

本実施例ではチップサイズ4 m X 8111の中ニ
、導体パターン幅100μmtm間100/jmで1シ
ート3ターンをターンの内側寸法6.6 X 1.05
i++oで形成してお9、組となる2層のシートが計1
0組積層され笑効60ターンの構成をとっている。
In this example, the chip size is 4 m x 8111, the conductor pattern width is 100 μm, and the conductor pattern width is 100 μm, tm interval is 100/jm, and one sheet has 3 turns, and the inside dimensions of the turns are 6.6 x 1.05.
Formed with i++o, 9, 2 layers of sheets total 1
It has a structure in which 0 sets are laminated and there are 60 effective turns.

このように構成し、1050oで焼成を行ったチップイ
ンダクターでμ:250 (IIG(z )と々すL=
9μHを得ておシ、従来の約4倍のインダクタンスが得
られている。
A chip inductor constructed in this way and fired at 1050o has μ: 250 (IIG(z) and L=
An inductance of 9 μH was obtained, which is about four times that of the conventional inductance.

一方、線間の容量も1シート上に複数のターンとして分
散できるため、その値が小さくさせることが可能で、よ
り高周波特性の良いものとなシ得る。
On the other hand, since the inter-line capacitance can be distributed as a plurality of turns on one sheet, its value can be reduced, resulting in better high-frequency characteristics.

本発明の実施例では、コイルのパターンを中央交差した
付近でのスルホール接続で得ているが、とのスルホール
の位置はシート上のどの点に合っても良く、さらにシー
ト上のコイルのターン数もシートの寸法から制限される
ものであるから、このターン数も所望のインダクタンス
が得られるように設計すれば良いことは明らかである。
In the embodiment of the present invention, the coil pattern is obtained by through-hole connection near the center intersection, but the through-holes may be located at any point on the sheet, and the number of turns of the coil on the sheet may be Since the number of turns is also limited by the dimensions of the sheet, it is obvious that the number of turns can be designed so as to obtain the desired inductance.

又、本実施例では、シート形状を方形状としているが、
1シート上に、交差した2つのループが存在可能である
なら、シート形状は限定されることはなく、さらに交差
する方向の長さを長くさせることで、より短い磁路長の
パターンとなり得、効率は上昇することが明らかである
Also, in this example, the sheet shape is rectangular, but
If two intersecting loops can exist on one sheet, the sheet shape is not limited, and by increasing the length in the intersecting direction, a pattern with a shorter magnetic path length can be obtained. It is clear that efficiency increases.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来の積層型チップインダクタの構造図、 第2図は本発明のコイルパターン図、 第3図は多層化を行った場合の本発明の積層型インダク
タの構成例を示す図、 第4図は積層、焼結された本発明の積層型インダクタの
外観図、 第5図は本発明の積層型インダクタの中心断面図である
。 図において、 11・・・導体パターン 21・・・磁性体を形成するシート。 22及び23・・・コイルパターンの中心。 24・・・シートの中央、25・・・第1層のハp −
7。 26・・・第2層のパターン。 31・・・第1層と第2層を合わせたシート。 32・・・中から外へ出るパターン。 33・・・外から中へ入いるパターン。 34・・・とり出し端子、35・・・磁性体を形成する
シート、36・・・ダミーのシート。 41・・・外部電極。 50・・・一方の外部電極、51・・・もう一方の外部
電極、52・・・磁界のループ 代理人弁理士内原  晋 第 1 回 第2図 22           23 第 5 図
FIG. 1 is a structural diagram of a conventional multilayer chip inductor, FIG. 2 is a coil pattern diagram of the present invention, and FIG. 3 is a diagram showing an example of the configuration of a multilayer inductor of the present invention when multilayered. FIG. 4 is an external view of a laminated and sintered multilayer inductor of the present invention, and FIG. 5 is a central sectional view of the multilayer inductor of the present invention. In the figure, 11... Conductor pattern 21... Sheet forming a magnetic material. 22 and 23...center of coil pattern. 24... Center of sheet, 25... Hap of first layer -
7. 26...Second layer pattern. 31...Sheet made by combining the first layer and the second layer. 32...A pattern that goes from inside to outside. 33...A pattern that enters from the outside to the inside. 34... Takeout terminal, 35... Sheet forming magnetic material, 36... Dummy sheet. 41...External electrode. 50...One external electrode, 51...Another external electrode, 52...Magnetic field loop Representative Patent Attorney Susumu Uchihara 1st issue Fig. 2 22 23 Fig. 5

Claims (1)

【特許請求の範囲】[Claims] 磁性体と導電体とが積層されてなるインダクタであって
、磁性体内において1本の導電体が該磁性体内の所定の
2点をそれぞれ周回し、かつ該2点の中間の位置で磁性
体を介して交差するように配置されておシ、該導電体の
両端は該磁性体のそれぞれ異なる表面部分に形成された
2つの外部電極とそれぞれ接続していることを特徴とす
る積層型インダクタ。
An inductor formed by laminating a magnetic material and a conductive material, in which one conductive material orbits around two predetermined points within the magnetic material, and the magnetic material is placed at a position midway between the two points. A multilayer inductor characterized in that the conductors are arranged so as to intersect with each other, and both ends of the conductor are respectively connected to two external electrodes formed on different surface portions of the magnetic body.
JP788283A 1983-01-20 1983-01-20 Laminated inductor Granted JPS59132604A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP788283A JPS59132604A (en) 1983-01-20 1983-01-20 Laminated inductor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP788283A JPS59132604A (en) 1983-01-20 1983-01-20 Laminated inductor

Publications (2)

Publication Number Publication Date
JPS59132604A true JPS59132604A (en) 1984-07-30
JPH0416927B2 JPH0416927B2 (en) 1992-03-25

Family

ID=11677976

Family Applications (1)

Application Number Title Priority Date Filing Date
JP788283A Granted JPS59132604A (en) 1983-01-20 1983-01-20 Laminated inductor

Country Status (1)

Country Link
JP (1) JPS59132604A (en)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61216314A (en) * 1985-03-20 1986-09-26 Toko Inc How to trim a multilayer inductor
JPS61173166U (en) * 1985-04-16 1986-10-28
JPS61173167U (en) * 1985-04-16 1986-10-28
JPS625617U (en) * 1985-06-25 1987-01-14
JPS6226010U (en) * 1985-07-29 1987-02-17
JPH0254505A (en) * 1988-08-17 1990-02-23 Murata Mfg Co Ltd Laminate type inductor
JPH0388309U (en) * 1989-12-27 1991-09-10
JP2003068528A (en) * 2001-08-24 2003-03-07 Murata Mfg Co Ltd Common mode choke coil
JP2005534184A (en) * 2002-07-25 2005-11-10 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ Planar inductance
JP2009021295A (en) * 2007-07-10 2009-01-29 Shindengen Electric Mfg Co Ltd Magnetic component

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61216314A (en) * 1985-03-20 1986-09-26 Toko Inc How to trim a multilayer inductor
JPS61173166U (en) * 1985-04-16 1986-10-28
JPS61173167U (en) * 1985-04-16 1986-10-28
JPS625617U (en) * 1985-06-25 1987-01-14
JPS6226010U (en) * 1985-07-29 1987-02-17
JPH0254505A (en) * 1988-08-17 1990-02-23 Murata Mfg Co Ltd Laminate type inductor
JPH0388309U (en) * 1989-12-27 1991-09-10
JP2003068528A (en) * 2001-08-24 2003-03-07 Murata Mfg Co Ltd Common mode choke coil
JP2005534184A (en) * 2002-07-25 2005-11-10 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ Planar inductance
JP2009021295A (en) * 2007-07-10 2009-01-29 Shindengen Electric Mfg Co Ltd Magnetic component

Also Published As

Publication number Publication date
JPH0416927B2 (en) 1992-03-25

Similar Documents

Publication Publication Date Title
JP3201309B2 (en) Laminated coil and method of manufacturing the same
JPS59132604A (en) Laminated inductor
JPH1197256A (en) Laminated chip inductor
JPS5924535B2 (en) Laminated composite parts
JPS6228891B2 (en)
JP3669404B2 (en) Manufacturing method of multilayer ceramic substrate
JPH09260144A (en) Coil component and method of manufacturing the same
JP2002170740A (en) Lc composite component
JPH02310905A (en) Inductor
JPH11354924A (en) Manufacture of multilayer ceramic substrate
JP2938631B2 (en) Manufacturing method of multilayer ceramic inductor
JP2600127Y2 (en) Multilayer chip EMI removal filter
KR100293307B1 (en) Multilayer Ferrite Inductor and Manufacturing Method
JP2909122B2 (en) Laminated composite parts
JPH0447950Y2 (en)
JPS6119179B2 (en)
JP7635890B2 (en) Multilayer coil parts
JPS6031242Y2 (en) LC composite parts
JPH09199331A (en) Coil component and method of manufacturing the same
JPH0963845A (en) Laminated component and manufacturing method thereof
JPH08236409A (en) Laminated composite part and manufacturing method thereof
JPH05315138A (en) Lc composite electronic component
JPH03225905A (en) Multilayer composite parts and manufacture thereof
JPH0669039A (en) Laminated ceramic electronic component and its manufacture
JPS6137767B2 (en)