JPS5914056A - Device for testing system function - Google Patents
Device for testing system functionInfo
- Publication number
- JPS5914056A JPS5914056A JP57123315A JP12331582A JPS5914056A JP S5914056 A JPS5914056 A JP S5914056A JP 57123315 A JP57123315 A JP 57123315A JP 12331582 A JP12331582 A JP 12331582A JP S5914056 A JPS5914056 A JP S5914056A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- computer
- simulator
- level computer
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/261—Functional testing by simulating additional hardware, e.g. fault simulation
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/273—Tester hardware, i.e. output processing circuits
- G06F11/2736—Tester hardware, i.e. output processing circuits using a dedicated service processor for test
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Testing And Monitoring For Control Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
発明の属する分野
この発明は上位計算機からの指令信号を受けて制御対象
に対し制御信号を送出する下位計算機を有するシステム
の機能試験に関するものである。DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a functional test of a system having a lower-level computer that receives command signals from a higher-level computer and sends control signals to a controlled object.
この場合の下位計算機はD D C(Direct D
igitalControl )コントローラとも称さ
れる。In this case, the lower computer is DDC (Direct D
It is also called a controller.
従来技術の構成とその動作
プラントの制御を行う場合にはプラントの各点から多種
類の状態信号を入力し、これらの状態信号を処理して制
御信号を出力するのであるが、このようなプラント制御
用計算機システムの機能試験を行うには、プラントの典
型的な動作を想定して、その動作のときに発生する事象
(イベント)をシミュレータによってスケジューリング
(scheduling、 、して発生してシステム
の機能試験を行っていfC8従来技術の欠点
しかし、上位計算機とその下位計算機としてのDDCコ
ントローラとを備えたシステムでは、上位計算機とDD
Cコントローラとの間の信号の授受が閉ループ的な構成
になっている場合がある。Configuration of conventional technology and its operation When controlling a plant, many types of status signals are input from each point of the plant, these status signals are processed, and control signals are output. To perform a functional test of a control computer system, a simulator is used to schedule events that occur during typical plant operations to determine the functionality of the system. Testing fC8 Disadvantages of the conventional technology However, in a system equipped with a host computer and a DDC controller as its lower-order computer, the host computer and the DD
In some cases, signals are exchanged with the C controller in a closed loop configuration.
たとえば、上位計算機の指令信号に基づいてDDCコン
トローラがA P C(Automatic Po5i
tionControl )等の制御動作を行う場合、
DDCコントローラから制御の完了信号が上位計算機に
入力されて、上位計算機が次の指令信号を出力するよう
なシーケンス制御システムでは事象を発生するシミュレ
ータを用いたのでは十分な機能試験を行うことができな
いという欠点があった。特に、APC制御がテーブルの
搬送を伴うような場合、上位計算機内の試験対象ソフト
ウェアをシミュレータだけで十分に試験することはでき
なかった。For example, a DDC controller performs APC (Automatic Po5i) based on a command signal from a host computer.
When performing control operations such as
In a sequence control system where a control completion signal is input from the DDC controller to the host computer, and the host computer outputs the next command signal, it is not possible to perform sufficient functional tests using a simulator that generates events. There was a drawback. Particularly, when APC control involves transporting a table, it has not been possible to sufficiently test the software to be tested in the host computer using a simulator alone.
本発明の目的
この発明は上述のような従来のものの欠点を除去するた
めになされたもので、上位計算機と下位のDDCコント
ローラとの間の信号の授受が閉ループ的な構成になって
いる制御システムに対し効率的なシステム機能試験を可
能にする試験装置を提供することを目的としている。Purpose of the Invention The present invention has been made to eliminate the drawbacks of the conventional ones as described above, and is a control system in which the transmission and reception of signals between a higher-level computer and a lower-level DDC controller has a closed-loop configuration. The purpose of this project is to provide test equipment that enables efficient system function testing.
本発明の構成 以下、図面についてこの発明の詳細な説明する。Configuration of the present invention Hereinafter, the present invention will be described in detail with reference to the drawings.
図面はこの発明の一実施例を示すブロック図で、図にお
いて(1)は上位計算機、(2)は下位コントローラ群
、(31は制御対象プラントである。下位コントローラ
群は複数のDDCコントローラ叫を含んでいるが、その
うちの1つだけを図示しである。(41は印字装置、(
5)はディスプレイ装置であり、+61 。The drawing is a block diagram showing an embodiment of the present invention. In the figure, (1) is a host computer, (2) is a group of lower controllers, and (31 is a plant to be controlled). (41 is a printing device; (41 is a printing device;
5) is a display device, +61.
+71 、181は上位計算機(1)内の部分で、(6
1はシステムソフトウェア、f7)U試験対象アプリケ
ーションソフトウェア、(8)は上位計算機側シミュレ
ータである。(9)は下位DDC側シミュレータで、こ
の明細書で単VCシミュレータというときはシミュレー
タ(9)を表すことにする。また圓〜α→はそれぞれ信
号を表し、住11はシミュレータ(9)で発生して上位
計算機(1)に入力する状態信号、0■はシミュレータ
(9)で発生してDDCコントローラ叫に入力する状態
信号、(1りはDDCコントローラ叫とシミュレータ(
9)に並列に入力される指令信号、α4はDDCコント
ローラ1101から上位計算機(1)に入力される完了
信号、αυUDDCコントローラ11αから制御対象プ
ラント(3)に出力される制御信号である。これらの信
号はデータウェイ装置等によって伝送される。+71 and 181 are the parts in the host computer (1), and (6
1 is system software, f7) U test target application software, and (8) is a simulator on the host computer side. (9) is a simulator on the lower DDC side, and when the single VC simulator is referred to in this specification, it refers to simulator (9). Also, 圓~α→represent signals, 11 is a status signal generated in the simulator (9) and input to the host computer (1), and 0■ is generated in the simulator (9) and input to the DDC controller signal. status signals, (one is the DDC controller signal and the simulator (
9), α4 is a completion signal input from the DDC controller 1101 to the host computer (1), and a control signal is output from the αυUDDC controller 11α to the controlled plant (3). These signals are transmitted by a dataway device or the like.
シミュレータ(9)ハ下位コントローラ群(2)中の1
台のDDCコントローラのハードウェアを利用して容易
に構成することができ、指令信号−に対応する制御信号
(至)が出力されたと想定した場合の制御対象プラント
(31の動作によシ出力される状態信号を模擬した信号
(111、Hを発生する。Simulator (9) 1 of lower controller group (2)
It can be easily configured using the hardware of a single DDC controller, and when it is assumed that the control signal corresponding to the command signal (-) is output, the control target plant (31) is output by the operation of Generates a signal (111, H) that simulates the state signal.
本発明の動作
図面に示すシステムの機能試験は実際のオンライン稼動
と同じ手順に従って実施される。Functional testing of the system shown in the operational drawings of the present invention is carried out according to the same procedure as in actual online operation.
すなわち、制御対象プラント(3)への起動タイミング
でシミュレータ+91とDDCコントローラα〔へ上位
計算機(1)から指令信号(13iが出力される。指令
信号OlとしてはたとえばAPCの設定指示やライン上
の材料の搬送指示等の信号がある。DDCコントローラ
叫は指令信号03を受けて制御対象プラント(3)に対
して制御信号0!19を出力する。指令信号0りがたと
えば材料の搬送を指示するものであると制御信号(ト)
によって制御対象プラント(31であるテーブルは駆動
されるけれども、材料の移動を伴、わない空の動きにす
る。That is, at the startup timing of the controlled plant (3), a command signal (13i) is output from the host computer (1) to the simulator +91 and DDC controller α. There are signals such as instructions to transport materials.The DDC controller receives command signal 03 and outputs control signal 0!19 to the controlled plant (3).For example, command signal 0 instructs transport of materials. control signal (g)
Although the table, which is the controlled plant (31), is driven, it is moved emptyly without moving the material.
シミュレータ(9)は指令信号0′5によってシミュレ
ーションを開始し、制御対象装置(3)上を材料が移動
している場合を模擬しその場合に各場所のセンサ等から
出力される状態信号0埠α埠を上位計算機11+ トD
D Cコントローラ叫に送出する。DDCコントロー
ラ(lIはこの状態信号0埠に基づき、制御アルゴリズ
ムに従って制御信号(ハ)を出力しかつ制御シーケンス
の完了信号C14を上位計算機(1)へ送出する。The simulator (9) starts the simulation with the command signal 0'5, and simulates the case where the material is moving on the controlled device (3). αBu upper level computer 11+ ToD
Send to the DC controller. The DDC controller (lI) outputs a control signal (c) according to the control algorithm based on this status signal 0, and sends a control sequence completion signal C14 to the host computer (1).
上位計算機(1)は状態信号(11)及び完了信号(1
4に従って、新たな指令信号(131をシミュレータ(
9)及びDDCコントローラ叫に対して出力する。The host computer (1) sends a status signal (11) and a completion signal (1
4, the new command signal (131) is sent to the simulator (
9) and output to the DDC controller.
機能試験の結果は制御対象プラント(3)の動き又は印
字装置(41あるいはディスプレイ装置(61によって
確認される。The results of the functional test are confirmed by the movement of the plant to be controlled (3) or by the printing device (41) or display device (61).
発明の他の実施例
場合によっては下位DDC側シミュレータ(9)をサポ
ートする形で上位計算機(1)内に上位計算機側シミュ
レータ(8:を組み込むことも可能である。Other Embodiments of the Invention In some cases, it is possible to incorporate the upper computer side simulator (8:) into the upper computer (1) in a manner that supports the lower DDC side simulator (9).
本発明の効果
以上のようにこの発明によれば上位計算機と下位のDD
Cコントローラの間の信号の授受が閉ループ的な構成に
なっている場合にも状態信号を模擬して発生するシミュ
レータを組み込むことによって、オンラインに近い形で
の機能試験を効率的に行うことができる。Effects of the present invention As described above, according to the present invention, the upper computer and the lower DD
By incorporating a simulator that simulates and generates status signals even when the signal transmission and reception between the C controllers is in a closed-loop configuration, it is possible to efficiently conduct functional tests in a form close to online. .
図面はこの発明の一実施例を示すブロック図である。
(1)・・・上位計算機、(3)・・・制御対象プラン
ト、(9)・・・シミュレータ、1101 ・D D
Cニア :yトローラ、(+、11 、 (tl・・・
状態信号、0尋・・・指令信号、α→・・・完了信号、
(ハ)・・・制御信号。
代理人 葛 野 信 −The drawing is a block diagram showing an embodiment of the present invention. (1)...Host computer, (3)...Controlled plant, (9)...Simulator, 1101 ・D D
C near: y troller, (+, 11, (tl...
Status signal, 0 fathom...command signal, α→...completion signal,
(c)...Control signal. Agent Shin Kuzuno −
Claims (1)
信号を送出する下位計算機を有するシステムの機能を試
験するシステム機能試験装置において、上記上位計算機
から上記下位計算機に入力される指令信号が並列に入力
されるシミュレータと、上記指令信号に対応する制御信
号が制御対象に出力されたと想定したとき制御対象から
出力される状態信号を上記シミュレータにおいて模擬し
て発生し、この模擬して発生した状態信号を上記下位計
算機と上記上位計算機とへ送出する手段と、上記模擬し
て発生した状態信号に関連して上記下位計算機において
上記指令信号に対応する制御が完了したことを示す制御
完了信号を上記下位計算機から上記上位計算機に送出す
る手段とを備えたことを特徴とするシステム機能試験装
置。In a system function test device that tests the function of a system having a lower-level computer that receives command signals from a higher-level computer and sends control signals to a controlled object, the command signals input from the higher-level computer to the lower-level computer are input in parallel. The input simulator and the state signal generated by simulating the state signal output from the controlled object when it is assumed that the control signal corresponding to the command signal is outputted to the controlled object in the above simulator, and the state signal generated by this simulation. to the lower-level computer and the higher-level computer; and means for transmitting a control completion signal indicating that the control corresponding to the command signal has been completed in the lower-level computer in relation to the simulated status signal. A system function testing device comprising: means for sending data from a computer to the host computer.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57123315A JPS5914056A (en) | 1982-07-15 | 1982-07-15 | Device for testing system function |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57123315A JPS5914056A (en) | 1982-07-15 | 1982-07-15 | Device for testing system function |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5914056A true JPS5914056A (en) | 1984-01-24 |
Family
ID=14857507
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57123315A Pending JPS5914056A (en) | 1982-07-15 | 1982-07-15 | Device for testing system function |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5914056A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61243540A (en) * | 1985-04-22 | 1986-10-29 | Yokogawa Electric Corp | Function inspecting system for distributed control system |
| US6184961B1 (en) | 1997-07-07 | 2001-02-06 | Lg Electronics Inc. | In-plane switching mode liquid crystal display device having opposite alignment directions for two adjacent domains |
| US6259502B1 (en) | 1997-07-12 | 2001-07-10 | Lg Electronics Inc. | In-plane switching mode liquid crystal display device having a common electrode on the passivation layer |
| US6549258B1 (en) | 1997-09-04 | 2003-04-15 | Lg. Philips Lcd Co., Ltd. | Hybrid switching mode liquid crystal display device |
-
1982
- 1982-07-15 JP JP57123315A patent/JPS5914056A/en active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61243540A (en) * | 1985-04-22 | 1986-10-29 | Yokogawa Electric Corp | Function inspecting system for distributed control system |
| US6184961B1 (en) | 1997-07-07 | 2001-02-06 | Lg Electronics Inc. | In-plane switching mode liquid crystal display device having opposite alignment directions for two adjacent domains |
| US6259502B1 (en) | 1997-07-12 | 2001-07-10 | Lg Electronics Inc. | In-plane switching mode liquid crystal display device having a common electrode on the passivation layer |
| US6384888B2 (en) | 1997-07-12 | 2002-05-07 | Lg Electronics Inc. | In-plane switching mode liquid crystal display device |
| US6741312B2 (en) | 1997-07-12 | 2004-05-25 | Lg Electronics Inc. | In-plane switching mode liquid crystal display device |
| US6549258B1 (en) | 1997-09-04 | 2003-04-15 | Lg. Philips Lcd Co., Ltd. | Hybrid switching mode liquid crystal display device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| AU1827088A (en) | A block diagram simulator | |
| US7778814B2 (en) | Method and device for simulating an automation system | |
| JPS5914056A (en) | Device for testing system function | |
| KR100686654B1 (en) | Reaction Force Control System of Simulation Device | |
| JPS61221900A (en) | Data transmission controller having simulation function | |
| JPS5472909A (en) | Recording method for program passing trace of electronic switchboard | |
| JPH06119010A (en) | Programmable controller device | |
| JPH06290187A (en) | Production line controller | |
| JPH04195306A (en) | Simulation device for production facility | |
| JPH0668697B2 (en) | Plant simulator device using tightly coupled data transmission device | |
| JPS5810206A (en) | Test device for process controller | |
| BACKES et al. | Telerobot control system(Patent) | |
| JPH11312186A (en) | System level simulation method, its device and machine-readable recording medium with program recorded therein | |
| KR19980044037A (en) | Crane control simulator and control method | |
| SU752389A1 (en) | Device for simulating n-dimensional isotropic vector | |
| JPS61166641A (en) | Program behavior analysis device | |
| JPH03223782A (en) | Simulation data generator | |
| JPS59208573A (en) | Simulator | |
| JPS58108992A (en) | Adjusting method for thyristor leonard board | |
| JPS5953583B2 (en) | switching device | |
| JPS5547522A (en) | Control system of input and output device | |
| JPS63150678A (en) | Simulation method by pseudo procedure | |
| JPH04342290A (en) | Simulator for plant equipment verification | |
| JPS61112211A (en) | Simulation method of control device for multiple facilities | |
| JPH05250072A (en) | System for initializing respective hardware at signal processor |