JPS592148A - ル−プ処理方式 - Google Patents
ル−プ処理方式Info
- Publication number
- JPS592148A JPS592148A JP11126382A JP11126382A JPS592148A JP S592148 A JPS592148 A JP S592148A JP 11126382 A JP11126382 A JP 11126382A JP 11126382 A JP11126382 A JP 11126382A JP S592148 A JPS592148 A JP S592148A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- word
- loop
- entry
- boundary position
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/32—Address formation of the next instruction, e.g. by incrementing the instruction counter
- G06F9/322—Address formation of the next instruction, e.g. by incrementing the instruction counter for non-sequential address
- G06F9/325—Address formation of the next instruction, e.g. by incrementing the instruction counter for non-sequential address for loops, e.g. loop detection or loop counter
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Executing Machine-Instructions (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（４）発明の技術分野
本発明は、ループ処理方式、特にプログラム中のループ
を構成する命令列の入口命令を主記憶装置上の語境界位
置に格納せしめると共に、当該格納を行うべくノー・オ
ペレーション命令を実行するようにしたループ処理方式
に関するものである。
を構成する命令列の入口命令を主記憶装置上の語境界位
置に格納せしめると共に、当該格納を行うべくノー・オ
ペレーション命令を実行するようにしたループ処理方式
に関するものである。
（Ｂ） 技術の背景と問題点
従来から、主記憶装置上には１語長命令の他に半語長命
令などが混在しているが、主記憶装置から命令をフェッ
チするに当っては、いわゆる語境界位置を先頭上する１
語単位で７エツチが行われる。このために上記半語長命
令などが混在していることに伴って、例えば１語長命令
の格納アドレスが上記語境界位置に位置していないこと
も生じ、このような場合には、例えば当該１語長命令を
含む２語分をフエ、ツチして（２回に分けてフェッチし
て）、整列処理を行って所望の１語長命令を抽出するよ
りにしている。
令などが混在しているが、主記憶装置から命令をフェッ
チするに当っては、いわゆる語境界位置を先頭上する１
語単位で７エツチが行われる。このために上記半語長命
令などが混在していることに伴って、例えば１語長命令
の格納アドレスが上記語境界位置に位置していないこと
も生じ、このような場合には、例えば当該１語長命令を
含む２語分をフエ、ツチして（２回に分けてフェッチし
て）、整列処理を行って所望の１語長命令を抽出するよ
りにしている。
このような整列処理を伴なうフェッチは例えば２τ程厩
の余分な時間を必要とするに止まるものであるが、例え
ばＦＯＲＴＲＡＮの如き科学技術計算向きの官給で記述
されたプログラムでは、一箇所ないしは数箇所程度のル
ープの処理に実行時間の大半を費やされることが多く、
これらループの処理を効率よく行わせることが重要にな
ってくる。
の余分な時間を必要とするに止まるものであるが、例え
ばＦＯＲＴＲＡＮの如き科学技術計算向きの官給で記述
されたプログラムでは、一箇所ないしは数箇所程度のル
ープの処理に実行時間の大半を費やされることが多く、
これらループの処理を効率よく行わせることが重要にな
ってくる。
（Ｃ１発明の目的と構成
本発明は上記の点を解決する１つの方策を提供すること
を目的としておシ１本発明のループ処理方式は、１語長
命令に混在して１語長以外の長さをもつ非１語長命令が
格納されている主記憶装置と該主記憶装置から上記命令
をフェッチして処理を進めるプロセッサとを有し、上記
主記憶装置が語境界位置を先頭とする１語分を転送する
よう構成されてなるデータ処理システムにおいて、ルー
プを構成する命令列のループ入口に位置する入口命令が
上記語境界位置に合わせられた格納アドレスに格納され
てなシ、かつ上記入口命令以前の命令と当該入口命令と
の間に当該入口命令の格納アドレスを上記語境界位置に
位置合わせするためのノー・オペレーション命令が挿入
され、上記ループを構成する命令列の上記入口命令が上
記語境界位置からフェッチされることを特徴としている
。
を目的としておシ１本発明のループ処理方式は、１語長
命令に混在して１語長以外の長さをもつ非１語長命令が
格納されている主記憶装置と該主記憶装置から上記命令
をフェッチして処理を進めるプロセッサとを有し、上記
主記憶装置が語境界位置を先頭とする１語分を転送する
よう構成されてなるデータ処理システムにおいて、ルー
プを構成する命令列のループ入口に位置する入口命令が
上記語境界位置に合わせられた格納アドレスに格納され
てなシ、かつ上記入口命令以前の命令と当該入口命令と
の間に当該入口命令の格納アドレスを上記語境界位置に
位置合わせするためのノー・オペレーション命令が挿入
され、上記ループを構成する命令列の上記入口命令が上
記語境界位置からフェッチされることを特徴としている
。
以下図面を参照しつつ説明する。
（ＤＪ 発明の実施例
第１図は本発明にいう語境界の意味する所を説明する説
明図、第２図は本発明の一実施例の要部を説明する説明
図を示している。
明図、第２図は本発明の一実施例の要部を説明する説明
図を示している。
第１図において、１は主記憶装置、２はプロセッサ、３
は整列処理機能部を表わしている。図示の場合、１語４
バイトとして示されておシ、主記憶装置１のアドレスの
下位２ビツトが「００」を示す位置が本発明にいう語境
界位置に対応している。そして、主記憶装置１から命令
がフェッチされる場合には、上記語境界位置を先頭とす
る４バイト分（即ち１語分）が１度にプロモツプ２側へ
転送される。
は整列処理機能部を表わしている。図示の場合、１語４
バイトとして示されておシ、主記憶装置１のアドレスの
下位２ビツトが「００」を示す位置が本発明にいう語境
界位置に対応している。そして、主記憶装置１から命令
がフェッチされる場合には、上記語境界位置を先頭とす
る４バイト分（即ち１語分）が１度にプロモツプ２側へ
転送される。
このために、図示符号４に示す１語長命令の如く５語境
界位置からの４バイトとして格納されていれば、１回の
フェッチによって所望とするＩＭ長命令全体ｆ取込むこ
とができる。しかし、図示符号５に示す１語長命令の如
く１語境界位置でない位置からの４バイトとして格納さ
れているような場合には、最初の１ ［ｉ！分の７エツ
チによって当該命令５の前半を取込み、次の１胎分の７
エツチによって当該命令５の後半を取込むようになり、
整列処理機能部３によって整列を行うことが必要となる
。
界位置からの４バイトとして格納されていれば、１回の
フェッチによって所望とするＩＭ長命令全体ｆ取込むこ
とができる。しかし、図示符号５に示す１語長命令の如
く１語境界位置でない位置からの４バイトとして格納さ
れているような場合には、最初の１ ［ｉ！分の７エツ
チによって当該命令５の前半を取込み、次の１胎分の７
エツチによって当該命令５の後半を取込むようになり、
整列処理機能部３によって整列を行うことが必要となる
。
上記「技術の背景と問題点」の欄に述べた如く、上記整
列処理を行う必要がある形で、ループの入口命令が位置
していると、ループが繰返される都度、上記整列処理が
必要となり、全体の処理に大きく影響することが生じる
。
列処理を行う必要がある形で、ループの入口命令が位置
していると、ループが繰返される都度、上記整列処理が
必要となり、全体の処理に大きく影響することが生じる
。
このために１本発明の場合には、図示符号５の如き形で
ループの入口命令が位置する場合には、当該入口命令を
図示符号６として示す如く語境界位置に位置せしめ、こ
の償いのために図示符号７とし°Ｃ示す如き非１語長命
令のノー・オペレーション命令を介在せしめるようにし
ている。勿論、当該ノー・オペレーション命令は、ルー
プの入口命令の直前に鰺〈必要はない。
ループの入口命令が位置する場合には、当該入口命令を
図示符号６として示す如く語境界位置に位置せしめ、こ
の償いのために図示符号７とし°Ｃ示す如き非１語長命
令のノー・オペレーション命令を介在せしめるようにし
ている。勿論、当該ノー・オペレーション命令は、ルー
プの入口命令の直前に鰺〈必要はない。
このようにすることによって、ノー会オペレーション命
令の実行に伴う時間的ロスは存在するが、ループ処理の
都度上述の整列が行われることがなくなシ、全体として
効率が良くなる。第２図はこの点を説明している。
令の実行に伴う時間的ロスは存在するが、ループ処理の
都度上述の整列が行われることがなくなシ、全体として
効率が良くなる。第２図はこの点を説明している。
即ち、今第２図囚図示は、
Ａ （Ｉ）なＡ （Ｉ） 十Ｂ （Ｉ）なる演算を工が
値「１」から値ｒＮＪとなるまで繰返し実行するという
ＤＯループの場合を示している。第２図（Ｂｌはループ
の入口命令（Ｉ、Ｅ ） Ｋついて語境界に対する配慮
を行っていない場合を示しておシ、第２図（Ｃ１は本発
明による実施例態様を示している。そして両者は夫々第
２図（４）のＤＯループを実行せしめるプログラムであ
る。
値「１」から値ｒＮＪとなるまで繰返し実行するという
ＤＯループの場合を示している。第２図（Ｂｌはループ
の入口命令（Ｉ、Ｅ ） Ｋついて語境界に対する配慮
を行っていない場合を示しておシ、第２図（Ｃ１は本発
明による実施例態様を示している。そして両者は夫々第
２図（４）のＤＯループを実行せしめるプログラムであ
る。
第２図（Ｂ） （Ｃ１において、ｒバイト」とある欄は
夫々の命令のバイト長をちなみに示したものであり、「
位置」とある欄は主記憶装＃１上のバイト位置ｒ ｏｏ
Ｊ 、 ｒ ｏＩＪ 、 ｒ ｔｏ Ｊ 、 ｒ １
１ Ｊをちなみに示したものであシ、「アドレス」とあ
る欄は主記憶装＃１士のアドレスを示している。
夫々の命令のバイト長をちなみに示したものであり、「
位置」とある欄は主記憶装＃１上のバイト位置ｒ ｏｏ
Ｊ 、 ｒ ｏＩＪ 、 ｒ ｔｏ Ｊ 、 ｒ １
１ Ｊをちなみに示したものであシ、「アドレス」とあ
る欄は主記憶装＃１士のアドレスを示している。
第２図（Ｂｌ （Ｃ１図示の場合、図示命令（Ｌｌが第
１図図示符号５の１語長命令の如く格納される形となっ
ている。ぞして、第２図（Ｂ１図示の場合、命令（Ｌ）
はバイト位ｔｉ＆ｒｌＯＪからの４バイト分に格納され
ている。このために上述の整列が必要となる。これに苅
して第２図（Ｃ）図示の場合、半語長のノー・オペレー
ション命令ｒ ＢＣＲＯ，ＯＪが間挿せしめられており
、入口命令である命令（Ｌ）は語境界位置からの４バイ
ト分に格納される形となる。
１図図示符号５の１語長命令の如く格納される形となっ
ている。ぞして、第２図（Ｂ１図示の場合、命令（Ｌ）
はバイト位ｔｉ＆ｒｌＯＪからの４バイト分に格納され
ている。このために上述の整列が必要となる。これに苅
して第２図（Ｃ）図示の場合、半語長のノー・オペレー
ション命令ｒ ＢＣＲＯ，ＯＪが間挿せしめられており
、入口命令である命令（Ｌ）は語境界位置からの４バイ
ト分に格納される形となる。
なお、上記ノー・オペレーション命令の挿入は、コンパ
イラにおいて目的プログラムの最適化を図る隙ｌｌＣｓ
人口命令のアドレスを詞べて、必要に応じて行わせるよ
うにすれば足シる。
イラにおいて目的プログラムの最適化を図る隙ｌｌＣｓ
人口命令のアドレスを詞べて、必要に応じて行わせるよ
うにすれば足シる。
（Ｈ） 発明の詳細
な説明した如く１本発明によれば、ループの発生幅広整
列処理を行うという如き不都合がなくなり、全体として
の処理時間に犬きく功献する。
列処理を行うという如き不都合がなくなり、全体として
の処理時間に犬きく功献する。
第１図は本発明にいう語境界の意味する所を説明する説
明図、第２図は本発明の一実施例の要部を説明する説明
図を示している。 図中、１は主記憶装置、２はプロセッサ、３は整列処理
機能部を表わす。 特許出願人 富士通株式会社
明図、第２図は本発明の一実施例の要部を説明する説明
図を示している。 図中、１は主記憶装置、２はプロセッサ、３は整列処理
機能部を表わす。 特許出願人 富士通株式会社
Claims (1)
- １語長命令に・混在して１語長以外の長さをもつ非１語
長命令が格納されている主記憶装置と核上・ 記憶装
置から上記命令をフェッチして処理を進めるプロセッサ
とを有し、上記主記憶装置が語境界位置を先頭とする１
語分を転送するよう構成されてなるデータ処理システム
において、ループを構成する命令列のループ入口に位置
する入口命令が上記語境界位置に合わせられた格納アド
レスに格納されてなシ、かつ上記入口命令以前の命令と
当該入口命令との間に当該入口命令の格納アドレスを上
記語境界位置に位置合わせするためのノー・オペレーシ
ョン命令が挿入され、上記ループを構成する命令列の上
記入口命令が上記語境界位置からフェッチされることを
特徴とするループ処理方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11126382A JPS592148A (ja) | 1982-06-28 | 1982-06-28 | ル−プ処理方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11126382A JPS592148A (ja) | 1982-06-28 | 1982-06-28 | ル−プ処理方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS592148A true JPS592148A (ja) | 1984-01-07 |
Family
ID=14556761
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11126382A Pending JPS592148A (ja) | 1982-06-28 | 1982-06-28 | ル−プ処理方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS592148A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5034727A (en) * | 1988-11-25 | 1991-07-23 | Fuji Jukogyo Kabushiki Kaisha | Monitor system for a connection of a connector in an electric system of a motor vehicle |
| JPH0784781A (ja) * | 1993-09-13 | 1995-03-31 | Nec Corp | 情報処理装置 |
| WO2006006613A1 (en) * | 2004-07-08 | 2006-01-19 | Sony Computer Entertainment Inc. | Methods and apparatus for updating of a branch history table |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58172756A (ja) * | 1982-04-02 | 1983-10-11 | Hitachi Ltd | 分岐先命令アドレスの倍語長境界合わせ方式 |
-
1982
- 1982-06-28 JP JP11126382A patent/JPS592148A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58172756A (ja) * | 1982-04-02 | 1983-10-11 | Hitachi Ltd | 分岐先命令アドレスの倍語長境界合わせ方式 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5034727A (en) * | 1988-11-25 | 1991-07-23 | Fuji Jukogyo Kabushiki Kaisha | Monitor system for a connection of a connector in an electric system of a motor vehicle |
| JPH0784781A (ja) * | 1993-09-13 | 1995-03-31 | Nec Corp | 情報処理装置 |
| WO2006006613A1 (en) * | 2004-07-08 | 2006-01-19 | Sony Computer Entertainment Inc. | Methods and apparatus for updating of a branch history table |
| US7500088B2 (en) | 2004-07-08 | 2009-03-03 | Sony Computer Entertainment Inc. | Methods and apparatus for updating of a branch history table |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6889318B1 (en) | Instruction fusion for digital signal processor | |
| EP0438961A2 (en) | Hardware data string operation controller | |
| EP0220682B1 (en) | Data processing system | |
| JP2806359B2 (ja) | 命令処理方法及び命令処理装置 | |
| US7546442B1 (en) | Fixed length memory to memory arithmetic and architecture for direct memory access using fixed length instructions | |
| JPH063584B2 (ja) | 情報処理装置 | |
| US4541047A (en) | Pipelined data processing system | |
| KR20060103965A (ko) | 단일명령 복수데이터 관리를 위한 방법 및 컴퓨터 프로그램 | |
| JPS592148A (ja) | ル−プ処理方式 | |
| EP0150506B1 (en) | Instruction processor | |
| US5121474A (en) | Bit string data processor using dynamically addressable bit locations in memory so overlapping strings do not destroy data in memory | |
| US5819081A (en) | Method of executing a branch instruction of jumping to a subroutine in a pipeline control system | |
| US4977497A (en) | Data processor | |
| JPS6116335A (ja) | 情報処理装置 | |
| JPS5890247A (ja) | 情報処理装置のパイプライン制御方式 | |
| US4812974A (en) | Data processing apparatus for processing list vector instructions | |
| JP2772100B2 (ja) | 並列命令フェッチ機構 | |
| JPS6116112B2 (ja) | ||
| JPS595354A (ja) | デ−タ処理装置 | |
| EP0211487A1 (en) | Conditional operations in computers | |
| JPS60117335A (ja) | 情報処理装置 | |
| JPS63163634A (ja) | 命令フエツチ方式 | |
| JPH0816392A (ja) | コンピュータシステム、コンピュータシステム動作方法、及びコンピュータ命令シーケンス実行方法 | |
| JPS6149695B2 (ja) | ||
| JPS6116111B2 (ja) |