JPS6035795A - 信号のピツチ変換器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈発明の分野〉 本発明は信号のピッチ変換器に関するもので録音の高速
１１ｆ生成いは音楽録音における褐生音の音程調節等に
使用するものである。

〈従来技術〉 従来のピッチ変換器は第１図（ａｌ示のように入力信号
ａを帯域制限するだめのロー・パス・フィルター（Ｌ−
Ｐ＝Ｆ）１を通し、そのロー・パス・フィルター１の出
力のアナログ信号すをＡ／Ｄ変換器２でディジタル信号
Ｃ，に変換し、この〜巾変換器２の出力ディジタル信号
Ｃ１をランダム・アクセス・メモリ（以後ＲＡＭと称す
）３に一時貯え、そしてそのＲＡＭ３から出力されるデ
ィジタル信号Ｃ７をＤ／。

変換器４でアナログ信号ｄに変換し、そのアナログ信号
ｄの必要な信号成分ｅのみをロー・パス・フィルター（
Ｌ−１＞−Ｆ　）　８で取り出して出力している。なお
図中６は上記ディジタル信号Ｃ３をＲＡＭ３へｖ西込む
時の、ＲＡＭ３のアドレスを指定する書き込みアドレス
カウンタ、７は上記ディジタル信号Ｃ７を出力するため
読み出しアドレスを指定する読み出しアドレスカウンタ
である。第１図における霜き込みアドレスカウンタ６の
クロック周波数をｆＷ１読み出しアドレスカウンタ７の
クロック周波数をｆＲとすると第１図（ｂ）、（イ）示
のＶＤ変換器２のサンプリングタイムｔ、は当然書き込
みのクロック周波数ｆｗに相等するものでｊ＋＝　ｆ、
であり、まだこれが第１図（ｂ）（ロ）示のｊ、＝Ｌ−
のタイムでＤ／、変換器４に読み出されていく。したが
って周波数ｆｗとｆＲの相対周波数を変えることによシ
ビッチ変換が行なわれ、入力信号ａの周波数はり４□倍
されて出力される。例えば書き込み用のクロックの周波
数ｆｗを６３にヘルツとし、読み出し用のクロックの周
波数ｆＲを４．４　Ｋヘルツから８０にヘルツまで可変
とすればそのピッチを１オクターブの範囲で調節するこ
とができるうこのようなピッチ変換器ではＲＡＭ　ａ上
において書き込みアドレスと読み出しアドレスが互いに
追い越したシ追い越されたシするので、その時信号の接
続点において不連続が生じ、クリックノイズが発生する
欠点がある。このクリックノイズの発生を防止するため
例えば特開昭５６−１２６８９８号公報のような信号の
レベルが「０」の場所で接続を行なうようにした「ゼロ
クロス法」が提案さ扛た。

この従来例は読み出しアドレス速度を一定とし、読み出
しアドレス速度に対して■き込みアドレス速度を変える
ことによりピンチ変換を行なっており、書き込みアドレ
スと読み出しアドレスの差がある範囲になったら書き込
みアドレスが読み出しアドレスを追い越したり追い越さ
れたりする前に、書き込みアドレスをゼロクロスの場所
Ｐ（第１図（ｂ）（イ））で止め、書き込みアドレスと
読み出しアドレスがある程度離れたら再び書き込みアド
レスをスタートさせる。すなわち省き込みアドレスをゼ
ロクロスでスタート・ストラグさせ、書き込みアドレス
を間歇的に増加させるようにしたものである。

一般に肖き込みアドレス周波数をｆＷ　１抗み出しアド
レス周波数をｆｎとし、ル猜ｌの容量をＮとして、宵き
込みアドレスを随時周波数ｆｗで動がし、捷だ当然のこ
とながら読み出しアドレスもｆＲの周波数で随時動かし
た場合、ｆＷとｆ、の差によって生である。而して上記
の従来例のように書き込みアドレスを一時とめながら間
歇的に書き込みアドレスを増加させ、不連続点をゼロク
ロスで補うと、１秒間あたシの不連続点をゼロクロスで
補う回数ロスで補うといっても、当然その補う回数は少
な呼方がよくつまり１秒間に発生する不連続点の最次に
出力信号ｅの周波数をｆ。ｕｔｓ入カ信号ａｆ＆　１６
　ｒＵＩ　１１　の糾仙もシバ−ハユ・？Ｉ廂−謙　リ
　・・　ｈことでもある。寸だ読み出しアドレスの周波
数ｆＲは、％変換器が変換時間暑□の性能が必要である
ということである。例えばここで従来例のように読み出
しアドレス周波数ｆＲを一定として、出カイば号周１１
１Ｌ数ｆｏｕｔを入力信号周波数ｆｉｎＯ体にしとなり
、ｊ’Ｊき込みアドレス周波数を読み出しアドレス周波
数の２倍にせねばならず〜を変換器２が％変換Ｈ口より
２倍高速なものが必要となる。

この」、うに従来例によるピッチ変換器だと（１）不連
続点をゼロクロスで補う回数が前記求しなければならな
い。

という欠点があった。

〈発明の１・１的〉 本発明はかかる従来のものの欠点を除去するためになさ
れたもので゛、上記欠点（１１）を除去するために１き
込みアドレスを一定とし、その書き込みアツチ変換を行
なう。また上記欠点（１）を除去するために読み出しア
ドレスが書き込みアドレスを追い越すときまだは追い越
されるときに、読み出しアドレスと■゛き込みアドレス
が一致する場所、いいかえれば不連続点の場所の前後に
おいてその場所に一番近い信号のゼロクロスで読み出し
アドレスがジャンプするようにし、読み出しアドレスに
おいて不連続点をゼロクロスで補う回数をできる限り最
小になるように抑えたものである。

〈実施例〉 以下この発明の一実施例を第２図について説明する。

第２図において１０はアナログ（Ｍ号すをディジタル信
号Ｃｌに変換すへ変換器で、その出力侶号自を書き込み
アドレスカウンタ１９の出力に従って随時ＲＡＭ　１２
に書き込む。なおこのＲＡＭ１２はアナログ入力信号す
の最低周波数を少なくとも１サイクル以上を書き込む容
量を有するものとする。そしてこのＲＡＭ１２に宵き込
まれたデータは読み出しアドレスカウンタかに従って随
時ＲＡＭ１．２から出力信号１４に書き込まれる。ＲＡ
Ｍ１２或いは［４の出力信号Ｃ７或いはＣ８はマルチプ
レクサＩ５により切換えられて、そのいづれか一方が態
率換器１６に入力されるっ本発明では書き込みアドレス
ＷＡの周波数ｆｗを一定にする。第１図（ｂ）　（ハ）
示のように出力周波数ｆｏｕｔを入力周波数ｆｉｎの２
倍にするときは読み出しアドレスＲＡの周波数ｆＲが書
き込みアドレスＷＡの周波数ｆｗの２倍にし、また第１
図（ｂ）（ロ）示のように出力周波数ｆ。ｕｔを入力周
波数ｆｉｎの半分にするときには周波数ｆＲを周波１３
１．ｆｗの半分にする。すなわちｍｌみ出しアドレスｌ
１ｔＡの周波数ｆＲすなわち速度は青き込みアドレスＷ
Ａの周波数ｆｗすなわち速度より速いか遅いかで、第１
図（ｂ）（ハ）示のように速い場合は読み出しアドレス
ＲＡは書き込みアドレスＷＡを追い越し、また第１図（
ｂ）（ロ）示のように遅い場合は追い越−される。

本発明ではこの追い越す場所或いは追い越される場所の
前後においてその場所に一番近いデータ信号Ｃ２のゼロ
クロスの点Ｐで読み出しアドレスを一周期前のデータ信
号Ｃ８のゼロクロスの点へ或いはその逆にジャンプさせ
る。

読み出しアドレスＲＡが書き込みアドレスＷＡに追いつ
く直前或いは追い越される直前のゼロクロスの場所を検
出する必要がある。そのためにまず％変換器１０の出力
データ信号ｃ１のゼロクロス時のアドレスｔをゼロクロ
ス検出器Ａｌｌで検出する。例えばその出力データが２
の補数表現の場合、ＭＳＢ　（最上位ビット）のビット
が０→１（寸たは１→０）へ変化するときを検出すれば
よい。そしてそのゼロクロスが検出さｉするたびにその
ときの書き込みアドレスカウンタ１９の出力、すなわチ
書き込みアドレスをラッチ回路Ａ１８がラッチ（アドレ
スｔを記憶）する。つまりここのラッチ回路Ａ１８の出
力がいつも省き込みアドレスに一番近いゼロクロスのア
ドレスとなるわけである。そしてそのランチ出力と読み
出しアドレスカウンタ２ｏ出力とが一致検出器Ａ２４で
一致検出される時が読み出しアドレスのジ゛ヤンプ時で
ある。この動作を第３図を用いて説明する。第３図示の
合弁をＲＡＩ’ｖ’ｌ　］、２のアドレスの一部分とし
、書き込みアドレスＷＡ　。

読み出しアドレスＲＡともそれぞれ周波数ｆｗ、ｆＩｌ
で左へ進んでいるものとする。Ｘ点の所が岩き込みアド
レスＷＡに一番近いゼロクロス点とする。

つ凍り読み出しアドレスＲＡがそのゼロクロス点Ｘへ近
づいてきて、耽み出しアドレスＲＡがＸ点のアドレスに
一致したら読み出しアドレスＲＡをジャンプさせる。

次にこの読み出しアドレスＲＡのジャンプ先を見つりる
ためにここでもう一つの一周期前のデータを記憶するデ
ータ退避用ＲＡＭ１４を用いる。（第２図）このＲＡＭ
１４はＲＡＭ＋２と同じ各階をもった［ｔＡＭである。

上記ＲＡＭ１２は書き込みアドレスカウンタ１１）で指
定されたアドレスに随時％変換器１゜のＩＪｊ力を冑き
込んでいるが、その書き込むアドレスに以前人っていた
データ、つまりそのアドレスの一周期前に入っていたデ
ータはデータ退避用ＲＡＭ１４に居き込み、随時退避さ
せる。すなわち第４図に示すようにＲＡＭ＋２には書き
込みアドレスＷＡの矢印の所に既に書き込まれていたデ
ータＡ’　、Ｂ’　。

Ｃ′・・・・・の代りに佑変換器１０の出力データＡ、
Ｂ。

Ｃ・・・・・・を新たに書き込むとすると第４図（ａ）
示のようにその前にそこのアドレスに入っていたデータ
Ａ′をまずＲＡＩｖ１１２から読み出し、そのデータＡ
′をデータ退避用ＲＡＭ１４へ書き込む。その後第４図
（ｂ）示のようにＲＡＭ１２に％変換器１０の出力デー
タＡを書き込む。以下同様にしてデータＢ／　、　ｃｌ
・・・・・・Ｆ　Ｂ　ＩＣ・・・・・・ともそれぞれの
ＲＡＭ１４　、１２へ書き込まれる。

ここで第４図（ｂ）において○印のデータとデータＡと
の信号の流れは不連続となっているがＯ印のデータとデ
ータＡ′は連続したデータとなっている。

ＲＮＪＬ　１２からデータ退避用Ｒ＃ＶＩ　１４へ随時
後される一周期前のデータに対してもセロクロス検出器
Ｂ１３によりゼロクロス検出を行い、このゼロクロス時
のアドレスｉをラッチ回路Ｂ２１でその省き込みアドレ
スをランチ（アドレスｉを記憶）する。

以上のように上記ＲＡＭ、Ｉ２とデータ退避用Ｙ屯ＡＭ
　１４に入力されるデータにおいてその書き込みアドレ
スに一番近いゼロクロス点のアドレスが随時ラッチ回路
Ａ　！＋ｌｊいはＢ、１８或いは２１に夫々アドレスを
又はＩとして記憶さ扛ており、この一方が読み出しアト
ｌメスのジャンプするｉｌ’ｌｈ他方がジャンプ先とな
る。

なおこのジャンプする場所とジャンプ先との関係は読み
出しアドレスＲＡの速度が書き込みアドレスＷＡの速度
より速い場合と遅い場合とでは反対になる。

上記？ｔ（、み出しアドレス信号Ａがランチ回路Ａ或い
はＢ、１Ｂ或いは２１の記憶アドレスＬ又はｉと一致し
たときが読み出しアドレスがジャンプするときである。

乙のとき一致検出回路Ａ或いはＣ，２４或いは２６より
一致検出信号ｆ或いはｋが制御ブロック２７に送られ、
制御ブロック２７は読み出しアドレスカウンタ２０と、
マルチプレクサＢ２２に制御信号り、　、　ｈ、を送υ
、読み出しアドレスＲＡをランチ回路Ａ或いはＢ　、　
１８或いは２Ｊの記憶値にジャンプさせる。この制御ブ
ロック２７はこのジャンプ時に信号ｇによりマルチプレ
クサＣ１５を制御する。捷たこの制御ブロック２７は読
み出しアドレスＲＡが書き込みアドレスＷＡと同じとき
（追い越し時或いは追い越され時）、信号ｇによりマル
チプレクサリ′Ｃ１５を制御する。

なお検出器２３はｆｕ＞ｆｗかｆｗ＞ｆｕ　かの検出を
行ない、その信号ｍで制御ブロック谷を制御し、制御ブ
ロック２７はそれに応じた流れで制御を変更する。

〈実施例の作用〉 次にこの装置の動作を第５図につき説明する。

令弟１図（ｂ）（ハ）示のようにｆｗ＜ｆＲの場合（ピ
ンチを上げる場合）を直切する。このときには読み出し
アドレスＲＡの速度が書き込みアドレスＷＡの速匹よシ
速いので第５図集線で示すように読み出しアドレスＲＡ
が書き込みアドレスＷＡを追い越す。なお第５図ではｙ
）き込みアドレスＷＡを静止しているものとして示し、
読み出しアドレスＲＡの相対運動のみを実線で示す。

先ず読み出しアドレスＲＡがＲＡｔＶ［１２のゼロクロ
スＸの場所■にくると（ＲＡ＝４）一致検出器Ａ２４よ
り信号ｆが出て、制御ブロック２７は信号ｇによりマル
チプレクサＣ１５を作動し、このマルチプレクサＣ１５
はｌＺＡＭ１２の信号ｃ２を切り、ＲＡＭＩ４の信号ｃ
ｓｔ”／変換器１６に送る。−力制御ブロック２７は信
号ｂＩ、　ｈ、により読み出しアドレスカウンタか及び
マルチプレクサＢ２２を作動し、ランチ回路Ｂ２１に記
憶されているＲＡＭ　１４のゼロクロスＸの場所■のア
ドレス信号ｌを読み出し、アドレスカウンタ２０に送り
、このアドレス信号ｉはマルチプレクサＡ１７を通して
ＲＡＭ　１４に送られる。したがって読み出しアドレス
ＲＡはＲＡＭ１２のゼロクロスＸの場所■からＲＡＭ　
１４のゼロクロスＸの場ｎ［■にジャンプしくｔ−ｉ）
、ＲＡＩＶＩＩ４の信号Ｃ９が鬼変換器Ｉ６に送られて
再生される。

かくして読み出しアドレスＲＡが肖き込みアドレスＷＡ
に追いつくと（ＲＡ　＝ＷＡ）一致検出器Ｂ２５より信
相ｊが出て、制御ブロック２７は信号ｇでマ変換器１６
に送る。したがって読み出しアドレスＲＡは信号の読み
出しを攬ＶＪ１４の場所■から沿面１２の場所■に移し
元の状態に戻る。

次に第１図（ｂ）（ロ）示のようにｆｗ＞ｆＲの場合（
ピッチを下げる場合）を説明する。この時には読み出し
アドレスＲＡの速度が書き込みアドレスＷＡの速度より
遅いので第５図点線で示すように読み出しアドレスＲＡ
が古き込みアドレスＷＡに追い越される。なお第５図で
は書き込みアドレスＷＡを静止しているものとして示し
、読み出しアドレスＲＡの相対運動のみを点線で示す。

先ず読み出しアドレスＲＡがＲＡＭ　１．２の場所■で
書き込みアドレスＷＡに追い越さ牡ると（ＲＡ　＝　Ｗ
Ａ　）、一致検出器Ｂ２５より信号ｊが出て、制御ブロ
ック２７は信号ｇによりマルチプレクサＣ１５を作動し
、このマルチプレクサＣ１５はＲＡＭ１．２の信号Ｃ！
を切９、ｌＢＭ１４の信号Ｃ３をＤ４変換器１６に送る
。したがって読み出しアドレスＲＡは信号の読み出しを
部■１２の場所■からＲＡＭ１４の場所■に移す。

かくしてｍみ出しアドレスＲＡがＲＡＭ１４のゼロクロ
スＸの場所■にくると（ＲＡ＝ｉ）、一致検出器Ｃ２６
よシ信号ｋが出て、制御ブロック２７は信号ｇによりマ
ルチプレクサＣ１５を作動し、このマルチプレクサＣ］
、５はＲＡＭ１．４の信号Ｃ３を切り、ＲＡＭＩ２の信
号Ｃ，を％変換器１６に送る。−力制御ブロック２７は
イｄ号り、　、　ｈ、によりＵｔみ出しアドレスカウン
タ２０及びマルチプレクサｌ３２２を作動し、ラッチ回
路Ａ１１（ｉｆこ記ｉｔ’ｘされている１ひＭ４２のゼ
ロクロスＸの４Ｓ　Ｐｈｒ（、’ｉ、＋の〕′ドレス信
号ｔを読み出し、アドレスカウンタ２ｔｌ　Ｉ／Ｃ送り
、このアドレス信号ｔ　ｔｄ　マルｆプレク′すＡ、＋
７を通してＲＡＩＶ１１２に送られる。したがって読み
出しアドレスＲＡは心頭１４のゼロクロスＸの場所■か
らＲＡＭ１２のゼロクロスＸの場所■にジャンプしくｉ
−＋ｔ）、ＲＡｉｖＩ　１２の信号Ｃ７が％変換器１６
に送られて再生されるものである。

なお上記実施例では第２図のＲＡＩ！Ｉ　１２の入力側
と出力倶ｊの両方にゼロクロス検出器Ａ或いはＢ、１１
或いは１：つを用いているが、一方のゼロクロス検出器
Ａｌｌでゼロクロスが検出されるたびにｒｌＪをＲＡＩ
＋〆１１２の所定の位置に書き込み、読み出すときにデ
ータとともにそれも読み出し、その読み出され、た信号
を利用して出力１′Ｉｌｊでゼロクロス検出をすること
ができるので出力側のゼロクロス検出器８１．３を省略
するととがＥｉＪ能である。ただしこの場合１１’ｔＡ
Ｍ１２の容量はＮＸ（Ｍ＋１）ピット必要である。（Ｍ
はデータの量子化ピント数） 〈発明の効果〉 以上のように本発明では書き込みアドレスを一定速度と
しているのでへも変換器に高速性を要しないと共に書き
込みアドレスに対して読み出しアドレス速度をかえるこ
とによってピッチ変換を行ない、読み出しアドレスが書
き込みアドレスを追い越すときまたけ追い越されるとき
において読与出しアドレスと書き込みアドレスとが一致
する場所の前後でかつその場所に一番近い信号のゼロク
ロスで読み出しアドレスをジャンプさせているので、ピ
ンチ変換操作によシ必然的に生じる不連続点の回数をで
きる限り最小に抑えることができ、鋪此の艮好なピッチ
変換信号を得ることができるものである。

【図面の簡単な説明】

第１図（ａ）は一般的なピッチ変換器の簡単なブロック
図、第１図（ｂ）（イ）、（ロ）、（ハ）はその信号の
グラフ、第２図は本発明のピッチ変換器の一実施例のフ
ロック回路図、第３図はＲＡＭにおけるゼロクロスと書
き込みアドレス及び読み出しアドレスの操作を示す説明
図、第４図（ａ）　、　（ｂ）は読み出しアドレス操作
とＲＡＭＩ２，１４の記憶状態を示す説明図、第５図は
本発明の読み出しアドレスのジャンプ状態を示す説明図
である。 ａ、ｂ・・・・・・・・・アナログ４４号、１０・・・
・・・Ａル変換器、Ｃ１・・・・・・・・・ディジタル
信号、１２・・・・・・・１仏Ｍ（ランダム・アクセス
・メモリ）、Ｃ２・・・・・・・ディジタル信号、ｄ９
ｅ・・・・・・・・・アナログ信号、１６・・・・・・
・・・男。 変換封入ＷＡ・・・・・・・・書き込みアドレス、ＲＡ
・・・・・・・・・読み出しアドレス、ｆｗ・・・・・
・・・岩き込みアドレスの速度、ｆＲ・・・・・・・・
・読み出しアドレスの速度、■、■・・・−・・・・・
ＪＩｈｒＬ　Ｘ・・・・・・・・・ゼＩｆｆクロス、ｌ
、ｉ・・・・・・・・・アドレス。 代理人弁理士　石　戸　元 手続補正書（方式） 昭和昭年１２月５１１ １・１許庁長官若杉和夫殿 昭和５８年特　許　願第１４４１１０号２、発明の名称 信号のピッチ変換器 （００２）赤井電機株式会社 明細書第１８頁第１行目の「（イ）、（ロ）、（ハ）」
を削除する。 ８６４−

Claims (1)

【特許請求の範囲】
1. アナログ信号をディジタル信号に変換するＡ／Ｄ変換器
   と、そのディジタル信号を一時貯えるだめのＲＡＭ　（
   ランダム・アクセス・メモリ）と、そのＲＡＭから読み
   出したディジタル信号をアナログ信号に変換するＤ／Ａ
   変換器を備え、上記ＲＡＭの書き込みアドレスを一定速
   度とし、読み出しアドレスの速度は可変として１・き込
   みアドレス速度と読み出しアドレス速度の比を変えるこ
   とに上り信号のピッチ変換を行なうピンチ変換器におい
   て、読み出しアドレスが書き込みアドレスを追い越す時
   または書き込みアドレスに追い越されるときに、読み出
   しアドレスと岩き込みアドレスが一致する場所の前後に
   おいて、その場所に一番近い信号のゼロクロスのアドレ
   スに読み出しアドレスがジャンプするように、読み出し
   アドレスを止めることなく読み出しアドレスを操作する
   ようにしたことを特徴とする信号のピッチ変換器。