JPS62126633A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS62126633A JPS62126633A JP26768485A JP26768485A JPS62126633A JP S62126633 A JPS62126633 A JP S62126633A JP 26768485 A JP26768485 A JP 26768485A JP 26768485 A JP26768485 A JP 26768485A JP S62126633 A JPS62126633 A JP S62126633A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- contact hole
- alumina
- deposited
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
集積回路等半導体装置の多層配線間のコンタクトをとる
ためのスルーホール形成相のエツチングの際の位置ズレ
によって生ずる層間絶縁層の浸食をアルミナ（Ａ１２０
！＋）層で保護することにより、さらにアルミニウム配
線をアルミナ層と高融点金属、またはその化合物層で囲
み、デバイスの高集積化と高信軌化をはかる。
ためのスルーホール形成相のエツチングの際の位置ズレ
によって生ずる層間絶縁層の浸食をアルミナ（Ａ１２０
！＋）層で保護することにより、さらにアルミニウム配
線をアルミナ層と高融点金属、またはその化合物層で囲
み、デバイスの高集積化と高信軌化をはかる。
本発明は半導体装置の製造方法に係り、多層配線間のコ
ンタクト形成と、配線層の形成方法に関する。
ンタクト形成と、配線層の形成方法に関する。
半導体装置の大規模化、高性能化にともない配線構造は
多層化され、デバイスの集積度、信頼度の追求は極限ま
で要求されている。
多層化され、デバイスの集積度、信頼度の追求は極限ま
で要求されている。
第２図ｉｌｌ、（２）は従来例によるコンタクトの形成
を説明する断面図である。
を説明する断面図である。
第２図（１，１はその構造を示し、図において、２１は
半導体基板、半導体層等の半導体下地で、この上に絶縁
層として燐珪酸ガラス（ＰＳＧ）層２２を全面に被着す
る。
半導体基板、半導体層等の半導体下地で、この上に絶縁
層として燐珪酸ガラス（ＰＳＧ）層２２を全面に被着す
る。
つぎに、ＰＳＧ層２２を開口し、ここに第１層配線層と
してアルミニウム（ＡＩ）層２３を埋め込んで形成する
。
してアルミニウム（ＡＩ）層２３を埋め込んで形成する
。
つぎに、層間絶縁層としてＰＳＧ層２４を全面に被着し
、ＡＩ層２３上のこの層を開口して、第２層配線層とし
てＡＩ層２５を形成し、最後にカバ一層としてＰＳＧ層
２６を被着した構造である。
、ＡＩ層２３上のこの層を開口して、第２層配線層とし
てＡＩ層２５を形成し、最後にカバ一層としてＰＳＧ層
２６を被着した構造である。
第２図（２）はＰＳＧ層２４を開口する場合、リソグラ
フィの位置ズレを生じたときに、開口時のエツチングに
より、ＰＳＧ層２２が浸食された様子を示す図である。
フィの位置ズレを生じたときに、開口時のエツチングに
より、ＰＳＧ層２２が浸食された様子を示す図である。
そのため、デバイスの信頼性を著しく阻害することにな
り、現状では位置合わせ余裕を見込んで、ＰＳＧ層２４
の開口面積に比し１１層２３の面積を大きくとっている
。
り、現状では位置合わせ余裕を見込んで、ＰＳＧ層２４
の開口面積に比し１１層２３の面積を大きくとっている
。
このことが、配線の集積度を妨げる原因の１つになって
いる。
いる。
従来の多層配線間のコンタクトの形成方法は集積度と信
頼性の向上が困難であった。
頼性の向上が困難であった。
上記問題点の解決は、半導体下地＋１１の上に第１の絶
縁層（２）を被着し、該第１の絶縁層（２）上に第１の
アルミナ層で３）を形成し、該第１のアルミナ層（３）
と該第１の絶縁層（２）に第１のコンタクト孔（４）を
開口し、該第１のコンタクト孔（４）を覆って高融点金
属、またはその化合物層（６）を被着し、該第１のコン
タクト孔（４）内にアルミニウム層（７）を埋め込み、
該第１のコンタクト孔（４）以外の領域の該高融点金属
層（６）を除去して該第１のアルミナ層（３）を露出さ
せ、基板全面に第２の絶縁層（９）を被着し、該第１の
コンタクト孔（４）上に、第２のコンタクト孔（１０）
を該第２の絶縁層（９）に開口する工程を含む半導体装
置の製造方法により達成される。
縁層（２）を被着し、該第１の絶縁層（２）上に第１の
アルミナ層で３）を形成し、該第１のアルミナ層（３）
と該第１の絶縁層（２）に第１のコンタクト孔（４）を
開口し、該第１のコンタクト孔（４）を覆って高融点金
属、またはその化合物層（６）を被着し、該第１のコン
タクト孔（４）内にアルミニウム層（７）を埋め込み、
該第１のコンタクト孔（４）以外の領域の該高融点金属
層（６）を除去して該第１のアルミナ層（３）を露出さ
せ、基板全面に第２の絶縁層（９）を被着し、該第１の
コンタクト孔（４）上に、第２のコンタクト孔（１０）
を該第２の絶縁層（９）に開口する工程を含む半導体装
置の製造方法により達成される。
さらに、該アルミニウム層（７）の表面に第２のアルミ
ナ層（８）を形成し、該第１のコンタクト孔（４）上の
該第２のアルミナ層（８）を除去する工程を含む場合は
、該アルミニウム層（７）の周囲が高融点金属層（６）
と第２のアルミナ層（８）に囲まれ、デバイスの信頼性
が向上する。
ナ層（８）を形成し、該第１のコンタクト孔（４）上の
該第２のアルミナ層（８）を除去する工程を含む場合は
、該アルミニウム層（７）の周囲が高融点金属層（６）
と第２のアルミナ層（８）に囲まれ、デバイスの信頼性
が向上する。
本発明は、多層配線間のコンタクトを形成するため、層
間絶縁層をリソグラフィにより開口する際に位置ズレを
生じても、層間絶縁層はその上にアルミナ保護層が形成
されているため浸食されない。従って位置ズレ余裕を見
込む必要はなく、デバイスの集積度と信頼性を向上でき
る。
間絶縁層をリソグラフィにより開口する際に位置ズレを
生じても、層間絶縁層はその上にアルミナ保護層が形成
されているため浸食されない。従って位置ズレ余裕を見
込む必要はなく、デバイスの集積度と信頼性を向上でき
る。
さらに、配線層のアルミニウムの周囲を不活性金属で囲
むことにより、アルミニウムが化学変化をしないように
保護して安定化をはかり、デバイスの信頼性向上に寄与
する。
むことにより、アルミニウムが化学変化をしないように
保護して安定化をはかり、デバイスの信頼性向上に寄与
する。
第１図（１）〜（８）は本発明によるコンタクトの形成
を説明する断面図である。
を説明する断面図である。
第１図（１）において、１は半導体下地で、例えば珪素
（Ｓｉ）基板で、この上に第１の絶縁層として二酸化珪
素（ＳｉＯｚ）層２を全面に被着する。
（Ｓｉ）基板で、この上に第１の絶縁層として二酸化珪
素（ＳｉＯｚ）層２を全面に被着する。
１八はＳｔ基板１内に形成された高濃度不純物導入領域
である。
である。
第１図（２）において、基板全面にＡ１層を被着し、そ
の表面を蓚酸を用いた陽極酸化により第１のアルミナ層
としてＡＩｚＯｉ層３を形成する。
の表面を蓚酸を用いた陽極酸化により第１のアルミナ層
としてＡＩｚＯｉ層３を形成する。
第１図（３）において、高濃度不純物導入領域ＩＡ上の
Ｓｉ０２層２を開口し、第１のコンタクト孔４を形成す
る。
Ｓｉ０２層２を開口し、第１のコンタクト孔４を形成す
る。
つぎに、第１のコンタクト孔４を覆って基板全面に多結
晶珪素（ポ’ＪＳｉ）層５、高融点金属、またはその化
合物層として窒化チタン（ＴｉＮ）層６を被着する。
晶珪素（ポ’ＪＳｉ）層５、高融点金属、またはその化
合物層として窒化チタン（ＴｉＮ）層６を被着する。
ＴｉＮの被着は、ＴｉＮをターゲットに用いたスパッタ
により行う。
により行う。
第１図（４）において、第１のコンタクト孔４内に、第
１層配線層としてＡ１層７を埋め込んで形成する。
１層配線層としてＡ１層７を埋め込んで形成する。
Ａ１層７の埋め込みは、第１のコンタクト孔４を覆って
基板全面にＡ１層を被着後、例えばポリッシングにより
行う。
基板全面にＡ１層を被着後、例えばポリッシングにより
行う。
第１図（５）において、必要あらば、第２のアルミナ層
としてＡ１．０３層８を、Ａ１層７の表面に形成する。
としてＡ１．０３層８を、Ａ１層７の表面に形成する。
つぎに、第１のコンタクト孔４の領域以外のＴｉＮ層６
とポリＳｔ層５を除去する。
とポリＳｔ層５を除去する。
第１図（６）において、第２の絶縁層としてＰＳＧ層９
を全面に被着する。
を全面に被着する。
第１図（７）において、ＡＩ層７上のＰＳＧ層９を開口
して第２のコンタクト孔１０をＣ，、Ｆ４を用いたＩ？
ＩＥにより形成する。
して第２のコンタクト孔１０をＣ，、Ｆ４を用いたＩ？
ＩＥにより形成する。
この工程で、位置ズレがあっても、Ａ１．Ｏ，１層３に
より保護された５層０２層２は浸食されることはない。
より保護された５層０２層２は浸食されることはない。
第１図（８）において、第２層配線層としてＡＩ層１１
を形成し、最後にカバ一層としてＰＳＧ層１２を被着し
て工程を終わる。
を形成し、最後にカバ一層としてＰＳＧ層１２を被着し
て工程を終わる。
以上詳細に説明したように本発明による多層配線間のコ
ンタクトの形成、および配線層の形成方法は、デバイス
の集積度と信軌性を向上させることができる。
ンタクトの形成、および配線層の形成方法は、デバイス
の集積度と信軌性を向上させることができる。
第１図（１）〜（８）は本発明によるコンタクトの形成
を説明する断面図、 第２図（１１、（２）は従来例によるコンタクトの形成
を説明する断面図である。 図において、 ■は半導体下地で、Ｓｔ基板、 ＩＡは高濃度不純物導入領域、 ２は第１の絶縁層でＳｉＯ□層、 ３は第１のアルミナ層（Ａｌｚａ３）層、４は第１のコ
ンタクト孔、 ５はポリＳｔ層、 ６は高融点金属、またはその化合物層でＴｉＮ層、 ７は第１層配線層で前層、 ８は第２のアルミナ（Ａｈ０３）層、 ９は第２の絶縁層でＰＳＧ層、 １０は第２のコンタクト孔、 １１は第２層配線層でへ１層、 １２はカバ一層でＰＳＧ層
を説明する断面図、 第２図（１１、（２）は従来例によるコンタクトの形成
を説明する断面図である。 図において、 ■は半導体下地で、Ｓｔ基板、 ＩＡは高濃度不純物導入領域、 ２は第１の絶縁層でＳｉＯ□層、 ３は第１のアルミナ層（Ａｌｚａ３）層、４は第１のコ
ンタクト孔、 ５はポリＳｔ層、 ６は高融点金属、またはその化合物層でＴｉＮ層、 ７は第１層配線層で前層、 ８は第２のアルミナ（Ａｈ０３）層、 ９は第２の絶縁層でＰＳＧ層、 １０は第２のコンタクト孔、 １１は第２層配線層でへ１層、 １２はカバ一層でＰＳＧ層
Claims (2)
- （１）半導体下地（１）の上に第１の絶縁層（２）を被
着し、該第１の絶縁層（２）上に第１のアルミナ層（３
）を形成し、 該第１のアルミナ層（３）と該第１の絶縁層（２）に第
１のコンタクト孔（４）を開口し、該第１のコンタクト
孔（４）を覆って高融点金属、またはその化合物層（６
）を被着し、 該第１のコンタクト孔（４）内にアルミニウム層（７）
を埋め込み、該第１のコンタクト孔（４）以外の領域の
該高融点金属層（６）を除去して該第１のアルミナ層（
３）を露出させ、 基板全面に第２の絶縁層（９）を被着し、該第１のコン
タクト孔（４）上に、第２のコンタクト孔（１０）を該
第２の絶縁層（９）に開口する 工程を含むことを特徴とする半導体装置の製造方法。 - （２）該アルミニウム層（７）の表面に第２のアルミナ
層（８）を形成し、該第１のコンタクト孔（４）上の該
第２のアルミナ層（８）を除去する工程を含むことを特
徴とする特許請求の範囲第１項記載の半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26768485A JPS62126633A (ja) | 1985-11-28 | 1985-11-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26768485A JPS62126633A (ja) | 1985-11-28 | 1985-11-28 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62126633A true JPS62126633A (ja) | 1987-06-08 |
Family
ID=17448093
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26768485A Pending JPS62126633A (ja) | 1985-11-28 | 1985-11-28 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62126633A (ja) |
-
1985
- 1985-11-28 JP JP26768485A patent/JPS62126633A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5691238A (en) | Subtractive dual damascene | |
| JPS62279661A (ja) | 集積回路に貫通導体を形成する方法 | |
| JP2002500440A (ja) | ウエハ・パッシベーション構造および製造方法 | |
| JPS59208859A (ja) | 半導体ウエハおよびその製造方法 | |
| JPS61152042A (ja) | 半導体素子の金属化パターンおよびその方法 | |
| EP0529717A2 (en) | Method of manufacturing a semiconductor device having overlapping contacts | |
| JPS62126633A (ja) | 半導体装置の製造方法 | |
| JPH04199628A (ja) | 半導体装置の製造方法 | |
| JPH0837289A (ja) | 半導体装置及びその製造方法 | |
| JPS59169154A (ja) | 半導体装置の製造方法 | |
| JP2512900B2 (ja) | 半導体装置の製造方法 | |
| JPH04355951A (ja) | 半導体装置及びその製造方法 | |
| JPH05206282A (ja) | 半導体装置の多層配線構造体の製造方法 | |
| JPH03156929A (ja) | 半導体装置の製造方法 | |
| JPH1167908A (ja) | 半導体装置およびその製法 | |
| JP2874216B2 (ja) | 半導体装置およびその製造方法 | |
| JPS63107141A (ja) | 半導体装置の製造方法 | |
| JPH045823A (ja) | 半導体装置及びその製造方法 | |
| WO1995028000A2 (en) | Method of manufacturing a semiconductor device with a multilayer wiring structure containing narrow vias | |
| JPH07106277A (ja) | 半導体装置の製造方法 | |
| EP0704105A1 (en) | Method of manufacturing a semiconductor device with a semiconductor body having a surface provided with a multilayer wiring structure | |
| JPH07130732A (ja) | 半導体装置及びその製造方法 | |
| JP2524526B2 (ja) | 半導体装置 | |
| JPH01270333A (ja) | 半導体装置の製造方法 | |
| JPS63262856A (ja) | 半導体装置の製造方法 |