JPS6227722A - Electrochromic display element - Google Patents
Electrochromic display elementInfo
- Publication number
- JPS6227722A JPS6227722A JP60166844A JP16684485A JPS6227722A JP S6227722 A JPS6227722 A JP S6227722A JP 60166844 A JP60166844 A JP 60166844A JP 16684485 A JP16684485 A JP 16684485A JP S6227722 A JPS6227722 A JP S6227722A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- interlayer insulating
- insulating film
- thin film
- tpt
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrochromic Elements, Electrophoresis, Or Variable Reflection Or Absorption Elements (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
Description
【発明の詳細な説明】
[産業上の利用外!?]
本発明は電気化学的酸化遠見反応により、γi消色を示
すエレクトロクロミック表示素子(E CD)に関し、
更に詳しくは表示画素ごとに薄膜トランジスタを付加し
てなるアクティブマトリクス駆動型のECDに関するも
のである。[Detailed description of the invention] [Not for industrial use! ? ] The present invention relates to an electrochromic display element (ECD) that exhibits γi decolorization by electrochemical oxidation far-viewing reaction,
More specifically, the present invention relates to an active matrix drive type ECD in which a thin film transistor is added to each display pixel.
[従来の技術]
ECDは、例えば第2図に示す構成を有し、カラス、プ
ラスチ・、り等の透明基板1の1−に形成された透明゛
1[極2およびエレクトロクロミック(EC)物質3よ
り成る表示電極基板と四部を有する基板4ヒに形成され
た電極5と対向電極6より成るガラス、プラスチック、
セラミッり、金属等の対向゛It極基板とを対向配置さ
せ。[Prior Art] An ECD has the configuration shown in FIG. 3, a display electrode substrate 4 having four parts, an electrode 5 formed on the substrate 4, and a counter electrode 6 made of glass, plastic,
An opposing It electrode substrate made of ceramic, metal, etc. is placed facing each other.
これら両ノ、(板間にI[解質7と、必要により17景
板8とを封入して得られる。Both of these can be obtained by enclosing the I[solite 7 and, if necessary, the 17 view board 8 between the boards.
このような表示素子は、対向電極に対して、表示’+t
J極を負(またはtE)にして′−ニ圧を印加すると、
EC物質は還元(または酸化)されて11色状態となる
。これとは逆に、対向′成極に対して1表示電極をiE
(または負)にして電圧を印加すると、表示は消去状、
態にもどる。Such a display element has a display '+t' with respect to a counter electrode.
When the J pole is set negative (or tE) and the '-2 pressure is applied,
The EC material is reduced (or oxidized) into 11 color states. On the contrary, one display electrode is connected to iE for opposite polarization.
(or negative) and apply voltage, the display will be erased,
Return to state.
EC物質である非晶質酸化タングステンlTL膜を用い
た表示素子においては、例えばEim C/crn’の
着色′重荷密度に対して、−1,OVから−2,2vの
負の電圧印加により非晶質酸化タングステン薄膜が透明
の状態から6色へと変化する速さは、通常500m5e
cから50m5ecの範囲である。また。In a display element using an amorphous tungsten oxide lTL film, which is an EC material, for example, the coloring density of Eim C/crn' can be changed by applying a negative voltage of -1.OV to -2.2v. The speed at which a crystalline tungsten oxide thin film changes from a transparent state to six colors is usually 500m5e.
The range is from c to 50m5ec. Also.
−0,2Vから+1.0Vの電圧印加によりこれを消去
する時の速さは、通常300m5ecから50m5ec
の範囲の値をとる。The speed when erasing this by applying a voltage from -0.2V to +1.0V is usually 300m5ec to 50m5ec.
Takes values in the range of .
ここで、着色時の応答時間が無限大となる電圧■■は、
着色状態にある非晶質酸化タングステン釣膜の持つ起電
力によ一すしパ、外部から印加した電圧■■とECDの
示す逆起電力とがつり合う状態に対応している。Here, the voltage at which the response time during coloring becomes infinite is
This corresponds to the state in which the electromotive force of the amorphous tungsten oxide fishing film in the colored state is balanced with the externally applied voltage (■■) and the back electromotive force indicated by the ECD.
EC材料が一般に示すこの起電力は、着色の程度と共に
増大する。ECDを用いて、時分割駆動を行なう場合に
、この起電力が大きなIlQ碍となっている。すなわち
、着色状態にある表示画素と、消色状態にある表示画素
とが、XYマトリックス型の電極配置において、互いに
接続されている場合には、着色状態の表示画素から消色
状態の表示画素へと電荷の移動が起き、両者が共に中間
的な着色状態へと変化する。This emf, which EC materials generally exhibit, increases with the degree of coloration. When time-division driving is performed using an ECD, this electromotive force becomes a large IlQ power. In other words, when a display pixel in a colored state and a display pixel in a decolored state are connected to each other in an XY matrix type electrode arrangement, the display pixel in a colored state goes from a display pixel in a decolored state to a display pixel in a decolored state. A charge movement occurs, and both change to an intermediate colored state.
こうしたECDの持つ基本的な欠点を補い、時分割駆動
によるドツトマトリックス型の表示装置を得る方法とし
て、表示画素ごとに薄膜トランジスタなどの俺動素子を
付加する方法が知られている。第3図は、液晶表示素子
等に使用される1画素l薄膜トランジスタ構造の例であ
り、11は行電極、12は列電極、13は表示画素、1
4は8隙トランジスタを示す、かかる表示画素を駆動す
るには1行電極を1ラインー乙宙に駆動し、この時選択
されたライン上の表示画素の対応する列電極には、同時
に表示画素の着色又は消色に対応した信号が印加される
。As a method of compensating for these basic drawbacks of ECD and obtaining a dot matrix type display device using time-division driving, it is known to add a privately moving element such as a thin film transistor to each display pixel. FIG. 3 shows an example of a one-pixel thin film transistor structure used in a liquid crystal display element, etc., in which 11 is a row electrode, 12 is a column electrode, 13 is a display pixel, and 1
4 indicates an 8-gap transistor. To drive such a display pixel, one row electrode is driven one line to the other, and at this time, the corresponding column electrode of the display pixel on the selected line is simultaneously connected to the display pixel. A signal corresponding to coloring or decoloring is applied.
この各画素にfJj膜トランジスタを1個ずつ付加し、
線順次走査により書き込んだり、消去したりする方法は
、走査ライン数が増加すると、EC材料の応答が遅いた
め、全画素を表示するのに時間がかかるようになる。こ
れを克服するために、第4図で示すように各画素に薄膜
トランジスタを2個ずつ付加し、第1の薄膜トランジス
タ15のドレイン電極を第2の?jiII!2トランジ
スタ16のゲート電極に接続し、第1の薄膜トランジス
タを高速でアドレスして、第2の薄膜トランジスタのゲ
ート電位を制御し、これで第2の薄膜トランジスタのO
N、OFFを決めたあと、パワーパスライン17に接続
されたパワーライン18に電圧を印加して全画面を同時
に表示する所謂面順次駆動が考案されている。この方式
では、動作方法からも分るように同時に着消色すること
はできない。Adding one fJj film transistor to each pixel,
In the method of writing and erasing by line sequential scanning, as the number of scanning lines increases, the response of the EC material becomes slow, so it takes time to display all pixels. To overcome this, two thin film transistors are added to each pixel as shown in FIG. 4, and the drain electrode of the first thin film transistor 15 is connected to the drain electrode of the second thin film transistor 15. jiII! 2 to the gate electrode of the transistor 16, and addresses the first thin film transistor at a high speed to control the gate potential of the second thin film transistor, thereby increasing the O of the second thin film transistor.
A so-called screen sequential drive has been devised in which after determining N and OFF, a voltage is applied to the power line 18 connected to the power path line 17 to display the entire screen at the same time. With this method, as can be seen from the method of operation, coloring and decoloring cannot be done at the same time.
いずれにしろ表示容駿の多いドツトマトリクス表示をE
CUを用いて行なう場合は、各表示画素に少なくとも1
個の薄膜トランジスタが必要になる。この薄膜トランジ
スタは単結晶やガラス基板の丘に形成されるが、サイズ
の制約がなく、コスト面でも有利なガラス基板上に形成
される例が多い、半導体層としては、プラズマCVD法
による非晶質シリコンあるいは減圧CVD法による多結
品シリコンなどが用いられるが、薄膜トランジスタを構
成できる他の半導体材料でもよい。In any case, the dot matrix display with many display contents is
When using CU, each display pixel has at least one
thin film transistors are required. This thin film transistor is formed on a single crystal or glass substrate, but it is often formed on a glass substrate, which has no size restrictions and is advantageous in terms of cost. Silicon or polycrystalline silicon produced by low pressure CVD is used, but other semiconductor materials that can form thin film transistors may also be used.
薄膜トランジスタのソース電極、ゲート電極、トレイン
電極は、低抵抗でエツチングの容易なアルミニウムが主
に利用されている。表示画素電極は、通常スズをドーピ
ングした酸化インジウム(ITO)で形成され、Si3
N4,5i07.5iONなどの絶縁膜にあけられたコ
ンタクトホールを通してドレイン電極と接続されている
。表示画素電極の1−には酸化タングステン、酸化モリ
プデンl;などのEC材料が形成される。Aluminum, which has low resistance and is easily etched, is mainly used for the source electrode, gate electrode, and train electrode of thin film transistors. The display pixel electrode is usually formed of tin-doped indium oxide (ITO), and is made of Si3
It is connected to the drain electrode through a contact hole made in an insulating film such as N4, 5i07.5iON. An EC material such as tungsten oxide or molybdenum oxide is formed on the display pixel electrode 1-.
各画素にこのような薄112トランジスタを組み込んだ
表示電極基板と対向電極を組み込んだ対向′it極基板
とを対向配lさせシールしたあと、過塩素酸リチウムな
どのリチウム塩を炭酸プロピレンなどの非水溶媒に溶解
した電解液を注入してドツトマトリクス表示可能なEC
Dが作製される。After the display electrode substrate incorporating such a thin 112 transistor in each pixel and the counter electrode substrate incorporating the counter electrode are placed facing each other and sealed, a lithium salt such as lithium perchlorate is mixed with a non-containing material such as propylene carbonate. EC that can display dot matrix by injecting electrolyte dissolved in water solvent
D is produced.
[発明の解決しようとする問題点]
ドツトマトリクス型のエレクトロクコミック表示をする
方法には、各表示画素を個別に動作させるスタティック
方式か、薄膜トランジスタなどのスイッチング素子を利
用するアクティブ方式の二通りがある。この内、前者は
リード取り出しの数が多くなるため、表示容量の点で限
界がある。後者の方式は表示容量については問題ない、
しかし電荷制御型の素子であるECDでは1画素の着消
色に時間ががかるため、1画素に1個の薄膜トランジス
タでは操作ライン数が多い場合に全画面を表示するため
の時間が長くなるとい一う−問題がある。このため各画
素に2個の薄膜トランジスタを付加して面順次駆動する
方式が考案されている。 各画素に2個の薄膜トランジ
スタを付加するダブル薄膜トランジスタ方式では第4図
に示すように第1の薄膜トランジスタのドレイン電極と
第2の薄膜トランジスタのゲート電極間等を電気的に接
続する必要が生じる。これには層間絶縁膜にコンタクト
ホールをあけることになるが、この工程で層間絶縁膜に
発生するピンホールが原因となり、その後に堆積する配
線と絶縁膜の下に既に形成しである配線間で短絡が多発
するという問題点を有していた。[Problems to be Solved by the Invention] There are two methods for displaying dot matrix type electro comics: a static method in which each display pixel is operated individually, and an active method in which switching elements such as thin film transistors are used. be. Of these, the former has a limit in terms of display capacity because the number of leads taken out is large. The latter method has no problem with display capacity.
However, with ECD, which is a charge control type element, it takes time to color or decolor one pixel, so if there is one thin film transistor per pixel, it will take a long time to display the entire screen when there are many operation lines. U-There's a problem. For this reason, a method has been devised in which two thin film transistors are added to each pixel and the pixels are sequentially driven. In the double thin film transistor method in which two thin film transistors are added to each pixel, as shown in FIG. 4, it is necessary to electrically connect the drain electrode of the first thin film transistor and the gate electrode of the second thin film transistor. This requires making contact holes in the interlayer insulating film, but the pinholes generated in the interlayer insulating film during this process can cause problems between the interconnects that will be deposited later and the interconnects that have already been formed under the insulating film. The problem was that short circuits occurred frequently.
この短絡欠陥の単位面積当りの確率は、元来層間絶縁膜
が有しているピンホールによる欠陥の確率より1桁〜3
桁程度大きいことが確かめられている。従って、短絡欠
陥の多いのはフォトレジストの欠陥に起因したものであ
ると考えられている。いずれにしても第1の薄膜トラン
ジスタのドレイン電極と第2の薄膜トランジスタのゲー
ト電極を確非につなぐことと、居間の短絡がなく、しっ
かりと絶縁がとれる構造及び製法が強く求められている
。The probability of short-circuit defects per unit area is 1 to 3 times higher than the probability of defects caused by pinholes originally in the interlayer insulating film.
It has been confirmed that it is several orders of magnitude larger. Therefore, it is believed that the large number of short-circuit defects is caused by defects in the photoresist. In any case, there is a strong demand for a structure and manufacturing method that can reliably connect the drain electrode of the first thin film transistor and the gate electrode of the second thin film transistor, and that can provide sufficient insulation without causing short circuits in the living room.
また、面順次駆動を行うために、各画素に2個のトラン
ジスタを必要とするために、1個のトランジスタで駆動
が可能な液晶、エレクトロルミネセンス等の表示素子と
比べ、工程が複雑になり製造コストを高める原因となっ
ていた。In addition, since two transistors are required for each pixel in order to perform field sequential driving, the process is more complicated than display elements such as liquid crystals and electroluminescent devices that can be driven with a single transistor. This caused an increase in manufacturing costs.
[問題点を解決するための手段] 。[Means for solving problems].
本発明は、前述の問題点を解決すべくなされたものであ
り、絶縁性基板−Hに形成された複数個のEC表示画素
と、この表示画素ごとに付加された複数個の薄膜トラン
ジスタを有するエレクトロクロミック表示素子において
、層間絶縁膜をはさみ、その−に下に各トランジスタの
電極としてバターニングされた導電性薄膜間相互の導電
接続が全電極形成後に取られたことを特徴とするエレク
トロクロミック表示素子を提供するものである。The present invention has been made to solve the above-mentioned problems, and is an electronic device having a plurality of EC display pixels formed on an insulating substrate-H and a plurality of thin film transistors added to each display pixel. An electrochromic display element characterized in that an interlayer insulating film is sandwiched between the conductive thin films patterned below as electrodes of each transistor, and a mutual conductive connection is made after all electrodes are formed. It provides:
本発明に使用される9j膜トランジスタの構造としては
、ゲート電極、ソー−−不一電極、ドレイン電極及び半
導体層との位置関係により、第5図(a)〜(d)に示
すように4種類の構造があり、(a)コープレーナ型、
(b)スタガー型及びこれらの反転構造の(c)逆コー
ブレーナ型、(d)逆スタガー型がある0本発明では、
上記4種類の組み合せのいずれのものでも実施が可能で
ある。しかしその組み合せの中でも他のプロセス条件、
要求される配線抵抗値、トランジスタ特性等からの要請
や、本発明においては、これら2個のTPTの構造を同
一にすることが望ましい。The structure of the 9J film transistor used in the present invention is as shown in FIGS. There are several types of structures: (a) coplanar type;
(b) staggered type and their inverted structures; (c) inverted covelar type; and (d) inverted staggered type. In the present invention,
Any combination of the above four types can be implemented. However, within that combination, other process conditions,
In view of the required wiring resistance value, transistor characteristics, etc., and in the present invention, it is desirable that these two TPTs have the same structure.
なお、ECDは電流表示型表示素子であるため、その着
消色に大きな電流が必要とされることから、少なくとも
表示画素電極に接続される第2のTPTは多結晶シリコ
ンを用いることが好ましい、このため、半導体層にラン
プアニール法又はレーザアニール法等で再結晶させた多
結晶シリコンを使用する場合には、プロセス上コープレ
ーナ構造を選択することが好ましい。Note that since the ECD is a current display type display element, a large current is required for coloring and decoloring, so it is preferable to use polycrystalline silicon for at least the second TPT connected to the display pixel electrode. Therefore, when polycrystalline silicon recrystallized by a lamp annealing method, a laser annealing method, or the like is used for the semiconductor layer, it is preferable to select a coplanar structure from the viewpoint of the process.
以上のことから、以下の説明においては、2個のトラン
ジスタがコーブレーナ型構造を取る場合について説明す
る。Based on the above, in the following description, a case will be described in which two transistors have a coplanar structure.
以下図面を参照しつつ説明する。This will be explained below with reference to the drawings.
第1図(a)、(b)は、本発明エレクトロクロミック
表示素子の代表例の1画素の拡大平面図(a)とそのA
、A’面断面図(b)を示す。FIGS. 1(a) and 1(b) are an enlarged plan view of one pixel of a typical example of the electrochromic display element of the present invention (a) and its A
, A' plane sectional view (b) is shown.
この図において、 21は第1のTFTの半導体層、2
2は第2のTPTの半導体層、23はソースライン、2
4は第1のTPTのソース電極、25は第1のTPTの
ドレイン電極、2Bは第2のTPTのソース′−に極、
27は第2のTPTのドレイン電極、28はパワーパス
ライン、29はゲートライン、30は第1のTPTのゲ
ート電極、31は第2のTPTのゲート電極、32はパ
ワーラインである。また33.34.35.36はそれ
ぞれ本発明により層間絶縁膜40の上下にある電極をレ
ーザリペア装置によって縦方向の接続を取った接続部で
ある。37は ITO等の透明導電性薄膜からな−る1
表りボー素電極を示し、43は a−WO2等のEC物
質を示す。In this figure, 21 is the semiconductor layer of the first TFT, 2
2 is the semiconductor layer of the second TPT, 23 is the source line, 2
4 is the source electrode of the first TPT, 25 is the drain electrode of the first TPT, 2B is the source electrode of the second TPT,
27 is a drain electrode of the second TPT, 28 is a power pass line, 29 is a gate line, 30 is a gate electrode of the first TPT, 31 is a gate electrode of the second TPT, and 32 is a power line. Reference numerals 33, 34, 35, and 36 are connection portions in which the electrodes on the upper and lower sides of the interlayer insulating film 40 are vertically connected by a laser repair device according to the present invention. 37 is 1 made of a transparent conductive thin film such as ITO.
The surface shows a boron electrode, and 43 shows an EC material such as a-WO2.
本発明では、ガラス等の絶縁性基板上に、まず半導体層
を形成しパターニングをして2個のTPTの半導体層2
1及び22を得た後に、AI、Cr等の金属を蒸着し、
ソースライン23、第1のTFTのソース′電極25.
ドレイン電極24、第2のTPTのソース電極26、ド
レイン電極27及びパワーパスライン2日を1回のパタ
ーニングにより形成する0次に層間絶縁膜とITO,5
n02等の透明導電性薄膜を連続して蒸着した後に、残
りの電極すなわち、ゲートライン29.第1及び第2の
TPTのゲート電極30,31 、パワーライン32及
び表示画素電極37を1回のパターニングにより形成す
る。しかる後、レーザ装置により導通を取りたい部分、
すなわちパワーパスライン28とパワーライン32の接
続部33、パワーラインと第2のTPTの接続部34.
第1のTPTのドレイン電極25と第2のTPTのゲー
ト電極31の接続部35及び、第2のTPTのドレイン
電極27と表示画素電極3のにレーザを照射し、北下方
向の導通を取り接続する。このようにして、1表示画素
あたり2個のTPTを3回のパターニングで形成するこ
とができる。In the present invention, a semiconductor layer is first formed and patterned on an insulating substrate such as glass to form two TPT semiconductor layers 2.
After obtaining 1 and 22, metals such as AI and Cr are deposited,
Source line 23, first TFT source' electrode 25.
The drain electrode 24, the source electrode 26 of the second TPT, the drain electrode 27, and the power pass line are formed by one patterning of the zero-order interlayer insulating film and ITO, 5.
After successive deposition of transparent conductive thin films such as n02, the remaining electrodes, gate lines 29. The gate electrodes 30 and 31 of the first and second TPTs, the power line 32, and the display pixel electrode 37 are formed by one patterning. After that, the part where you want to make conduction with the laser device,
That is, a connection portion 33 between the power path line 28 and the power line 32, a connection portion 34 between the power line and the second TPT.
The connection part 35 between the drain electrode 25 of the first TPT and the gate electrode 31 of the second TPT, and the drain electrode 27 of the second TPT and the display pixel electrode 3 are irradiated with a laser to establish conduction in the northward direction. Connecting. In this way, two TPTs per display pixel can be formed by patterning three times.
ここで木刀式による接続法の簡単な説明を加える。3層
構造部分の断面図を第6図(a)に示す、81はガラス
基板、82.64は導電性isを、63は層間絶縁膜を
示す、この構造の部分に対しL方からレーザを照射する
と、(b)に示すような形状となる。この時、上部もし
くは下部の導電性材料が絶縁膜露出面を覆い上下電極の
導通が取れるようになる。このような状態の基板に対し
て洗浄工程、通電試験等を行ったが、何ら変化をおこさ
なかった。Here I will add a brief explanation of the subjunctive method using the wooden sword style. A cross-sectional view of the three-layer structure is shown in FIG. 6(a). 81 is a glass substrate, 82, 64 is a conductive IS, and 63 is an interlayer insulating film. A laser beam is applied to this structure from the L direction. When irradiated, the shape becomes as shown in (b). At this time, the upper or lower conductive material covers the exposed surface of the insulating film, allowing electrical continuity between the upper and lower electrodes. A cleaning process, a current test, etc. were performed on the substrate in such a state, but no change occurred.
TPTの半導体層としては特に限定されないが、非晶質
シリコン、多結前シリコン、CdSe等が主に用いられ
る。The TPT semiconductor layer is not particularly limited, but amorphous silicon, pre-polycrystalline silicon, CdSe, etc. are mainly used.
本発明のEC物質としては、特に限定されるものではな
いが、非晶質酸化タングステン、酸化モリブデン、Iv
化バナジウム、酸化チタニウム、酸化ニオビウム、−酸
イヒイリジウムなどの酸化物や、これらの複合体からな
るもの、あるいは、有機ビオロゲン化合物、希土類シフ
タロジアニン、プルシアンブルー等の遷移金属の混合原
子価錯体、ポリチオフェン・ポリピロール等の導電性高
分子材料が用いられる。Examples of the EC material of the present invention include, but are not limited to, amorphous tungsten oxide, molybdenum oxide, Iv
oxides such as vanadium oxide, titanium oxide, niobium oxide, and ihyridium oxide, or complexes thereof, organic viologen compounds, rare earth siphthalodianine, mixed valence complexes of transition metals such as Prussian blue, polythiophene, etc. A conductive polymer material such as polypyrrole is used.
電解質は固体電解質、電解液とも利用が可撤であり、用
途に応じて使いわけられる。固体電解質の例としては、
Sin、 5i02. CaF、+、 MgF2゜Zr
O2,丁a20s *の無機絶縁材料の多孔質体と。The electrolyte can be used as either a solid electrolyte or an electrolytic solution, and can be used depending on the purpose. Examples of solid electrolytes include:
Sin, 5i02. CaF, +, MgF2゜Zr
O2, a20s* porous body of inorganic insulating material.
これに吸蔵された水分とからなる薄膜、β−A12Qa
、RbAga 15. Li3N等に代表サレル無a
m4オン導電体材料およびイオン導電性ポリマーが挙げ
られ、電解液としては各種の無機酸、有機酸や、LiC
lO4,LiBFa、 LiAlC1a、 LiPF6
.LiAsF6などの塩をプロピレンカーボネート、γ
−ブチロラクトン、アセトニトリル等に溶解させて得ら
れる非水電解液が用いられ得る。A thin film consisting of moisture occluded in this, β-A12Qa
, RbAga 15. No representative Sarel a for Li3N etc.
Examples include m4-on conductor materials and ionically conductive polymers, and electrolytes include various inorganic acids, organic acids, and LiC.
lO4, LiBFa, LiAlC1a, LiPF6
.. Salts such as LiAsF6 are converted to propylene carbonate, γ
- A nonaqueous electrolyte obtained by dissolving in butyrolactone, acetonitrile, etc. may be used.
対向電極、背景板、対向電極基板等は、公知の材料、形
状のものが使用できる。For the counter electrode, background plate, counter electrode substrate, etc., known materials and shapes can be used.
対向電極としては、カーボンある−いはカーポ4ンにM
nO;+などの減極剤を加えたもの、背景板としては多
孔質セラミックス板、対向電極としてはガラス、セラミ
ックス、プラスチックなどが使われる。As the counter electrode, carbon or carbon is used.
A porous ceramic plate is used as the background plate, and glass, ceramics, plastic, etc. are used as the counter electrode.
[作用]
本発明は、1画素に2つのTPTを有するダブルTFT
型のECDにおいて、TPTのゲート電極、ソース電極
、ドレイン電極及びすべての配線を形成した後に、レー
ザにより縦方向の導通を取り、TPTを製造する手法を
提供するものである。[Operation] The present invention uses a double TFT having two TPTs in one pixel.
In this type of ECD, after forming the gate electrode, source electrode, drain electrode, and all wiring of the TPT, vertical conduction is established using a laser, thereby providing a method for manufacturing the TPT.
この構造では、短絡欠陥の発生場所となる上下配線間の
毛なり部分は前もって形成されている。従って、居間絶
縁膜の穴開は工程でのピンホールの増加の影響は受けな
いこととなり、信頼性が向上するばかりでなく、従来ま
での工程と比べ、工程を大幅に短縮できることから、コ
スト的なメリットも大きい。In this structure, the curly portion between the upper and lower wires, where short-circuit defects occur, is formed in advance. Therefore, drilling holes in the living room insulation film is not affected by the increase in pinholes during the process, which not only improves reliability, but also significantly shortens the process compared to conventional processes, reducing costs. There are also great benefits.
[実施例]
ガラス基板−LにS i07膜、次いで非晶質シリコン
膜をプラズマCVD法により連続してそれぞれ1000
人と2000人堆積した後、非晶質シリコンを第1図2
1.22に示すようにパターニングして第1のTPTと
第2のTPTの半導体層とした0次いでAIをEBA着
にて3000人堆積しパターニングしてソースライン2
3、第1のTPTのソース電極24、第1のTPTのド
レイン電極25.第2のTPTのソース電極2B、第2
のTPTのドレイン電極27及びパワーパスライン2日
を形成した。[Example] A Si07 film and then an amorphous silicon film were sequentially deposited on a glass substrate L using a plasma CVD method to form a film of 1000 ml each.
After depositing 2,000 people, the amorphous silicon was deposited in Figure 1 and 2.
As shown in 1.22, the semiconductor layer of the first TPT and the second TPT was formed by depositing 3000 layers of AI using EBA and patterning to form the source line 2.
3. Source electrode 24 of the first TPT, drain electrode 25 of the first TPT. The source electrode 2B of the second TPT, the second
A TPT drain electrode 27 and a power pass line were formed for two days.
次に層間絶縁膜のS iON膜をプラズマCVD法によ
り3000人堆積した。Next, 3,000 SiON films were deposited as interlayer insulating films by plasma CVD.
その後EB蒸着法によって、1000人のITOを堆積
した後に、パターニングして、ゲートライン29、パワ
ーライン32、第1のTPTのゲートを電極30、第2
のTPTのゲート電極31及び表示画素電極37を形成
した。しかる後に、レーザを33.34,35.38の
部分に照射し上下方向の導通を取っ−た。After that, 1000 ITO layers were deposited by EB evaporation method, and then patterned to connect the gate line 29, power line 32, and the gate of the first TPT to the electrode 30 and the second TPT.
A TPT gate electrode 31 and display pixel electrode 37 were formed. After that, a laser was irradiated to the portions 33, 34 and 35, 38 to establish continuity in the vertical direction.
感光性ポリイミドを用い表示画素電極と周辺のり−ト取
り出し部分以外を覆いパッシベーションlI!l!41
とした。最後に酸化タングステンによるEC物質42を
表示画素部分に形成して、薄膜トランジスタ付きのEC
D基板を作成した。Use photosensitive polyimide to cover areas other than the display pixel electrode and the surrounding glue extraction area for passivation! l! 41
And so. Finally, an EC material 42 made of tungsten oxide is formed in the display pixel portion, and an EC material 42 with a thin film transistor is formed.
A D board was created.
このようにして作成した基板の短絡欠陥の発生率は、絶
縁膜自体の有する欠陥発生率と同じで、非常に小さいも
のであった。この欠陥レベルは層間絶縁膜の膜厚増加と
工程の改良でなくすことができる範囲と考えられている
。The occurrence rate of short circuit defects in the substrate thus produced was the same as the defect occurrence rate of the insulating film itself, and was very small. This defect level is considered to be within the range that can be eliminated by increasing the thickness of the interlayer insulating film and improving the process.
実施例では、感光性ポリイミドをパッシベーション膜を
用いたが、5i02. Sin、 5iONでも何ら問
題ない、またTPT構造もコーブレーナの例をあげたが
、これに限定されることもないことは明らかである。In the example, a passivation film of photosensitive polyimide was used, but 5i02. There is no problem with Sin or 5iON, and although the TPT structure has been given as an example of coplanar, it is clear that it is not limited to this.
[発明の効果]
各画素に薄膜トランジスタを2個付加して所謂面順次駆
動を行なうECDは従来第1のTPTと第2のTPTを
接続するために層間絶縁膜にコンタヱトホールをあけて
いた。しかし、この穴開は工程でコンタクトホール部以
外の層間絶縁膜に惹起されるピンホールが原因でその後
に形成する配線と既に絶縁膜の下に形成しである配線間
での短絡欠陥が極端に増加していた。このため実際に表
示素子をつくって駆動しても短絡が多いという間通点を
有していた。[Effects of the Invention] Conventionally, an ECD that performs so-called field sequential driving by adding two thin film transistors to each pixel has a contact hole formed in an interlayer insulating film to connect a first TPT and a second TPT. However, this hole formation is caused by pinholes caused in the interlayer insulating film other than the contact hole area during the process, and short-circuit defects between the wiring that will be formed later and the wiring that has already been formed under the insulating film are extremely likely to occur. It was increasing. For this reason, even if a display element is actually manufactured and driven, there is a problem in that short circuits occur frequently.
本発明では、層間絶縁膜の上下に配線を形成してから、
導電接続のために必要な部分にレーザを照射して縦方向
の導通をとり導電接続を行う。このため、穴開は工程に
起因する欠陥は発生せず層間絶縁膜の本来持っている絶
縁性を維持することができ、短絡欠陥の少ないECDを
歩留りよく得ることができる。In the present invention, after forming wiring above and below the interlayer insulating film,
Conductive connections are made by irradiating laser beams onto the areas necessary for conductive connections to establish vertical continuity. Therefore, defects due to the hole-drilling process do not occur, and the inherent insulation properties of the interlayer insulating film can be maintained, and ECDs with few short circuit defects can be obtained with a high yield.
また、本発明の応用として、2個のTPTのゲート電極
に対するソース電極、ドレイン電極の基板に対する位置
関係を互いに異なるものを用いて、TPT間へのレーザ
照射を不要にした構造も考えられるが、本発明はこれよ
りもプロセス的に膜の堆積工程やフォトエツチングの工
程が少なくてすむので有、利である。Furthermore, as an application of the present invention, a structure may be considered in which the positional relationships of the source electrode and the drain electrode with respect to the gate electrode of the two TPTs are different from each other with respect to the substrate, thereby eliminating the need for laser irradiation between the TPTs. The present invention is advantageous in that it requires fewer film deposition steps and photoetching steps than this.
TPTを用い表示容部−の大きいECDを作ろうとした
場合、TPTの欠陥を少なくし、工程数も少なくして歩
留りを上げることが求められており、本発明は、このよ
うな点に鑑みて非常に優れたものである。When attempting to make an ECD with a large display capacity using TPT, it is required to reduce defects in TPT and reduce the number of steps to increase yield.The present invention was developed in view of these points. It is very good.
第1図(a) 、 (b)は、本発明(7)TPTが付
加された表示画素の乎面図と断面図。
第2図は1代表的ECDの断面図。
第3図は、各画素にTPTを1個付加したアクティブマ
トリクス型ECDの回路図。
第4図は、各画素にTPTを2個付加したアクティブマ
トリクス型ECUの回路図。
第5図(a)は、コープレーナ型TPTの断面図、(b
)は、スタガー型TPTの断面図、(C)は、逆コーブ
レーナ型TPTの断面図、(d)は、逆スタガー型TP
Tの断面図。
第6図(a)、(b)は、本発明による縦方向の導通を
とる例の接続前及び接続後の断面図。
24:第1のTFTのソース′屯極;125:第1のT
PTのドレイン電極
26:第2のTPTのソース電極
27:第2のTFTのドレイン電極
30:第1のTPTのゲート電極
31:第2のTPTのゲート電極
33.34,35,3Ei :接続部
61ニガラス基板
82.84:導電性薄膜
83:層間絶縁膜
弔1図
tbノ
躬 乙 凹
1α、
(b)第 2 霞
第5図
+C1+dノ
第3図FIGS. 1(a) and 1(b) are a top view and a sectional view of a display pixel to which the TPT of the present invention (7) is added. FIG. 2 is a cross-sectional view of a typical ECD. FIG. 3 is a circuit diagram of an active matrix type ECD in which one TPT is added to each pixel. FIG. 4 is a circuit diagram of an active matrix type ECU in which two TPTs are added to each pixel. FIG. 5(a) is a cross-sectional view of a coplanar TPT, and FIG. 5(b)
) is a cross-sectional view of a staggered TPT, (C) is a cross-sectional view of an inverted coplanar TPT, and (d) is a cross-sectional view of an inverted staggered TPT.
A cross-sectional view of T. FIGS. 6(a) and 6(b) are cross-sectional views before and after connection of an example of vertical conduction according to the present invention. 24: Source terminal of first TFT; 125: First TFT
Drain electrode 26 of PT: Source electrode 27 of second TFT: Drain electrode 30 of second TFT: Gate electrode 31 of first TPT: Gate electrode 33, 34, 35, 3Ei of second TPT: Connection part 61 Glass substrate 82. 84: Conductive thin film 83: Interlayer insulating film 1 Figure tb No. 2 Concave 1α,
(b) 2nd Kasumi Figure 5 + C1 + d Figure 3
Claims (4)
ロミック表示画素と、この表示画素ごとに付加された複
数個の薄膜トランジスタを有するエレクトロクロミック
表示素子において、層間絶縁膜をはさみ、その上下に各
トランジスタの電極としてパターニングされた導電性薄
膜間相互の導電接続が全電極形成後に取られたことを特
徴とするエレクトロクロ ミック表示素子。(1) In an electrochromic display element that has a plurality of electrochromic display pixels formed on an insulating substrate and a plurality of thin film transistors added to each display pixel, an interlayer insulating film is sandwiched, and each An electrochromic display element characterized in that conductive connections between conductive thin films patterned as transistor electrodes are made after all electrodes are formed.
る三層構造の部分にレーザを照射し、上下方向の導通を
取り、電極間相互の導電接続をした特許請求の範囲第1
項記載のエレクトロクロミック表示素子。(2) A laser beam is irradiated to a part of a three-layer structure consisting of an interlayer insulating film and a conductive thin film on the top and bottom to establish vertical conduction and conductive connection between the electrodes.
The electrochromic display element described in .
導電性薄膜である特許請求の範囲第1項記載のエレクト
ロクロミック表示素子。(3) The electrochromic display element according to claim 1, wherein the conductive thin film formed above the interlayer insulating film is a transparent conductive thin film.
である特許請求の範囲第1項記載のエレクトロクロミッ
ク表示素子。(4) The electrochromic display element according to claim 1, wherein the electrochromic substance is amorphous tungsten.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60166844A JPS6227722A (en) | 1985-07-30 | 1985-07-30 | Electrochromic display element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60166844A JPS6227722A (en) | 1985-07-30 | 1985-07-30 | Electrochromic display element |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6227722A true JPS6227722A (en) | 1987-02-05 |
Family
ID=15838696
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60166844A Pending JPS6227722A (en) | 1985-07-30 | 1985-07-30 | Electrochromic display element |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6227722A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7830582B2 (en) | 2003-07-31 | 2010-11-09 | Satoshi Morita | Electrochromic display |
| US7858983B2 (en) | 2003-07-31 | 2010-12-28 | Satoshi Morita | Electrochromic display with current drive circuit |
-
1985
- 1985-07-30 JP JP60166844A patent/JPS6227722A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7830582B2 (en) | 2003-07-31 | 2010-11-09 | Satoshi Morita | Electrochromic display |
| US7858983B2 (en) | 2003-07-31 | 2010-12-28 | Satoshi Morita | Electrochromic display with current drive circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE602004001508T2 (en) | ELECTROCHROMIC DISPLAY DEVICE | |
| US7858983B2 (en) | Electrochromic display with current drive circuit | |
| JPH07128685A (en) | Liquid crystal display | |
| JPS60216377A (en) | Liquid crystal display | |
| JP2003241227A (en) | Electrochemical display element and electrochemical display device | |
| KR19990068027A (en) | Liquid crystal display panel and method for manufacturing the same | |
| US7830582B2 (en) | Electrochromic display | |
| WO2005012994A1 (en) | Electrochromic display | |
| JP2568857B2 (en) | Active matrix substrate | |
| JPH01185522A (en) | Display device driving board | |
| JPS6227722A (en) | Electrochromic display element | |
| JPS61292671A (en) | electrochromic display element | |
| JPS61277929A (en) | electrochromic display element | |
| JPS61292183A (en) | Electrochromic display element | |
| JPS61173287A (en) | Electrochromic display body | |
| JPS612184A (en) | Electrochromic display | |
| JPS61128280A (en) | electrochromic display device | |
| JP2006301302A (en) | Display device | |
| JPH0340511B2 (en) | ||
| JPS614030A (en) | electrochromic display device | |
| JPS61259232A (en) | Electrochromic display element | |
| JPS6197864A (en) | thin film transistor | |
| JPS63253332A (en) | Liquid crystal display device | |
| JPS62262027A (en) | active matrix panel | |
| JPH0464188B2 (en) |