[go: up one dir, main page]

JPS6373707A - voltage follower circuit - Google Patents

voltage follower circuit

Info

Publication number
JPS6373707A
JPS6373707A JP61217411A JP21741186A JPS6373707A JP S6373707 A JPS6373707 A JP S6373707A JP 61217411 A JP61217411 A JP 61217411A JP 21741186 A JP21741186 A JP 21741186A JP S6373707 A JPS6373707 A JP S6373707A
Authority
JP
Japan
Prior art keywords
transistor
current
transistors
collector
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61217411A
Other languages
Japanese (ja)
Inventor
Kazuhiko Nagaoka
一彦 長岡
Katsunori Nanpo
南保 勝典
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP61217411A priority Critical patent/JPS6373707A/en
Publication of JPS6373707A publication Critical patent/JPS6373707A/en
Pending legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Abstract] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、オフセット電流を減少させた電圧フォロワ回
路に関する。
DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to voltage follower circuits with reduced offset current.

従来の技術 第2図は、トランジスタを用いて構成した従来の電圧フ
ォロワ回路を示す図である。第2図で、vlは入力端子
、vOUTは出力端子、vccは電源電圧端子である。
BACKGROUND OF THE INVENTION FIG. 2 is a diagram showing a conventional voltage follower circuit constructed using transistors. In FIG. 2, vl is an input terminal, vOUT is an output terminal, and vcc is a power supply voltage terminal.

トランジスタQ8.Q9はカレントミラーを構成してい
る。トランジスタQ10゜Qllおよび定電流源工。は
、差動増幅器を構成している。トランジスタQ12と定
電流源I4は、差動増幅器の出力を取り出すエミッタフ
ォロワを構成している。コンデンサC2と抵抗R4は、
位相補償用である。抵抗R3は、抵抗R4とトランジス
タQ11のベース電流によって生じたオフセット電流を
補償するためのものである。
Transistor Q8. Q9 constitutes a current mirror. Transistor Q10゜Qll and constant current source. constitutes a differential amplifier. Transistor Q12 and constant current source I4 constitute an emitter follower that takes out the output of the differential amplifier. Capacitor C2 and resistor R4 are
This is for phase compensation. The resistor R3 is for compensating the offset current generated by the resistor R4 and the base current of the transistor Q11.

以上のように構成された従来の電圧フォロワ回路の動作
を説明する。入力信号v1は、トランジスタ08,09
によシ構成されたカレントミラーおよびトランジスタQ
10.Qll、定電流理工3、抵抗R3で構成された差
動増幅器によって、電流信号IC1゜に変換される。そ
して、この電流信号I   は、トランジスタQ12と
定電流源C1゜ ■。で構成されたエミッタフォロワによって出力電圧信
号vQUTとなる。また、出力電圧信号vOUTは、抵
抗R4を介して差動増幅器を構成するトランジスタQ1
1のベースに入力として印加される0次に、従来の電圧
7才ロワ回路のオフセラ)Elについて説明する。トラ
ンジスタQ8 、Q9のベース電流をそれぞれより8.
より9とし、電流増幅率をhFEPs 、hFEP9と
すると、コレクタ電流IC8゜”Cs  は次のように
なる。
The operation of the conventional voltage follower circuit configured as above will be explained. Input signal v1 is transmitted through transistors 08 and 09
Current mirror and transistor Q
10. It is converted into a current signal IC1° by a differential amplifier composed of Qll, constant current Riko 3, and resistor R3. This current signal I is applied to the transistor Q12 and the constant current source C1. An output voltage signal vQUT is generated by an emitter follower configured with . Further, the output voltage signal vOUT is applied to the transistor Q1 which constitutes the differential amplifier via the resistor R4.
The zero-order voltage applied as an input to the base of the conventional voltage 7-year lower circuit (off cell) El will be explained. The base currents of transistors Q8 and Q9 are increased by 8.
9 and the current amplification factors are hFEPs and hFEP9, the collector current IC8°"Cs is as follows.

次ニ、トランジスタQ12のベース電流をより1゜とじ
、トランジスタQ10.Qllのコレクタ電流をそれぞ
れ工C10”C11とすると、第1式より次の式が得ら
れる。
Next, reduce the base current of transistor Q12 by 1°, and reduce the base current of transistor Q10. Assuming that the collector current of Qll is C10''C11, the following equation is obtained from the first equation.

この第2式において・hFEP8”hFEP9=hFK
P・”B8=IB9=IB  とすると第2式は次のよ
うになる。
In this second equation, hFEP8”hFEP9=hFK
If P.''B8=IB9=IB, the second equation becomes as follows.

そして、IC11とIC1゜の差としてあられされるオ
フセット電流Δ工。fh  は次のようになる。
Then, the offset current Δ is the difference between IC11 and IC1°. fh becomes as follows.

Δ”off1=Ic11−IC10=2×IB+lB1
2”””(’)この第4式から明らかなように、第2図
で示す従来の電圧7才ロワ回路では、カレントミラーを
構成するトランジスタQB、09のベース電流トランジ
スタQ12のベース電流にもとづくトランジスタQ10
.Qllのコレクタ電流の差、すなわち、ΔI  がオ
フセット電流として発生するOff1 発明が解決しようとする問題点 従来の電圧フォロワ回路では、カレントミラーを構成す
るトランジスタのベース電流に基〈オフセット電流の発
生が避けられず、このため、十分な回路性能を持つ電圧
フォロワ回路を実現することができなかった。
Δ”off1=Ic11-IC10=2×IB+lB1
2"""(') As is clear from the fourth equation, in the conventional voltage 7-year lower circuit shown in Fig. 2, the base current of transistor QB, 09, which constitutes the current mirror, is based on the base current of transistor Q12. Transistor Q10
.. The difference in the collector current of Qll, that is, ΔI, occurs as an offset current. Therefore, it was not possible to realize a voltage follower circuit with sufficient circuit performance.

本発明は、ベース電流の補償が可能な回路機能の付加に
よりオフセット電流の低減をはかった電圧フォロワ回路
の提供を目的とするものである。
An object of the present invention is to provide a voltage follower circuit that reduces offset current by adding a circuit function that can compensate for base current.

問題点を解決するための手段 上記の目的を達成することができる本発明の電圧7才ロ
ワ回路の構成は、第1および第2のトランジスタで構成
された第1のカレントミラーと、同カレントミラーに各
コレクタが接続され、前記第1および第2のトランジス
タとは逆極性である第3および第4のトランジスタで構
成された差動増幅器と、前記第3のトランジスタのコレ
クタにベースが接続され、第3のトランジスタとは逆極
性である第6のトランジスタと、同第6のトランジスタ
のコレクタに接続され、これとは逆極性である第6のト
ランジスタおよび同第6のトランジスタと同極性でトラ
ンジスタサイズが第6のトランジスタの整数倍に選定さ
れた第7のトランジスタとで構成された第2のカレント
ミラーと、前記第3と第4のトランジスタおよび第6と
第7のトランジスタの各エミッタ共通接続点に接続した
第1および第2の電流源を備えるとともに、前記第3の
トランジスタのベースに信号入力端子を付設し、前記第
2のカレントミラーと第2の電流源との接続点に信号出
力端子を付設したものとなっている。
Means for Solving the Problems The structure of the voltage 7-year lower circuit of the present invention capable of achieving the above object is as follows: a first current mirror composed of first and second transistors; a differential amplifier configured with third and fourth transistors having respective collectors connected to and having opposite polarities to the first and second transistors, and a base connected to the collector of the third transistor, a sixth transistor with a polarity opposite to that of the third transistor; a sixth transistor connected to the collector of the sixth transistor; a sixth transistor with a polarity opposite to that of the third transistor; a second current mirror configured with a seventh transistor in which is selected to be an integral multiple of the sixth transistor, and a common connection point between the emitters of the third and fourth transistors and the sixth and seventh transistors; A signal input terminal is provided at the base of the third transistor, and a signal output terminal is provided at the connection point between the second current mirror and the second current source. It is attached.

作   用 この構成によれば、カレントミラーを構成するトランジ
スタのベース電流を補償する回路機能が発揮される。
Function: According to this configuration, the circuit function of compensating the base current of the transistor constituting the current mirror is exhibited.

実施例 第1図に、本発明の電圧フォロワ回路の実施例を示す。Example FIG. 1 shows an embodiment of the voltage follower circuit of the present invention.

第1図で、vlは入力端子、voU丁は出力端子、vc
cは電源電圧端子である。トランジスタQ1,02は第
1のカレントミラーを構成している。トランジスタQ3
,04及び定電流理工。
In Figure 1, vl is an input terminal, voUd is an output terminal, and vc
c is a power supply voltage terminal. Transistors Q1 and Q02 constitute a first current mirror. Transistor Q3
, 04 and Constant Current Rikou.

は、差動増幅器を構成している。コンデンサC1と抵抗
R2は、位相補償用である。抵抗R1は、抵抗R2とト
ランジスタQ4のベース電流によって生じたオフセット
を補償するために設けた抵抗、Q5はベース電流補正用
のトランジスタである。
constitutes a differential amplifier. Capacitor C1 and resistor R2 are for phase compensation. The resistor R1 is a resistor provided to compensate for the offset caused by the base current of the resistor R2 and the transistor Q4, and Q5 is a transistor for correcting the base current.

トランジスタQ6.Q7は第2のカレントミラーを構成
している。定電流源!2は出力電流である。
Transistor Q6. Q7 constitutes a second current mirror. Constant current source! 2 is the output current.

以上のように構成された本発明の電圧7才ロワ回路にお
いて、そのオフセットについて述べる。
In the voltage 7-year lower circuit of the present invention configured as described above, the offset will be described.

トランジスタQ1.Q2のベース電流をそれぞれIBl
・”B2とし・電流増幅率をhFEPl・hFEP2と
すると、コレクタ電流IC4,Ic2 は次のようにな
る。
Transistor Q1. The base current of Q2 is
・If “B2” and the current amplification factors are hFEPl and hFEP2, the collector currents IC4 and Ic2 are as follows.

次にトランジスタQ5のベース電流をより6 とし、ト
ランジスタQ3.Q4のコレクタ電流をそれぞれIc3
.Ic4とすると第6式より次の式が得られる。
Next, the base current of transistor Q5 is set to 6 Ω, and transistor Q3. The collector current of Q4 is Ic3, respectively.
.. Assuming Ic4, the following equation is obtained from the sixth equation.

工C4=hFEP2xIB2+lB2+IB1この第6
式においてhFEP1=hFEP2=hFEP・IB1
=”B2=”B2とすると第6式は次のようになる。
Engineering C4=hFEP2xIB2+lB2+IB1 This 6th
In the formula hFEP1=hFEP2=hFEP・IB1
If ="B2="B2, then the sixth equation becomes as follows.

そして、工C4とIc3の差としてあられされるオフセ
ット電流Δ工  は次のようになる。
Then, the offset current Δk, which is obtained as the difference between C4 and Ic3, is as follows.

ff2 Δ”off2=Ic4  IC3=2XIB −よりE
j +++−+−(8)この式から明らかなように、第
1のカレントミラーを構成するトランジスタQ1と02
のベース電流にもとづくトランジスタQ3と04のコレ
クタ電流の差、すなわち、Δ”off2がオフセット電
流として発生する。ところで、本発明の電圧7才ロワ回
路では、第8式のオフセット電流  を零ff2 とするため、トランジスタQ6を付加し、”BP=”B
sの関係を成立させることにより、ベース電流によるコ
レクタ電流の差の補償がなされる。
ff2 Δ”off2=Ic4 IC3=2XIB -E
j +++−+−(8) As is clear from this equation, the transistors Q1 and 02 that constitute the first current mirror
The difference between the collector currents of transistors Q3 and 04 based on the base current of , that is, Δ"off2, is generated as an offset current. By the way, in the voltage 7-year lower circuit of the present invention, the offset current of the eighth equation is set to zero ff2. Therefore, transistor Q6 is added, and “BP=”B
By establishing the relationship s, the difference in collector current due to the base current is compensated for.

次に出力電流について述べる。入力信号v1は、トラン
ジスタQ1,02により構成された第1のカレントミラ
ー及びトランジスタ03,04、定電流源I、および抵
抗R1により構成された差動増幅器によって、電流信号
IC3に変換される。そして、トランジスタQ6にはベ
ース電流IBs によって伝達される。トランジスタQ
6のベース電流IB6 とコレクタ電流Ic5 の関係
はトランジスタQ5の電流増幅率をhFEPsとすると
、次のようになる。
Next, we will discuss the output current. The input signal v1 is converted into a current signal IC3 by a first current mirror made up of transistors Q1 and 02, a differential amplifier made up of transistors 03 and 04, a constant current source I, and a resistor R1. The base current IBs is then transmitted to the transistor Q6. transistor Q
The relationship between base current IB6 and collector current Ic5 of transistor Q5 is as follows, assuming that the current amplification factor of transistor Q5 is hFEPs.

IC5”hFEP5×IBs     ・=−−・=(
9)ここで、オフセット電流の影響を補償するための条
件2よりP=より5 を第9式にあてはめ、しかも、h
     ==31     =h FEPI   FEP2  FEPes=hFEPとす
ると第9式は次のようになる。
IC5”hFEP5×IBs ・=−−・=(
9) Here, from condition 2 for compensating the influence of offset current, P=5 is applied to equation 9, and h
==31 =h FEPI FEP2 When FEPes=hFEP, the ninth equation becomes as follows.

I  = 2 X h F E P    ・・・・・
・・−・・・・・・・・・・・・・(10)ところで、
差動増幅器を構成するトランジスタQ3とQ4のコレク
タ電流Ic3.Ic4 と定電流理工、の関係は、ベー
ス電流が十分小さいときには次のようになる。
I = 2
・・・-・・・・・・・・・・・・・・・(10) By the way,
Collector current Ic3. of transistors Q3 and Q4 forming the differential amplifier. The relationship between Ic4 and constant current is as follows when the base current is sufficiently small.

工1=工C3”C4・・・・・・・・・・・・・・・・
・・・・・(11)よって、前記の第7式と第11式お
よび2よりP=IB6 の関係から工、は次のようにな
る。
Work 1 = Work C3”C4・・・・・・・・・・・・・・・
(11) Therefore, from the above equations 7 and 11 and 2, from the relationship P=IB6, the equation becomes as follows.

I 1=2XhFHpX I B p +4X I B
 p −・= −−(12)また、第10式と第12式
からIc5は次のようになる。
I 1=2XhFHpX I B p +4X I B
p −·= −−(12) Also, from the 10th equation and the 12th equation, Ic5 is as follows.

さらに、トランジスタQ6,07によって構成された第
2のカレントミラーおよび、定電流源12と、トランジ
スタQ5のコレクタ電流Ic6の関係は、 トランジス
タQ7のベース電流をより7、電流増幅率をhFENと
すると次のようになる。
Furthermore, the relationship between the second current mirror constituted by the transistors Q6 and Q07, the constant current source 12, and the collector current Ic6 of the transistor Q5 is as follows, assuming that the base current of the transistor Q7 is 7 and the current amplification factor is hFEN. become that way.

ここで、nはトランジスタQ6のトランジスタサイズを
基準としたトランジスタQ7のトランジスタサイズであ
る。
Here, n is the transistor size of the transistor Q7 based on the transistor size of the transistor Q6.

第14式を整理すると、 I B7X (hFEN+ 1 ) +nXIB7(h
FEN+ 1 ) = I 2IB7((hFEN+1
)+n(hFEN+1))=I2よって、 また、コレクタ電流lCe5は 工C3=0より7+IB7(hFE+1)=より7(n
+(hFEN+1))とあられされ、この式のIB7 
 に第16式を代入して、 の関係式が得られる。
Rearranging the 14th formula, I B7X (hFEN+ 1) +nXIB7(h
FEN+1) = I2IB7((hFEN+1
)+n(hFEN+1))=I2 Therefore, the collector current lCe5 is calculated from 7+IB7(hFE+1)=7(n
+(hFEN+1)), and IB7 of this formula
By substituting Equation 16 into , the following relational expression is obtained.

また定電流源11と工、の関係は、第13式と第14式
から次のようにあられされる。
Further, the relationship between the constant current source 11 and the voltage can be expressed as follows from equations 13 and 14.

第16式で、電流増幅率hFEN 、!:hFEP  
が十分大きいとすると第17式は次のようになる。
In the 16th equation, the current amplification factor hFEN,! :hFEP
Assuming that is sufficiently large, Equation 17 becomes as follows.

I 、 = T−x I 、    ・・・・・・・・
・・・・・・・・・・・・・(18)第18式から明ら
かなように、トランジスタの電流増幅率を十分に犬きぐ
するならば、定電流源11を、定電流理工、の1/n+
1にすることができる。
I, = T-x I, ・・・・・・・・・
・・・・・・・・・・・・・・・(18) As is clear from the 18th equation, if the current amplification factor of the transistor is sufficiently controlled, the constant current source 11 should be 1/n+
It can be set to 1.

すなわち第2のカレントミラーの付加で第18式の関係
を成立させるならば定電流源■2の値を大きくしても、
定電流理工、への影響を小さくすることができる。そし
てトランジスタQ3 、Q4によって構成されている差
動増幅器のバランスがよくなシ、トランジスタのばらつ
きによるオフセット電流を小さくできる。
In other words, if the relationship of Equation 18 is established by adding the second current mirror, even if the value of constant current source ■2 is increased,
The influence on constant current science and technology can be reduced. Since the differential amplifier constituted by transistors Q3 and Q4 is well balanced, offset current due to variations in transistors can be reduced.

発明の効果 本発明の電圧フォロワ回路では、ベース電流を補償する
回路を設けたことにより、オフセット電流を減少するこ
とができる。さらに出力部分にカレントミラーを設けた
ことにより、出力用の定電流理工、の電流を大きくして
も、このことによって発生するオフセット電流を小さく
できる効果も奏される。
Effects of the Invention In the voltage follower circuit of the present invention, offset current can be reduced by providing a circuit for compensating base current. Furthermore, by providing a current mirror in the output section, even if the current of the constant current circuit for output is increased, the offset current generated by this can be reduced.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の電圧フォロワ回路を示す図、第2図は
従来の電圧フォロワ回路を示す図である。 Ql、02.Q8.Q9・・・・・・カレントミラーを
構成するトランジスタ、Q3.Q4.Q10.Qll・
・・・・・差動増幅器を構成するトランジスタ、11.
I3・・・・・・差動増幅器用の定電流源、C1,C2
・・・・・・位相補償用コンデンサ、R2、R4・・・
・・・位相補償用抵抗、R1,R3・・・・・・ベース
電流補償用の抵抗、Q5・・・・・・ベース電流補償用
トランジスタ、Qe。 Q7・・・・・・カレントミラーを構成するトランジス
タ、Ql2・・・・・・エミッタフォロワトランジスタ
、I2゜工。・・・・・・出力用の定電流源。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名QI
Q2061;17−−−カレントミラー用トランジスタ
Q3Q4−−一戸漬力埠牌迅闘トランジスタ邸−一−べ
久電テU自゛1賞用トランジスタR1〜−−°<−ス荀
貧灸j冑゛鼾七笈5LR2−−−4立4呂ネ帛゛演用F
くセ℃CI−−−樹1m′期コンデンサ 11工2−−ぜ定」配ミ支りλ 第1図 第2図 6、補正の内容 手続補正書(自発) 昭和61年12月 2r日
FIG. 1 is a diagram showing a voltage follower circuit of the present invention, and FIG. 2 is a diagram showing a conventional voltage follower circuit. Ql, 02. Q8. Q9...Transistor forming a current mirror, Q3. Q4. Q10. Qll・
...Transistor constituting a differential amplifier, 11.
I3... Constant current source for differential amplifier, C1, C2
・・・・・・Phase compensation capacitor, R2, R4...
...Resistor for phase compensation, R1, R3...Resistor for base current compensation, Q5...Transistor for base current compensation, Qe. Q7...Transistor forming a current mirror, Ql2...Emitter follower transistor, I2゜engineering.・・・・・・Constant current source for output. Name of agent: Patent attorney Toshio Nakao and one other QI
Q2061; 17 --- Current mirror transistor Q3Q4 -- Ichinohezuke Rikibo tile quick-fighting transistor house -- 1-be Kuden Te U self 1st prize transistor R1 ~ -- ° <- S xun poor moxibustion Snoring Shichito 5LR2 --- 4 Standing 4 Rone Playing F
Figure 1 Figure 2 Figure 6 Contents of amendment Procedural amendment (voluntary) December 2r, 1985

Claims (1)

【特許請求の範囲】[Claims] 第1および第2のトランジスタで構成された第1のカレ
ントミラーと、同カレントミラーに各コレクタが接続さ
れ、前記第1および第2のトランジスタとは逆極性であ
る第3および第4のトランジスタで構成された差動増幅
器と、前記第3のトランジスタのコレクタにベースが接
続され、第3のトランジスタとは逆極性である第5のト
ランジスタと、同第5のトランジスタのコレクタに接続
され、これとは逆極性である第6のトランジスタおよび
同第6のトランジスタと同極性でトランジスタサイズが
第6のトランジスタの整数倍に選定された第7のトラン
ジスタとで構成された第2のカレントミラーと、前記第
3と第4のトランジスタおよび第6と第7のトランジス
タの各エミッタ共通接続点に接続した第1および第2の
電流源を備えるとともに、前記第3のトランジスタのベ
ースに信号入力端子を付設し、前記第2のカレントミラ
ーと第2の電流源との接続点に信号出力端子を付設した
ことを特徴とする電圧フォロワ回路。
a first current mirror made up of first and second transistors, and third and fourth transistors each having a collector connected to the current mirror and having a polarity opposite to that of the first and second transistors. The configured differential amplifier has a base connected to the collector of the third transistor, a fifth transistor whose polarity is opposite to that of the third transistor, and a base connected to the collector of the fifth transistor, and a base connected to the collector of the third transistor. a second current mirror configured of a sixth transistor having opposite polarity and a seventh transistor having the same polarity as the sixth transistor and whose transistor size is an integral multiple of the sixth transistor; The first and second current sources are connected to a common connection point between the emitters of the third and fourth transistors and the sixth and seventh transistors, and a signal input terminal is attached to the base of the third transistor. , A voltage follower circuit characterized in that a signal output terminal is attached to a connection point between the second current mirror and the second current source.
JP61217411A 1986-09-16 1986-09-16 voltage follower circuit Pending JPS6373707A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61217411A JPS6373707A (en) 1986-09-16 1986-09-16 voltage follower circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61217411A JPS6373707A (en) 1986-09-16 1986-09-16 voltage follower circuit

Publications (1)

Publication Number Publication Date
JPS6373707A true JPS6373707A (en) 1988-04-04

Family

ID=16703780

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61217411A Pending JPS6373707A (en) 1986-09-16 1986-09-16 voltage follower circuit

Country Status (1)

Country Link
JP (1) JPS6373707A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7369776B2 (en) 2004-02-13 2008-05-06 Samsung Electronics Co., Ltd. Bi-directional optical transceiver module

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7369776B2 (en) 2004-02-13 2008-05-06 Samsung Electronics Co., Ltd. Bi-directional optical transceiver module

Similar Documents

Publication Publication Date Title
NL8600292A (en) BRIDGE AMPLIFIER.
JPS60127805A (en) Amplifier circuit cancelling distortion
JPS60130204A (en) Multiplication circuit
JPS6373707A (en) voltage follower circuit
JPS59165508A (en) Integrated circuit current mirror circuit
JPS63185107A (en) Voltage control type current source
JPS6259489B2 (en)
JPH11503590A (en) Distortion compensation for capacitively loaded follower circuits.
JPH04369105A (en) Amplifier
JPH05275942A (en) Differential amplifier circuit
JPS6376508A (en) phase comparator
JPH027715A (en) Circuit arrangement for low-distortion switching of signals
JP3103104B2 (en) Buffer circuit
JPS59813Y2 (en) amplifier circuit
JPH0328581Y2 (en)
JP2605097Y2 (en) Active filter
JPS6025158Y2 (en) electronic volume circuit
JP2530709B2 (en) Square wave triangle wave conversion circuit
JPS6338575Y2 (en)
JPS62224103A (en) power amplifier
JPS6145624Y2 (en)
JP3000698B2 (en) Frequency multiplier / mixer circuit
JP3116359B2 (en) Base current compensation circuit
JPS5929371Y2 (en) Quadrature detection amplifier circuit
JP2737430B2 (en) Frequency multiplication / mixer circuit