[go: up one dir, main page]

JPWO2005048667A1 - 導電性ペーストおよび多層セラミック基板 - Google Patents

導電性ペーストおよび多層セラミック基板 Download PDF

Info

Publication number
JPWO2005048667A1
JPWO2005048667A1 JP2005515429A JP2005515429A JPWO2005048667A1 JP WO2005048667 A1 JPWO2005048667 A1 JP WO2005048667A1 JP 2005515429 A JP2005515429 A JP 2005515429A JP 2005515429 A JP2005515429 A JP 2005515429A JP WO2005048667 A1 JPWO2005048667 A1 JP WO2005048667A1
Authority
JP
Japan
Prior art keywords
conductive paste
ceramic substrate
multilayer ceramic
glass
sintering
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005515429A
Other languages
English (en)
Inventor
正人 野宮
正人 野宮
浦川 淳
淳 浦川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of JPWO2005048667A1 publication Critical patent/JPWO2005048667A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01BCABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/14Conductive material dispersed in non-conductive inorganic material
    • H01B1/16Conductive material dispersed in non-conductive inorganic material the conductive material comprising metals or alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49883Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials the conductive materials containing organic materials or pastes, e.g. for thick films
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092Dispersed materials, e.g. conductive pastes or inks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701Low temperature co-fired ceramic [LTCC]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4061Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dispersion Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Inorganic Chemistry (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Conductive Materials (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

多層セラミック基板(11)に備えるビアホール導体(15)のような配線導体を形成するために用いられる導電性ペーストであって、焼成工程において焼結が生じる温度域を比較的任意に制御することができる導電性ペーストを提供する。金属粉末とガラスフリットと有機ビヒクルとを含有し、金属粉末の粒子表面上には、焼成工程において、多層セラミック基板(11)に備えるセラミック層(12)を焼結させ得る焼結温度では焼結しない無機成分が配置され、ガラスフリットは、上記焼結温度より150〜300℃低い軟化点を有する。

Description

この発明は、多層セラミック基板に備える配線導体を形成するために用いられる導電性ペーストおよび多層セラミック基板に関するもので、特に、多層セラミック基板を製造するにあたって実施される、セラミック層を焼結させるための焼成工程において共焼成される導電性ペースト、およびこの導電性ペーストを用いて形成された配線導体を備える多層セラミック基板に関するものである。
導電性ペーストは、少なくとも金属粉末および有機ビヒクルを含有するものである。導電性ペーストは、これに対してたとえば印刷等を適用して、所望のパターンまたは所望の形態の導体を容易に形成できることから、電子部品の分野において広く用いられている。より具体的には、多層セラミック基板に備える導体膜やビアホール導体といった配線導体を形成するため、導電性ペーストが広く用いられている。
上述したように、多層セラミック基板に備える配線導体を形成するために用いられる導電性ペースト、特に、多層セラミック基板内部に位置する内部導体膜やビアホール導体を形成するために用いられる導電性ペーストは、多層セラミック基板を製造するにあたって、そこに備えるセラミック層を焼結させるための焼成工程において共焼成されることになる。この場合、焼成時の収縮挙動に関して、セラミック層側の収縮挙動と配線導体側の収縮挙動とを可能な限り合わせることが望ましい。
しかしながら、一般に、配線導体を形成するための導電性ペーストは、セラミック層を焼結させ得る焼結温度よりも低温域で収縮を開始するため、セラミック層と配線導体との間で収縮挙動に差が生じる。そのため、この収縮挙動の差によってもたらされる応力が原因となって、得られた多層セラミック基板において、クラックやデラミネーション等の構造欠陥が生じることがある。
上述のような問題の解決を図るため、導電性ペーストの組成に改良を加え、それによって、導電性ペーストにおいて生じる焼結を抑制しようとすることが、たとえば、特開平10−95686号公報(特許文献1)、特開平9−295883号公報(特許文献2)および特開平5−217421号公報(特許文献3)に記載されている。
特許文献1では、ガラスセラミック基板と共焼成されるものであって、導電成分としてのCu、CuO、Cu−CuO混合物またはCu−CuO混合物に対して、特定の金属酸化物または特定の金属を焼結抑制剤として添加した、導電性ペーストが記載されている。
特許文献2では、ガラスセラミック基板と共焼成されるものであって、銅を主成分とする導電成分を含む、導電性ペーストが記載されている。この導電性ペーストは、ガラスセラミック基板中のガラス成分の粘性を低下させる金属酸化物として、アルカリ金属、アルカリ土類金属およびホウ素の少なくとも1種の酸化物を含み、かつ、銅の焼結を遅らせる無機物を含んでいる。
特許文献3では、銅粉末とガラス粉末とを含む導電性ペーストが記載されている。
しかしながら、上述した特許文献1ないし3の各々に記載された導電性ペーストには、以下のような解決されるべき課題がある。
まず、特許文献1に記載のものでは、導電成分の焼結抑制剤として、特定の金属酸化物または特定の金属が粉末の状態で導電性ペーストに添加されているが、このような焼結抑制剤は、導電成分同士の固相焼結に関しては、これを完全に抑制することができず、そのため、焼結の抑制をより十分なものにするには、相応量の焼結抑制剤の添加が必要となる。また、導電性ペーストの焼結は、ガラスセラミック基板から拡散してくるガラスによるものであるため、ガラスの拡散距離に比べて、導電性ペーストによって形成されるべき導体のサイズが大きい場合や、ガラスセラミック基板から拡散するガラス成分の量が十分でない場合には、導体内に未焼結領域が残存することがある。
次に、特許文献2に記載のものでは、ガラスセラミック基板中のガラス成分の拡散を促進するため、アルカリ金属、アルカリ土類金属およびホウ素のうちの少なくとも1種の酸化物が導電性ペースト中に添加されている。しかし、この特許文献2に記載のものにおいても、上記特許文献1に記載のものと同様、導電成分同士の焼結を完全に抑制することができず、そのため、焼結抑制成分となる無機物の添加量や分散状態により、その収縮挙動は大きく変化する。また、アルカリ金属等の添加によって、ガラスセラミック基板中のガラス成分の拡散距離はより長くなり得るものの、ガラス拡散の起点は、あくまでも、導体とガラスセラミック基板との界面にあり、ガラスの粘性を低下させる金属酸化物も、この界面部分からのガラスの拡散に寄与するのみであるため、導体のサイズが大きい場合や、ガラスセラミック基板から拡散し得るガラス成分が少ない場合には、効果は低減し、未焼結領域が残ることがある。
次に、特許文献3に記載のものでは、ガラス粉末が添加されているが、これは、上記特許文献1および2に記載のものの場合と同様、銅の焼結を完全に抑制し得るものではない。また、ガラス粉末を構成するガラス成分の軟化点が、セラミック基板を得るための焼成工程において適用される焼成温度よりも300℃以上低い場合には、導電性ペーストの焼結挙動が変化しないばかりでなく、軟化したガラスが未焼結のセラミック基板内に拡散することにより、所定の焼結温度より低い温度でセラミック基板の焼結が生じ、セラミック基板内で焼結温度が互いに異なる複数の領域が形成され、このことが、クラック等の発生原因となることがある。また、本来、銅粉末の表面は、一般的なガラスに対する濡れ性が良好ではないため、軟化したガラスは、銅粉末同士が焼結する際に粒界部分へと押し出され、結果として、導体の表面に多量のガラス成分が浮き出ることがある。このように浮き出たガラス成分は、たとえばめっきのような表面処理を施す場合、悪影響を及ぼしてしまう。
他方、多層セラミック基板の製造方法として、いわゆる無収縮プロセスを適用するものが注目されている。これは、多層セラミック基板に対する小型化、高機能化、高精度化および高密度化といった要求に応え得るもので、多層セラミック基板を製造するにあたって実施される焼成工程での焼結による歪みや収縮ばらつきを抑制するとともに、多層セラミック基板における異種材料の内蔵を可能にする。
無収縮プロセスには、いくつかの種類がある。たとえば、多層セラミック基板に備える複数のセラミック層となるべき基材用セラミックグリーンシートの各々に沿って、この基材用セラミックグリーンシートとは焼結開始温度または焼結終了温度の異なる無機材料粉末を含む拘束層を配置し、焼成工程において、拘束層による収縮抑制効果を基材用セラミックグリーンシートすなわちセラミック層に及ぼすようにし、無収縮プロセスを達成するようにしたものがある。これは、層間拘束法とでも呼ぶことができるものであり、多層セラミック基板の厚み方向の歪みを抑制し、また、多層セラミック基板にキャビティが形成される場合、このキャビティの部分での歪みを抑制するのに特に効果的である。
その他、無収縮プロセスには、生の状態の多層セラミック基板の両主面に沿って、焼成中に収縮しない拘束層を配置し、焼成工程での多層セラミック基板の収縮を抑制する方法もある。この方法では、拘束層としては、多層セラミック基板の焼成温度では焼結しない多孔質セラミック層や、金属箔等の導体膜が用いられる。また、拘束層は、焼成工程の後、必要に応じて、除去される。
ところで、特定のセラミック層を貫通するように設けられたビアホール導体を備える多層セラミック基板を製造しようとする場合、ビアホール導体の形成のための導電性ペーストは、前述したように、セラミック層を焼結させるための焼成工程において共焼成される。
このような多層セラミック基板の製造において、前述したような無収縮プロセスが適用される場合、焼成工程において、セラミック層は、その主面方向への収縮が抑制されているので、厚み方向にのみ実質的に収縮挙動を示す。この厚み方向への収縮度合いは、無収縮プロセスを適用しない場合の収縮度合いに比べて、大きくなる。他方、ビアホール導体のための導電性ペーストは、等方向的に収縮挙動を示す。その結果、図4に示すような不都合がもたらされることがある。
図4には、焼成後の多層セラミック基板1の一部が拡大された断面図で示されている。この多層セラミック基板1は、前述した層間拘束法による無収縮プロセスを適用して製造されたものの一例であり、複数のセラミック層2の各々に沿って、拘束層3が形成されている。また、特定のセラミック層2を貫通するように、ビアホール導体4が設けられている。
前述したように、焼成工程において、セラミック層2が厚み方向にのみ実質的な収縮挙動を示し、他方、ビアホール導体4については等方向的に収縮挙動を示すため、ビアホール導体4の外周部において、セラミック層2がビアホール導体4から剥離し、そこに隙間5が生じることがある。また、ビアホール導体4の端部が多層セラミック基板1の主面6から隆起し、ビアホール導体4の周囲において比較的大きな隆起部7が形成されてしまうことがある。
また、通常、ビアホール導体4となる導電性ペーストは、セラミック層2の焼結による収縮開始温度よりも低温域で収縮を開始するため、セラミック層2とビアホール導体4との間で収縮挙動が一致せず、このことも、前述した隙間5の発生原因となるとともに、多層セラミック基板1におけるクラックやデラミネーション等の構造欠陥の発生原因となる。
以上のような無収縮プロセスによる多層セラミック基板の製造方法において遭遇する不都合は、ビアホール導体4の形成のために用いる導電性ペーストの焼成時の収縮挙動を任意に制御できる技術が実現されれば、ある程度、解消され得るものと考えられる。これに関して、前述した特許文献1ないし3の各々に記載された技術では、上述した不都合を、満足できる程度に解決するには至らない。
特開平10−95686号公報 特開平9−295883号公報 特開平5−217421号公報
そこで、この発明の目的は、多層セラミック基板に備える配線導体を形成するために用いられる導電性ペーストであって、焼成工程において焼結が生じる温度域を比較的任意に制御することができる導電性ペーストを提供しようとすることである。
この発明の他の目的は、上述した導電性ペーストを用いて形成された配線導体を備える多層セラミック基板を提供しようとすることである。
この発明は、積層された複数のセラミック層とセラミック層に関連して設けられた配線導体とを備える、多層セラミック基板において、配線導体を形成するために用いられ、かつセラミック層を焼結させるための焼成工程において共焼成される、導電性ペーストにまず向けられるものであって、次のような構成を備えることを特徴としている。
すなわち、この発明に係る導電性ペーストは、金属粉末とガラスフリットと有機ビヒクルとを含有し、金属粉末の粒子表面上には、焼成工程においてセラミック層を焼結させ得る焼結温度では焼結しない無機成分が配置され、ガラスフリットは、上記焼結温度より150〜300℃低い軟化点を有していることを特徴としている。
この発明に係る導電性ペーストにおいて、上記焼結温度は800〜1000℃であるとき、ガラスフリットの軟化点は650〜850℃であることが好ましい。
また、この発明に係る導電性ペーストにおいて、ガラスフリットの粘度に関して、log(η/Pa・s)=4を示す温度が800〜950℃の範囲内に存在することが好ましい。
また、この発明に係る導電性ペーストにおいて、上記無機成分の含有量は、金属粉末および無機成分の合計重量に対して、0.5〜8重量%であることが好ましい。
この発明は、また、積層された複数のセラミック層とセラミック層に関連して設けられる配線導体とを備える、多層セラミック基板にも向けられる。この発明に係る多層セラミック基板は、上記配線導体が、この発明に係る導電性ペーストの焼結体からなることを特徴としている。
この発明に係る導電性ペーストは、上述した多層セラミック基板において、特定のセラミック層を貫通するように設けられたビアホール導体を形成するために特に有利に用いられる。
この発明に係る導電性ペーストによれば、これを用いて配線導体が形成される多層セラミック基板を製造するための焼成工程において、セラミック層を焼結させ得る焼結温度では焼結しない無機成分が金属粉末の粒子表面上に配置されているので、焼成工程において、金属粉末は焼結挙動を示しにくくなる。
他方、この発明に係る導電性ペーストによれば、上記焼結温度より150〜300℃低い軟化点を有するガラスフリットを含有しているので、上記焼成工程において、ガラスフリットを構成するガラスが軟化した時点からガラスと無機成分との液相焼結が開始され、金属粉末の粒子表面上に配置されていた無機成分が除去されることにより、金属粉末を焼結させることが可能となる。
この際の金属粉末の焼結挙動は、無機成分とガラスフリットとの相互作用により、より具体的には、ガラスの軟化傾向および無機成分の量に応じて変化する。したがって、これらガラスの軟化傾向および無機成分の量を制御することにより、金属粉末の焼結開始温度を制御することができ、その結果、金属粉末の焼結挙動をセラミック層の焼結挙動に近づけるように制御することができる。その結果、多層セラミック基板の、たとえばビアホール導体周辺における隆起が比較的大きく生じたり、クラック、デラミネーション等の構造欠陥が発生したりすることを抑制することができる。
セラミック層を焼結させ得る焼結温度が800〜1000℃であるとき、金属粉末の粒子表面上に配置される無機成分の選択の幅を広げることができるとともに、無収縮プロセスを適用する場合には、拘束層を構成する材料の選択の幅を広げることができる。この場合において、ガラスフリットの軟化点が650〜850℃に選ぶことにより、この発明による効果をより確実に奏させることができる。
また、ガラスフリットの粘度に関して、log(η/Pa・s)=4を示す温度が800〜950℃の範囲に存在するという条件を満足すれば、この発明による効果をより確実に奏させることができる。
また、この発明に係る導電性ペーストにおいて、金属粉末の表面上に配置される無機成分の含有量が、金属粉末および無機成分の合計重量に対して、前述したように、0.5〜8重量%であることが好ましく、1〜7重量%であることがより好ましい。このような無機成分の含有量は、金属粉末の表面への無機成分の付着状態や金属粉末の表面積にもよるが、たとえば平均粒径が0.5μm以下といように平均粒径の小さい金属粉末では、比表面積が比較的大きいため、0.5重量%未満の無機成分では、焼結抑制効果が不十分となる。他方、たとえば平均粒径が10μm以上といった平均粒径の大きい金属粉末では、比表面積が比較的小さいため、無機成分が8重量%を超えると、無機成分による膜が過剰な厚みとなり、ガラスフリットによる焼結開始効果が得られなくなる。また、過剰な無機成分の存在は、導電性の低下にも繋がるため好ましくない。
図1は、この発明の一実施形態による導電性ペーストを用いて配線導体が形成された多層セラミック基板11を図解的に示す断面図である。 図2は、図1に示した多層セラミック基板11の、ビアホール導体15が設けられた部分16を拡大して示す断面図である。 図3は、この発明による効果を確認するために実施された実験例において、導電性ペーストに含まれるガラスフリットを構成するガラスとして用いられた4種類のガラスA〜Dの軟化曲線を示す図である。 図4は、この発明が解決しようとする課題を説明するためのもので、多層セラミック基板1の一部を拡大して示す断面図である。
符号の説明
11 多層セラミック基板
12 セラミック層
14 導体膜
15 ビアホール導体
図1は、この発明の一実施形態による、導電性ペーストを用いて配線導体が形成された多層セラミック基板11を図解的に示す断面図である。
多層セラミック基板11は、積層された複数のセラミック層12を備えている。また、多層セラミック基板11は、前述した層間拘束法による無収縮プロセスを適用して製造されたものであり、したがって、複数のセラミック層12の各々に沿って、拘束層13が形成されている。
また、多層セラミック基板11は、セラミック層12に関連して設けられる配線導体を備えている。配線導体としては、セラミック層12または拘束層13上に形成されるいくつかの導体膜14、および特定のセラミック層12を貫通するように設けられるいくつかのビアホール導体15がある。
このような多層セラミック基板11を製造するため、たとえば、次のような工程が実施される。
まず、セラミック層12となる基材用セラミックグリーンシートが用意される。基材用セラミックグリーンシートは、たとえば800〜1000℃の温度で焼結させ得る材料組成とされる。一例として、基材用セラミックグリーンシートは、酸化バリウム、酸化ケイ素、アルミナ、酸化ホウ素および/または酸化カルシウムの各粉末を主成分とするセラミック材料粉末に、有機バインダおよび有機溶剤等を加えて得られたスラリーを、シート状に成形することによって得られる。
なお、後述する導電性ペーストを構成する材料の特性のため、焼成工程において還元性雰囲気を必要とする場合には、基材用セラミックグリーンシートに含まれるセラミック材料粉末としては、還元性雰囲気中での焼成においても還元されないものを選ぶ必要がある。
上述した基材用セラミックグリーンシート上には、拘束層13が形成される。拘束層13は、基材用セラミックグリーンシートに含まれるセラミック材料粉末を焼結させ得る焼結温度では実質的に焼結しない無機材料粉末に、有機バインダおよび有機溶剤等を加え、これらを混合することによって、スラリーを作製し、このスラリーを、基材用セラミックグリーンシート上に印刷等によって薄層状に付与することによって形成される。
前述したように、基材用セラミックグリーンシートに含まれるセラミック材料粉末が1000℃以下の温度で焼結可能である場合、拘束層13に含まれる無機材料粉末としては、たとえば、アルミナ粉末、ジルコニア粉末等を主成分として用いることができ、必要に応じて、焼結助剤としてのガラス成分が添加されてもよい。
なお、拘束層13は、図1に示すように、セラミック層12となる基材用セラミックグリーンシートのすべてに形成される必要はない。
他方、導体膜14およびビアホール導体15を形成するための導電性ペーストが作製される。導電性ペーストは、金属粉末とガラスフリットと有機ビヒクルとを含有するものである。
導電性ペーストに含有される金属粉末を構成する金属としては、たとえば、Ag、Au、Cu、Ni、Ag−Pd合金、Ag−Pt合金等の電気伝導性に優れた金属を主成分とするものであることが好ましい。なお、セラミック層12を焼結させるための焼成工程において、セラミック層12との間で無用な反応を起こしたり、焼成中に溶融したりすることがない限り、他の金属粉末または金属酸化物粉末が、添加量が逆転しない範囲で添加されてもよい。金属粉末の粒子形状、平均粒径および粒度分布については、特に限定されるものではないが、平均粒径が0.5〜10μm程度であり、粗大粉や極端な凝集粉のないものが好ましい。
この発明では、上述の金属粉末として、焼成工程においてセラミック層12を焼結させ得る焼結温度では焼結しない無機成分が、その粒子表面上に配置されたものが用いられる。この無機成分としては、たとえば、Al、Si、Zr、Ni、Ti、Nb、MnおよびMgの少なくとも1種を含む酸化物を用いることが可能である。このような無機成分は、焼成工程におけるセラミック層12の収縮条件やガラスフリットとの親和性等の観点からも考慮して選択される必要があるが、特に、Al、SiまたはZrを含む酸化物を用いることが好ましい。
上述した無機成分の含有量、より特定的には無機成分による金属粉末粒子表面でのコート量は、金属粉末粒子表面への無機成分の付着状態や金属粉末の表面積にもよるが、たとえば、前述した0.5〜10μm程度の平均粒径の金属粉末について言えば、金属粉末および無機成分の合計重量に対して、0.5〜8重量%であることが好ましく、1〜7重量%であることがより好ましい。
0.5重量%未満のコート量では、0.5μm以下といった平均粒径の比較的小さい金属粉末では、比表面積が比較的大きいため、無機成分による焼結抑制効果が不十分となる。他方、コート量が8重量%を超えると、たとえば10μm以上といった比較的大きい平均粒径の金属粉末では、比表面積が比較的小さいため、無機成分によるコート膜が過剰な厚みとなり、ガラスフリットによる焼結開始効果が得られにくくなる。また、過剰な厚みのコート膜の存在は、導電性の低下にも繋がる。
金属粉末の粒子表面上に無機成分を配置する方法としては、たとえば、次のような方法を採用することができる。
すなわち、無機成分がアルミナである場合について説明すると、たとえば、金属粉末をアルキルアルミネート等の有機アルミネートによって被覆した後に熱処理する方法、金属粉末をアルミニウム塩溶液中に浸漬した後に、乾燥、熱処理する方法、あるいは、微細なアルミナ粉末をマイクロカプセル法によって処理する方法などを適用することができる。
導電性ペーストに含有されるガラスフリットは、セラミック層12を焼結させ得る焼結温度より150〜300℃低い軟化点を有している。たとえば、焼結温度が800〜1000℃であるとき、ガラスフリットの軟化点は650〜850℃であることが好ましい。なお、上述したガラスフリットの軟化点は、log(η/Pa・s)=6.65となる温度として定義されるものである。
ガラスフリットの軟化点が、セラミック層12の焼結温度より、300℃を超える温度差をもって低い場合には、焼成工程での比較的早い段階で導電性ペーストの焼結が開始されてしまうため、導電性ペーストとセラミック層12との収縮挙動を一致させることができなくなるため好ましくない。他方、ガラスフリットの軟化点が、焼結温度に比べて、150℃未満の温度差しかない場合には、ガラスフリットの十分な軟化が生じず、その結果、ガラス成分の導電性ペースト中での拡散が不十分となり、配線導体に未焼結部分が残されることがあり好ましくない。
また、ガラスフリットの粘度について言えば、log(η/Pa・s)=4を示す温度が800〜950℃の範囲内に存在することが好ましい。
このようなガラスフリットを構成するガラスとしては、好ましくは、Si−B系ガラスが用いられる。より好ましくは、40〜55重量%のSiOと、10〜20重量%のBと、20〜30重量%のBaOおよび/またはSrOとを含む混合物を所定の温度にて溶融した後にガラス化したものが用いられる。セラミック層12との間で過剰な反応を示さないものであれば、ガラスフリットとして、公知の組成のものを用いることができる。
ガラスフリットの粒径は、金属粉末の粒径に応じて選択されることが好ましいが、平均粒径が0.5〜3μm程度とされることが、良好な分散性を可能にする点で好ましく、また、粗大粉や極端な凝集粉のないものが望ましい。
導電性ペーストに含有される有機ビヒクルは、バインダ樹脂と有機溶剤とを混合したものである。特に限定されるものではないが、有機溶剤としては、たとえば、テルピネオール、イソプロピルアルコール、ブチルカルビトール、ブチルカルビトールアセテートなどのアルコール類を用いることができ、他方、バインダ樹脂としては、たとえば、アクリル樹脂、アルキッド樹脂、ブチラール樹脂、エチルセルロース等を用いることができる。また、有機ビヒクルには、必要に応じて、分散剤、可塑剤、活性剤等が添加されてもよい。
また、導電性ペーストには、有機ビヒクル中の有機溶剤に溶解しない樹脂粉末または酸化銅粉末が含有されていてもよい。これら樹脂粉末および酸化銅粉末は、焼成工程において生じる応力を緩和するように作用するものである。樹脂粉末および酸化銅粉末は、その平均粒径が3〜7μm程度であって、粗大粉や極端な凝集粉のないものであることが好ましい。なお、樹脂粉末としては、たとえば、ポリプロピレン、ポリエチレン、ポリスチレン、アクリル樹脂、セルロース樹脂等からなる粉末を用いることができる。
導電性ペーストにおいて、以上のような各成分の含有比率は、たとえば、無機成分が表面に配置された金属粉末が60〜85重量%、ガラスフリットが1〜10重量%、酸化銅粉末が0〜40重量%、有機ビヒクルが10〜25重量%、および有機ビヒクル中の溶剤に溶解しない樹脂粉末が0〜7重量%となるように選ばれることが好ましい。
上述のように、ガラスフリットの好ましい含有比率が1〜10重量%とされるのは、次の理由による。ガラスフリットの含有比率が10重量%を超えると、導電性ペーストによって形成された配線導体の導通抵抗が増加するとともに、ガラスが配線導体の表面に浮きやすくなり、たとえばめっきの析出を阻害するため好ましくない。他方、ガラスフリットの含有比率の下限は、有機ビヒクル中の溶剤成分に溶解しない樹脂成分の量や、ガラスフリットの軟化傾向にも依存するが、前者の樹脂成分が最大限添加されており、結果として金属の含有量が少量であったとしても、ガラスフリットの含有比率が1重量%未満では、金属粉末の粒子表面上の無機成分を除去できるに十分な量に至らず、結果として、配線導体に未焼結部分が残ることがある。
導電性ペーストを作製するにあたっては、上述のような各成分を、たとえば攪拌擂潰機や3本ロール等によって攪拌かつ混練することが行なわれる。
次に、前述した基材用セラミックグリーンシートの特定のものに、ビアホール導体15を設けるための貫通孔が形成される。この場合、基材用セラミックグリーンシート上に拘束層13が形成されている場合には、拘束層13をも貫通するように貫通孔が形成される。
次に、貫通孔に、前述した導電性ペーストが充填され、それによって、未焼成のビアホール導体15が形成される。また、基材用セラミックグリーンシート上または拘束層13上に、導電性ペーストが、スクリーン印刷法、転写法等によって付与され、それによって、未焼成の導体膜14が形成される。なお、本発明に係る導電性ペーストは、導電膜14およびビアホール導体15のどちらにも用いることができるが、拘束層14の拘束力が及びにくいビアホール導体15に用いることが特に好ましい。
次に、図1に示した多層セラミック基板11の生の状態のものを得るため、上述した基材用セラミックグリーンシートが拘束層13とともに積層され、圧着される。
次に、焼成工程が実施され、セラミック層12が焼結するとともに、導電性ペーストが共焼成され、導電性ペーストの焼結体からそれぞれなる導体膜14およびビアホール導体15が形成される。
上述の焼成工程において、拘束層13は、実質的に焼結しないため、拘束層13には実質的な収縮が生じない。そのため、拘束層13による収縮抑制作用が、セラミック層12に及ぼされ、セラミック層12は、厚み方向にのみ実質的に収縮し、その主面と平行な方向への収縮が抑制される。
上述のような拘束層13は、また、焼成工程を終えた時点では、セラミック層12に含まれていた材料の浸透によって緻密化されかつ固化され、製品としての多層セラミック基板11に残される。
以上のようにして、図1に示すような多層セラミック基板11が得られる。
図2は、図1に示した多層セラミック基板11の、ビアホール導体15が設けられた部分16を拡大して示す断面図である。なお、図2は、前述した図4に対応する図でもある。
ビアホール導体15の形成のために、この発明に係る導電性ペーストを用いると、その焼成工程での収縮挙動をセラミック層12側の収縮挙動に近接させることが可能となる。したがって、図2に示すように、ビアホール導体15の外周部において隙間が生じたり、また、ビアホール導体15の端部が大きく隆起したりすることを防止することができる。さらに、多層セラミック基板11においてクラックやデラミネーション等の構造欠陥も生じにくくすることができる。
次に、この発明に係る導電性ペーストの効果を確認するために実施した実験例について説明する。
1.ガラスフリット
導電性ペーストに含有されるガラスフリットとして、図3に示すような軟化曲線をそれぞれ有するガラスA、B、CおよびDの各々からなるものを用意した。これらガラスA〜Cは、40〜55重量%のSiOと、10〜20重量%のBと、20〜30重量%のBaOおよび/またはSrOとを含む混合物からなるもので、その組成比率等を変えることにより、図3に示すような軟化曲線を得るようにした。また、ガラスDは、58重量%のSiOと、29重量%のBaOと、14重量%のAlとを含むものである。
図3に示すように、ガラスAは、log(η/Pa・s)=6.65となる温度として定義される軟化点が610℃であり、log(η/Pa・s)=4を示す温度が690℃であった。ガラスBは、軟化点が720℃であり、log(η/Pa・s)=4を示す温度が820℃であった。ガラスCは、軟化点が780℃であり、log(η/Pa・s)=4を示す温度が945℃であった。ガラスDは、軟化点が875℃であり、log(η/Pa・s)=4を示す温度が1000℃を超えた。
これらガラスA〜Dのうち、ガラスBおよびCについてのみ、軟化点が650〜850℃の範囲にあり、かつlog(η/Pa・s)=4を示す温度が800〜950℃の範囲内に存在している。
2.導電性ペースト
次に、上記ガラスA〜Dのそれぞれからなる各ガラスフリットと、平均粒径3μmの略球形の銅粉末と、テルピネオールにアクリル樹脂を溶解させた有機ビヒクルと、必要に応じて、有機ビヒクル中の溶剤成分に溶解しない樹脂粉末として、平均粒径が3〜7μm程度のポリプロピレン粉末および酸化銅粉末とを用い、以下のような実施例1〜4ならびに比較例1〜5の各々に係る導電性ペーストを作製した。なお、金属粉末としての銅粉末の粒子表面上に無機成分を配置する場合には、この無機成分としてアルミナを用い、このアルミナ被覆銅粉末におけるアルミナのコート量は、銅粉末およびアルミナの合計重量に対して、1重量%とした。
82.0重量%のアルミナ被覆銅粉末と、ガラスBからなる4.5重量%のガラスフリットと、13.5重量%の有機ビヒクルとからなる導電性ペーストを作製した。
82.0重量%のアルミナ被覆銅粉末と、ガラスCからなる4.5重量%のガラスフリットと、13.5重量%の有機ビヒクルとからなる導電性ペーストを作製した。
76.0重量%のアルミナ被覆銅粉末と、ガラスCからなる4.0重量%のガラスフリットと、3.0重量%のポリプロピレン粉末と、17.0重量%の有機ビヒクルとからなる導電性ペーストを作製した。
60.0重量%のアルミナ被覆銅粉末と、ガラスCからなる4.0重量%のガラスフリットと、5.0重量%のポリプロピレン粉末と、14.0重量%の酸化銅粉末と、17.0重量%の有機ビヒクルとからなる導電性ペーストを作製した。
(比較例1)
82.0重量%のアルミナ被覆銅粉末と、ガラスAからなる4.5重量%のガラスフリットと、13.5重量%の有機ビヒクルとからなる導電性ペーストを作製した。
(比較例2)
82.0重量%のアルミナ被覆銅粉末と、ガラスDからなる4.5重量%のガラスフリットと、13.5重量%の有機ビヒクルとからなる導電性ペーストを作製した。
(比較例3)
87.5重量%の無機成分による被覆のない銅粉末と、12.5重量%の有機ビヒクルとからなる導電性ペーストを作製した。
(比較例4)
84.9重量%の無機成分による被覆のない銅粉末と、2.6重量%のアルミナ粉末と、12.5重量%の有機ビヒクルとからなる導電性ペーストを作製した。
(比較例5)
82.0重量%の無機成分による被覆のない銅粉末と、ガラスAからなる4.5重量%のガラスフリットと、13.5重量%の有機ビヒクルとからなる導電性ペーストを作製した。
3.多層セラミック基板
上述した各試料に係る導電性ペーストを、ビアホール導体の形成のために用いて、多層セラミック基板を作製した。
ここで、セラミック層を構成するためのセラミック材料として、酸化バリウム、酸化ケイ素、アルミナおよび酸化ホウ素を主成分とするものであって、1000℃の温度で焼結可能なものを用い、焼成工程では、1000℃の焼成温度を適用した。また、拘束層を構成するための無機材料として、アルミナを用いた。
4.評価
このようにして得られた各試料に係る多層セラミック基板について、クラック発生の有無および隆起量を評価した。これらの結果が、表1の「クラック」および「隆起量」にそれぞれ示されている。なお、「隆起量」については、各試料に係る多層セラミック基板における図2または図4に示したビアホール導体の周辺部での隆起部の高さH(図4参照)の平均値を求めたもので、この測定の対象となったビアホール導体は、焼成後に50μmとなるシートを10層積んで、焼結後において0.5mmの軸線方向長さを有するものであった。
Figure 2005048667
表1に示すように、この発明の範囲内にある実施例1〜4によれば、クラックの発生がなく、また、隆起量については、30μm以下と小さい値を示している。これに対して、この発明の範囲外にある比較例1〜5では、隆起量が30μmを超え、また、クラックが発生するものもある。
特に、実施例1〜4の間で比較すると、実施例3および4では、有機ビヒクル中の溶剤成分に溶解しないポリプロピレン粉末を含み、また、実施例4では、さらに酸化銅粉末を含んでいるので、これら実施例3および4の各々の隆起量は、マイナスの値を示している。
実施例1と比較例1とを比較すると、実施例1では、ガラスフリットとしてガラスBからなるものを用い、比較例1では、ガラスフリットとしてガラスAからなるものを用いた点で異なっている。その結果、比較例1では、用いたガラスAの軟化傾向が低温側すぎるため、焼結過程の早い段階から導電性ペーストの焼結収縮が開始されてしまい、セラミック層の焼結収縮との間でタイミングがずれ、その結果、隆起量が増加している。
実施例2と比較例2とを比較すると、実施例2では、ガラスCからなるガラスフリットを用い、比較例2では、ガラスDからなるガラスフリットを用いた点で異なっている。その結果、比較例2では、ガラスDの軟化傾向が高温側すぎるため、焼結過程おいて導電性ペーストが焼結収縮を示さなくなり、これによっても、隆起量が増加している。
比較例3では、導電性ペーストにおいて焼結抑制に寄与する材料が含まれていないので、隆起量がかなり大きくなっている。また、ガラスフリットが添加されておらず、ビアホール導体とセラミック基板との間の適度な接合を形成し得る材料が含まれていないため、図4に示したような隙間5が発生していた。
比較例4では、表1には示されていないが、導電性ペーストにおいて一部未焼結部分が残存していた。また、比較例3と同様に、ビアホール導体とセラミック基板との間の適度な接合を形成し得る材料が含まれていないため、図4に示したような隙間5が発生していた。
比較例5では、表1には示されていないが、導電性ペーストの焼結体の表面にガラスリッチな部分が形成され、めっき膜の析出が阻害された。
以上、この発明を、無収縮プロセスを適用して製造される多層セラミック基板に関連して説明したが、無収縮プロセスによらない製造方法によって製造される多層セラミック基板に対しても、この発明に係る導電性ペーストを適用することができる。

Claims (6)

  1. 積層された複数のセラミック層と前記セラミック層に関連して設けられた配線導体とを備える、多層セラミック基板において、前記配線導体を形成するために用いられ、かつ前記セラミック層を焼結させるための焼成工程において共焼成される、導電性ペーストであって、
    金属粉末とガラスフリットと有機ビヒクルとを含有し、
    前記金属粉末の粒子表面上には、前記焼成工程において前記セラミック層を焼結させ得る焼結温度では焼結しない無機成分が配置され、
    前記ガラスフリットは、前記焼結温度より150〜300℃低い軟化点を有している、導電性ペースト。
  2. 前記焼結温度は800〜1000℃であり、前記ガラスフリットの軟化点は650〜850℃である、請求項1に記載の導電性ペースト。
  3. 前記ガラスフリットの粘度について、log(η/Pa・s)=4を示す温度が800〜950℃の範囲内に存在する、請求項1に記載の導電性ペースト。
  4. 前記無機成分の含有量は、前記金属粉末および前記無機成分の合計重量に対して、0.5〜8重量%である、請求項1に記載の導電性ペースト。
  5. 積層された複数のセラミック層と前記セラミック層に関連して設けられる配線導体とを備える、多層セラミック基板であって、前記配線導体は、請求項1ないし4のいずれかに記載の導電性ペーストの焼結体からなる、多層セラミック基板。
  6. 前記配線導体は、特定の前記セラミック層を貫通するように設けられたビアホール導体を含む、請求項5に記載の多層セラミック基板。
JP2005515429A 2003-11-14 2004-11-10 導電性ペーストおよび多層セラミック基板 Pending JPWO2005048667A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003384739 2003-11-14
JP2003384739 2003-11-14
PCT/JP2004/016636 WO2005048667A1 (ja) 2003-11-14 2004-11-10 導電性ペーストおよび多層セラミック基板

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2010246193A Division JP5077418B2 (ja) 2003-11-14 2010-11-02 多層セラミック基板の製造方法

Publications (1)

Publication Number Publication Date
JPWO2005048667A1 true JPWO2005048667A1 (ja) 2007-11-29

Family

ID=34587334

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2005515429A Pending JPWO2005048667A1 (ja) 2003-11-14 2004-11-10 導電性ペーストおよび多層セラミック基板
JP2010246193A Expired - Lifetime JP5077418B2 (ja) 2003-11-14 2010-11-02 多層セラミック基板の製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2010246193A Expired - Lifetime JP5077418B2 (ja) 2003-11-14 2010-11-02 多層セラミック基板の製造方法

Country Status (6)

Country Link
US (2) US7569162B2 (ja)
EP (1) EP1684559A4 (ja)
JP (2) JPWO2005048667A1 (ja)
KR (1) KR20060061380A (ja)
CN (1) CN100589680C (ja)
WO (1) WO2005048667A1 (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7569162B2 (en) * 2003-11-14 2009-08-04 Murata Manufacturing Co., Ltd. Electrically conductive paste and multilayer ceramic substrate
JP4934993B2 (ja) * 2005-05-25 2012-05-23 住友電気工業株式会社 導電性ペーストおよびそれを用いた配線基板
US8063315B2 (en) 2005-10-06 2011-11-22 Endicott Interconnect Technologies, Inc. Circuitized substrate with conductive paste, electrical assembly including said circuitized substrate and method of making said substrate
JP2007214427A (ja) * 2006-02-10 2007-08-23 Shinko Electric Ind Co Ltd 配線基板の製造方法
CN101246871B (zh) * 2007-02-15 2010-09-01 Tdk株式会社 多层陶瓷衬底及其制造方法
US7736544B2 (en) * 2007-04-26 2010-06-15 E. I. Du Pont De Nemours And Company Electrically conductive composition for via-holes
JP5133047B2 (ja) * 2007-12-28 2013-01-30 太陽誘電株式会社 電子部品の製造方法
JP5383363B2 (ja) * 2008-07-29 2014-01-08 京セラ株式会社 配線基板およびその製造方法
JP5382225B2 (ja) * 2010-07-29 2014-01-08 株式会社村田製作所 セラミック多層基板およびその製造方法
JP5606268B2 (ja) * 2010-10-27 2014-10-15 日本特殊陶業株式会社 多層配線基板の製造方法
CN102176434A (zh) * 2010-12-24 2011-09-07 苏州达方电子有限公司 气密陶瓷层结构与制造方法
EP2677726A4 (en) * 2011-02-15 2014-08-06 Nec Casio Mobile Comm Ltd PORTABLE ELECTRONIC DEVICE AND METHOD FOR PROTECTING THE PORTABLE ELECTRONIC DEVICE
ES2390427B1 (es) 2011-04-14 2013-07-04 Roca Sanitario, S. A. Composición de una pasta conductora eléctrica co-sinterizable a altas temperaturas y su integración en materiales cerámicos en base porcelana, gres, gres porcelánico o similares
JP5662361B2 (ja) * 2012-02-09 2015-01-28 京都エレックス株式会社 セラミック基板ヒータ用抵抗体ペーストおよびセラミック基板ヒータ
CN103517577A (zh) * 2012-06-26 2014-01-15 位速科技股份有限公司 陶瓷封装基板的导电柱制造方法
US8785784B1 (en) 2013-03-13 2014-07-22 Boulder Wind Power, Inc. Methods and apparatus for optimizing structural layout of multi-circuit laminated composite assembly
US8867322B1 (en) 2013-05-07 2014-10-21 WD Media, LLC Systems and methods for providing thermal barrier bilayers for heat assisted magnetic recording media
US9793775B2 (en) 2013-12-31 2017-10-17 Boulder Wind Power, Inc. Methods and apparatus for reducing machine winding circulating current losses
JP6801705B2 (ja) * 2016-03-11 2020-12-16 株式会社村田製作所 複合基板及び複合基板の製造方法
WO2017154339A1 (ja) * 2016-03-11 2017-09-14 日本碍子株式会社 接続基板の製造方法
WO2017159055A1 (ja) * 2016-03-18 2017-09-21 株式会社村田製作所 導電性ペースト、導電パターンの形成方法、及びガラス物品
KR101860745B1 (ko) * 2016-04-18 2018-05-24 (주)창성 가소성수지를 적용한 내압착용 전극 페이스트 조성물 및 이를 이용한 칩부품 제조 방법
KR102005274B1 (ko) * 2017-06-29 2019-07-31 주식회사 디아이티 다층 세라믹 기판 및 그의 제조 방법
JP6828673B2 (ja) * 2017-12-15 2021-02-10 株式会社村田製作所 積層型インダクタ部品及び積層型インダクタ部品の製造方法
JP7332128B2 (ja) * 2019-01-10 2023-08-23 株式会社マテリアル・コンセプト 電子部品及びその製造方法

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4400214A (en) * 1981-06-05 1983-08-23 Matsushita Electric Industrial, Co., Ltd. Conductive paste
US4381945A (en) 1981-08-03 1983-05-03 E. I. Du Pont De Nemours And Company Thick film conductor compositions
US4594181A (en) * 1984-09-17 1986-06-10 E. I. Du Pont De Nemours And Company Metal oxide-coated copper powder
JPS6222868A (ja) * 1985-07-22 1987-01-31 Copal Co Ltd 導伝性組成物
JPS6355807A (ja) * 1986-08-27 1988-03-10 古河電気工業株式会社 導電性ペ−スト
US5298330A (en) * 1987-08-31 1994-03-29 Ferro Corporation Thick film paste compositions for use with an aluminum nitride substrate
US5126915A (en) * 1989-07-28 1992-06-30 E. I. Du Pont De Nemours And Company Metal oxide-coated electrically conductive powders and compositions thereof
US5283104A (en) * 1991-03-20 1994-02-01 International Business Machines Corporation Via paste compositions and use thereof to form conductive vias in circuitized ceramic substrates
US5312648A (en) * 1991-09-05 1994-05-17 Technalum Research, Inc. Method for coating particles using counter-rotating disks
JPH05217421A (ja) 1992-02-07 1993-08-27 Nippon Steel Corp メタライズ用組成物
JP3328783B2 (ja) * 1992-05-25 2002-09-30 ホソカワミクロン株式会社 複合粒子の製造方法、並びにその方法により得られた複合粒子
JPH06203626A (ja) * 1993-01-06 1994-07-22 Asahi Chem Ind Co Ltd 低温焼成可能な導電性ペースト
JP3420426B2 (ja) 1996-04-26 2003-06-23 京セラ株式会社 銅メタライズ組成物及びそれを用いたガラスセラミック配線基板
JPH1051088A (ja) * 1996-05-28 1998-02-20 Ngk Spark Plug Co Ltd セラミック配線基板およびその製造方法
US5716552A (en) * 1996-06-24 1998-02-10 Delco Electronics Corp. Thick-film conductor compostions comprising silver or palladium particles coated with alumina or zirconia
JP3517062B2 (ja) 1996-09-20 2004-04-05 京セラ株式会社 銅メタライズ組成物及びそれを用いたガラスセラミック配線基板
JP3642648B2 (ja) 1997-01-30 2005-04-27 京セラ株式会社 回路基板
JP3756283B2 (ja) * 1997-03-31 2006-03-15 三ツ星ベルト株式会社 窒化アルミ基板用銅導体ペースト及び窒化アルミ基板
JP3419321B2 (ja) * 1998-09-24 2003-06-23 株式会社村田製作所 セラミック電子部品およびその製造方法
JP3656484B2 (ja) * 1999-03-03 2005-06-08 株式会社村田製作所 セラミック多層基板の製造方法
EP1184882A4 (en) * 2000-01-28 2007-12-12 Tdk Corp DRIVER NETWORK INTEGRATED WITH MULTILAYER CARD, MULTILAYER CARD WITH INTEGRATED CONDUCTOR NETWORK AND METHOD FOR MANUFACTURING MULTILAYER CARD
TW507484B (en) * 2000-03-15 2002-10-21 Matsushita Electric Industrial Co Ltd Method of manufacturing multi-layer ceramic circuit board and conductive paste used for the same
JP4121236B2 (ja) * 2000-03-29 2008-07-23 株式会社巴川製紙所 回路形成用荷電性粉末
JP3915387B2 (ja) * 2000-08-29 2007-05-16 昭栄化学工業株式会社 導体ペースト
JP2002076638A (ja) * 2000-08-31 2002-03-15 Kyocera Corp 低温焼成セラミック回路基板
JP2002198626A (ja) 2000-12-27 2002-07-12 Kyocera Corp 低温焼成セラミック回路基板の製造方法
JP3564089B2 (ja) * 2001-01-24 2004-09-08 株式会社ノリタケカンパニーリミテド 導体ペースト及びその製造方法
US7157023B2 (en) * 2001-04-09 2007-01-02 E. I. Du Pont De Nemours And Company Conductor compositions and the use thereof
JP3734731B2 (ja) * 2001-09-06 2006-01-11 株式会社ノリタケカンパニーリミテド セラミック電子部品及びその製造方法
JP3743406B2 (ja) 2001-10-05 2006-02-08 株式会社村田製作所 導電性ペースト、積層セラミック電子部品の製造方法および積層セラミック電子部品
US6762369B2 (en) * 2001-10-29 2004-07-13 Matsushita Electric Industrial Co., Ltd. Multilayer ceramic substrate and method for manufacturing the same
JP2003179320A (ja) 2001-12-11 2003-06-27 Kyocera Corp セラミック配線基板
JP3744439B2 (ja) * 2002-02-27 2006-02-08 株式会社村田製作所 導電性ペーストおよび積層セラミック電子部品
US7147804B2 (en) * 2003-01-24 2006-12-12 E. I. Du Pont De Nemours And Company Terminal electrode compositions for multilayer ceramic capacitors
US7030048B2 (en) * 2003-08-05 2006-04-18 E. I. Du Pont De Nemours And Company Thick film dielectric compositions for use on aluminum nitride substrates
US7569162B2 (en) * 2003-11-14 2009-08-04 Murata Manufacturing Co., Ltd. Electrically conductive paste and multilayer ceramic substrate

Also Published As

Publication number Publication date
US20070080329A1 (en) 2007-04-12
KR20060061380A (ko) 2006-06-07
CN100589680C (zh) 2010-02-10
US7569162B2 (en) 2009-08-04
JP2011023762A (ja) 2011-02-03
JP5077418B2 (ja) 2012-11-21
EP1684559A1 (en) 2006-07-26
US20090272566A1 (en) 2009-11-05
EP1684559A4 (en) 2009-08-19
WO2005048667A1 (ja) 2005-05-26
CN1868242A (zh) 2006-11-22

Similar Documents

Publication Publication Date Title
JP5077418B2 (ja) 多層セラミック基板の製造方法
JP4507012B2 (ja) 多層セラミック基板
JP7508770B2 (ja) 積層セラミックコンデンサ内部電極用の導電性ペースト組成物およびその製造方法、並びに、導電性ペースト
JP2002110444A (ja) 導電性ペーストおよび積層セラミック電子部品
JP4059148B2 (ja) 導電性ペーストおよびセラミック多層基板
JP4420136B2 (ja) セラミック成形体の製造方法
JP4385484B2 (ja) 多層セラミック基板の製造方法および銅系導電性ペースト
JP3467873B2 (ja) 多層セラミック基板の製造方法
JP4385726B2 (ja) 導体ペーストおよびそれを用いた積層セラミックコンデンサの製造方法
WO2009119198A1 (ja) セラミック基板の製造方法
JP4844317B2 (ja) セラミック電子部品およびその製造方法
JP2002197922A (ja) 導電性ペーストおよびセラミック回路基板の製法
JP4097276B2 (ja) 多層セラミックス基板及びその製造方法
JP4797534B2 (ja) 多層セラミックス基板
JP4420137B2 (ja) セラミック成形体の製造方法
JP2009231301A (ja) 多層セラミック基板およびその製造方法
WO2013089128A1 (ja) 導電性組成物、多層セラミック基板およびその製造方法
JP2005310694A (ja) 導電性ペースト及び積層セラミック電子部品の製造方法
JP4590674B2 (ja) 多層セラミック基板の製造方法
JP3628088B2 (ja) 窒化アルミニウム多層配線基板およびその製造方法
JPH0697659A (ja) 低温焼成セラミックス多層基板及びその製造方法
TW200842900A (en) Electrically conductive composition for via-holes
JP2005116337A (ja) 導電性ペースト、ビアホール導体及び多層セラミック基板
JP4804110B2 (ja) 配線基板の製造方法
JP2007220856A (ja) 多層セラミック基板

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090317

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090518

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090908

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091022

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100324

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100803

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101102

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20101112

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20101210

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20110210

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111220