JPWO2018186457A1 - スレーブ装置およびホスト装置 - Google Patents

Abstract

スレーブ装置は、第１のインターフェイス及び第２のインターフェイスの少なくとも一方でホスト装置と接続されるスレーブ装置であって、第２のインターフェイスと異なる第３のインターフェイスで接続する他のスレーブ装置の端子群と同一の位置に設けられる第１の端子群および第２の端子群と、前記第１の端子群の特定の端子に、スレーブ装置に電源が供給されてから予め定められた時間以内に、予め定められた電圧レベルを出力する信号入出力部と、を備える。

Description

本開示は、相互に接続が可能なスレーブ装置及びホスト装置に関する。

近年、フラッシュメモリ等の大容量の不揮発性記憶素子を備え、高速でのデータ処理が可能な、例えばカード形状のＳＤ（Ｓｅｃｕｒｅ Ｄｉｇｉｔａｌ）カード、コンパクトフラッシュ（登録商標）といったスレーブ装置が市場に普及している。このようなスレーブ装置は、パーソナルコンピュータ、スマートフォン、デジタルカメラ、オーディオプレーヤ及びカーナビゲーションシステム等のホスト装置に装着されて使用される（特許文献１参照）。

特開２０１６−１６７１６７号公報

スレーブ装置の一種であるＳＤカードには、シングルエンド（レガシー、ＬＶ（Ｌｏｗ Ｖｏｌｔａｇｅ））のインターフェイスをサポートするカード、差動信号を用いることで伝送速度高速化を実現したＵＨＳ（Ｕｌｔｒａ Ｈｉｇｈ Ｓｐｅｅｄ）−ＩＩのインターフェイスをサポートするカード等がある。さらに、汎用インターフェイスであるＰＣＩ（Ｐｅｒｉｐｈｅｒａｌ Ｃｏｍｐｏｎｅｎｔ Ｉｎｔｅｒｃｏｎｎｅｃｔ） Ｅｘｐｒｅｓｓ（登録商標）（ＰＣＩｅ）をＳＤカードに導入することが望まれている。

しかしながら、スレーブ装置が、カード形状やカードのサイズの制約から、新たに導入されるインターフェイスを既存のインターフェイス用端子群に割り当ててホスト装置と接続する場合、ホスト装置は、スレーブ装置と接続するインターフェイスの方式が何であるかを識別して、インターフェイスの方式を適合させなければ、正常な通信が出来ない。

また、ホスト装置がインターフェイスの方式を適合させずに通信を始めると、スレーブ装置のインターフェイス回路に障害が発生する、あるいは破壊されるといった問題が発生する可能性がある。

本開示は、上記課題に鑑みてなされたものであり、スレーブ装置が新たに導入されるインターフェイスでホスト装置に接続しているか否かをホスト装置が容易に識別することができるスレーブ装置及びホスト装置を提供することである。

本開示のスレーブ装置は、第１のインターフェイス及び／又は第２のインターフェイスでホスト装置と接続されるスレーブ装置である。スレーブ装置は、第１の端子群および第２の端子群と、信号入出力部と、を備える。第１の端子群および第２の端子群は、上記第２のインターフェイスと異なる第３のインターフェイスで接続する他のスレーブ装置の端子群と同一の位置に設けられる。信号入出力部は、第１の端子群の特定の端子に、スレーブ装置に電源が供給されてから予め定められた時間以内に、予め定められた電圧レベルを出力する。

本開示のスレーブ装置は、第１のインターフェイスでホスト装置と接続されるスレーブ装置であって、第１のインターフェイスと異なる第２のインターフェイスで接続する他のスレーブ装置の端子群と同一の位置に設けられる第１の端子群と、第１の端子群と異なる位置に設けられ、スレーブ装置が第１のインターフェイスに対応しているか否かの判定に用いられる第２の端子と、を備える。

本開示のホスト装置は、第１のインターフェイス及び第２のインターフェイスの少なくとも一方でスレーブ装置と接続されるホスト装置であって、第２のインターフェイスと異なる第３のインターフェイスで接続する他のスレーブ装置の端子群と同一の位置に設けられる第１の端子群および第２の端子群に接続するためのコネクタと、第１の端子群の特定の端子の電圧レベルを一定に保つ又は電圧レベルを変化させる信号入出力部と、スレーブ装置から信号入出力部を介して受信した信号に基づいて、スレーブ装置と接続するインターフェイスが第２のインターフェイスか否かを判定する判定部と、を備える。

本開示によれば、スレーブ装置が新たに導入されるインターフェイスでホスト装置に接続しているか否かを、ホスト装置が容易に識別することが可能になる。

図１は、実施の形態１に係るスレーブ装置のピン配置の一例を示す図である。 図２は、実施の形態１に係るホスト装置とスレーブ装置が接続されたリムーバブルシステムの識別信号用ラインにおける構成を説明したブロック図である。 図３は、実施の形態１に係る識別信号用ラインにおける信号の第１の例を示す図である。 図４は、実施の形態１に係る識別信号用ラインにおける信号の第２の例を示す図である。 図５は、実施の形態１に係るホスト装置の初期化処理の一例を示すフローチャートである。 図６は、実施の形態２に係るホスト装置とスレーブ装置が接続されたリムーバブルシステムの識別信号用ラインにおける構成を説明したブロック図である。 図７は、実施の形態２に係る識別信号用ラインにおける信号の一例を示す図である。 図８は、実施の形態２に係るホスト装置の初期化処理の一例を示すフローチャートである。 図９は、実施の形態３に係るスレーブ装置のピン配置の一例を示す図である。 図１０は、実施の形態３に係るホスト装置とスレーブ装置が接続されたリムーバブルシステムの識別信号用ラインにおける構成を説明したブロック図である。 図１１は、実施の形態３に係る識別信号用ラインにおける信号の一例を示す図である。 図１２は、実施の形態３に係るホスト装置の初期化処理の一例を示すフローチャートである。 図１３は、実施の形態４に係るホスト装置とスレーブ装置が接続されたリムーバブルシステムの識別信号用ラインにおける構成を説明したブロック図である。 図１４は、実施の形態４に係る識別信号用ラインにおける信号の一例を示す図である。

（実施の形態）
以下、適宜図面を参照しながら、実施の形態を詳細に説明する。但し、必要以上に詳細な説明は省略する場合がある。例えば、既によく知られた事項の詳細説明や実質的に同一の構成に対する重複説明を省略する場合がある。これは、以下の説明が不必要に冗長になるのを避け、当業者の理解を容易にするためである。なお、同じ符号を付した構成要素については、それぞれの実施の形態において同一の機能を有するものとする。

なお、本開示は、当業者が理解するための添付図面及び以下の説明を提供するのであって、これらによって請求の範囲に記載の主題を限定することを意図するものではない。

（実施の形態１）
［１−１．スレーブ装置のピン配置］
図１は、実施の形態１に係るスレーブ装置１００のピン配置の一例を示す図である。

図１に実施の形態１に係るスレーブ装置１００は、ホスト装置とのインターフェイスとして、レガシーＩ／Ｆ（レガシーインターフェイス）および、ＵＨＳ−ＩＩ Ｉ／Ｆ、又は、ＰＣＩｅ Ｉ／Ｆの規格に対応するＳＤカードである。

なお、スレーブ装置１００は、矢印Ｘの方向にホスト装置に挿入される。

図１に示すスレーブ装置１００には、電源ライン又はグランドライン又は信号ラインにそれぞれ対応する１７個の端子（ＰＩＮ＃１〜ＰＩＮ＃１７）が配置されている。

スレーブ装置１００のＰＩＮ＃１〜ＰＩＮ＃１７は、スレーブ装置１００がホスト装置へ挿入される挿入方向（矢印Ｘ）に対して、略垂直な第１の列、及び、第１の列よりも挿入方向に対して手前にある第２の列に２列で配置される。

具体的には、ＰＩＮ＃１〜ＰＩＮ＃９は、スレーブ装置１００の前端側の領域Ｒ１（第１の列）に設けられ、ＰＩＮ＃１０〜ＰＩＮ＃１７は、領域Ｒ１と異なる領域Ｒ２（第２の列）に設けられる。領域Ｒ１内のＰＩＮと領域Ｒ２内のＰＩＮとは２列に列を為している。

領域Ｒ１の端子群は、レガシーＩ／Ｆに対応する端子群である。また、領域Ｒ２の端子群は、ＵＨＳ−ＩＩ Ｉ／ＦまたはＰＣＩｅ Ｉ／Ｆの規格に対応する端子群である。

スレーブ装置１００は、ホスト装置との接続時に、領域Ｒ１の端子群、即ちレガシーＩ／Ｆのピンのうち、予め定められたピンを介した信号線において、領域Ｒ２の端子群がＰＣＩｅ Ｉ／Ｆの規格に対応しているか否かをホスト装置に識別させる識別信号の送信を行う。

以下、ＰＣＩｅ Ｉ／Ｆの規格に対応することを示す識別信号をホスト装置に送信する信号線を「識別信号用ライン」と記載する。

また、スレーブ装置１００とホスト装置とは、インターフェイスの初期化が完了した後、識別信号用ラインにおいて、種々の信号（例えば、制御信号）の送受信を行う。

例えば、スレーブ装置１００とホスト装置は、識別信号用ラインにおいて、リセットを要求する信号、参照クロック信号を要求する信号、電力管理のための信号、または、割り込み信号の送受信を行っても良い。

［１−２．実施の形態１にかかるリムーバブルシステムの構成及び動作］
［１−２−１．構成］
図２は、実施の形態１に係るホスト装置３００とスレーブ装置１００が接続されリムーバブルシステムの識別信号用ラインにおける構成を説明したブロック図である。

なお、図示は省略するが、ホスト装置３００とスレーブ装置１００との接続時、スレーブ装置１００のＰＩＮ＃１〜ＰＩＮ＃１７を介した信号線が全て形成されている。

スレーブ装置１００は、識別信号用ライン４００に接続する出力バッファ１０１と、入力バッファ１０２と、インタフェース（Ｉ／Ｆ部）１０３とを有する。

ホスト装置３００は、識別信号用ライン４００に接続する出力バッファ３０１と、入力バッファ３０２と、Ｉ／Ｆ部３０３と、Ｉ／Ｆ判定部３０４と、プルアップ抵抗３０５とを有する。

スレーブ装置１００とホスト装置３００は、スレーブ装置１００への電源投入後、識別信号用ライン４００において、信号の送受信を行うことにより、ホスト装置３００は、スレーブ装置１００がＰＣＩｅに対応しているか否かを識別する。なお、識別信号用ライン４００における信号の送受信については後述する。

また、Ｉ／Ｆ部１０３とＩ／Ｆ部３０３とは、スレーブ装置１００のＰＩＮ＃１〜ＰＩＮ＃１７全てを介して接続しているが、ＰＩＮ＃９以外は図示を省略している。

なお、実施の形態１では、識別信号用ライン４００に領域Ｒ１（第１の列）のＰＩＮ＃９を使用する例につい説明するが、あくまで一例であり、本開示はこれに限定されない。電源端子、グランド端子を除く領域Ｒ１（第１の列）の端子であれば、例えば、ＰＩＮ＃７や、ＰＩＮ＃８であっても良い。

また、ホスト装置３００における出力バッファ３０１は、ＰＩＮ＃９の電圧レベルを変化させる機能を有し、入力バッファ３０２は、ＰＩＮ＃９の電圧レベルをＩ／Ｆ部３０３に伝える機能を有する。

Ｉ／Ｆ判定部３０４は、スレーブ装置１００がＰＣＩｅ Ｉ／Ｆの規格に対応するか否かを判定する機能を有する。

［１−２−２．信号の流れ］
図３および図４は、実施の形態１に係る識別信号用ライン４００における信号の一例を示す図である。

図３および図４の縦軸は、識別信号用ライン、つまり、ＰＩＮ＃９における信号電圧を示し、横軸は、時間を示す。

識別信号用ラインでは、ホスト装置３００の電源投入後、プルアップ抵抗３０５（図２参照）によりハイレベル（Ｈレベル）にプルアップされている。そして、ホスト装置３００は、スレーブ装置１００が挿入されたことを検知した後、スレーブ装置１００に電源を供給し、スレーブ装置１００のインターフェイスの識別を開始する。

ＰＣＩｅ Ｉ／Ｆに対応したスレーブ装置１００は電源が供給されて以降、所定時間ｔ_ＩＤ以内にＰＩＮ＃９をローレベル（Ｌレベル）へドライブする（図３参照）。

一方、ＰＣＩｅ Ｉ／Ｆに対応しないＵＨＳ−ＩＩ Ｉ／Ｆ対応のスレーブ装置１００，及び、ＰＣＩｅ Ｉ／Ｆにも、ＵＨＳ−ＩＩ Ｉ／Ｆにも対応しないレガシーＩ／Ｆのみを備えたスレーブ装置は、電源が供給されて以降、インターフェイスの初期化の実行が完了するまで、ＰＩＮ＃９をＬレベルへもＨレベルへもドライブすることは無い。よって、識別信号用ラインはホスト装置３００のプルアップ抵抗３０４によりＨレベルに保持される（図４参照）。

ホスト装置３００は、スレーブ装置１００への電源供給開始から所定時間ｔ_ＩＤの経過を待ち、インターフェイス識別開始時刻ｔ_ＩＤ以降に、識別信号用ラインの信号レベルを確認し、信号がＬレベル（信号電圧が０Ｖ）の場合に、スレーブ装置１００がＰＣＩｅ Ｉ／Ｆに対応していると判断する。

なお、本開示において、信号がＬレベルであるとは、信号の電圧が０Ｖ及びその近傍にある状態であることをいい、通常０を意味する。一方、信号がＨレベルであるとは、信号の電圧がＬレベルより高く、かつＬレベルの信号と容易に識別が可能な状態であることをいい、通常１を意味する。

ホスト装置３００は識別信号用ライン（ＰＩＮ＃９）における信号レベルがＬレベルの場合には、スレーブ装置１００がＰＣＩｅ Ｉ／Ｆに対応していると判断し、図３に示されるインターフェイスの初期化実行期間に、ＰＣＩｅ Ｉ／Ｆの初期化を実行する。

ＰＣＩｅ Ｉ／Ｆの初期化は、スレーブ装置１００の領域Ｒ２（第２の列）に設けられるＰＩＮ＃１０〜ＰＩＮ＃１７を介して形成された信号線を用いて行われる。

なお、ＰＣＩｅ Ｉ／Ｆの初期化は、スレーブ装置１００の領域Ｒ２（第２の列）に設けられるＰＩＮ＃１０〜ＰＩＮ＃１７を介して形成された信号線のみならず、スレーブ装置１００の領域Ｒ１（第１の列）に設けられるＰＩＮ＃１〜ＰＩＮ＃９の一部を使用しても良い。

スレーブ装置１００は、ホスト装置３００がＰＣＩｅ Ｉ／Ｆの初期化を行う過程で、ＰＩＮ＃９のＬレベルへのドライブを停止し、これにより、識別信号用ラインはホスト装置３００のプルアップ抵抗３０５によりＨレベルに保持される。

なお、図３および図４に示す信号は、あくまで一例であり、本開示はこれに限定されない。また、ＰＣＩｅ Ｉ／Ｆに対応したスレーブ装置１００が識別信号用ラインをＬレベルにドライブする例で説明したが、ホスト装置３００とスレーブ装置１００が、識別信号用ラインを用いてハンドシェイクを行うことによりＰＣＩｅ Ｉ／Ｆ識別を行っても良い。

［１−２−３．初期化処理］
図５は、実施の形態１に係るホスト装置の初期化処理の一例を示すフローチャートである。

図５に示すＳＴ１０７、ＳＴ１０８、ＳＴ１０９の動作は、図４に示した「インターフェイスの初期化実行期間」に、ホスト装置が、スレーブ装置とのインターフェイスの初期化を行う動作である。

まず、ホスト装置３００は、スレーブ装置（ＳＤカード）が挿入されているか否かを判定する（ＳＴ１０１）。この判定は、例えば、ホスト装置３００が有するＳＤカード用コネクタに設けられた抜去検知部が、スレーブ装置が抜き差しされたか否かを検知することによって行われる。

ホスト装置３００は、スレーブ装置が挿入されていない場合（ＳＴ１０１：ＮＯ）、ＳＴ１０１の動作を再び行う。

ホスト装置３００は、スレーブ装置が挿入されている場合（ＳＴ１０１：ＹＥＳ）、スレーブ装置に電源を供給する（ＳＴ１０２）。

なお、ホスト装置３００がスレーブ装置に電源を供給するタイミングは、省電力化のため、スレーブ装置が挿入されたことを検出した後とする処理手順が一般的であるが、スレーブ装置が挿入されたことを検出する前にホスト装置がスレーブ装置に電源を供給しても良い。

次に、ホスト装置３００は、スレーブ装置への電源供給開始から所定時間ｔ_ＩＤの経過を待ち、インターフェイス識別開始時刻ｔ_ＩＤ以降に、ＰＩＮ＃９、つまり、識別信号用ラインの信号レベルを確認する（ＳＴ１０３）。

ホスト装置３００は、ＰＩＮ＃９の信号レベルがＬだった場合（ＳＴ１０４：ＹＥＳ）、挿入されているスレーブ装置がＰＣＩｅ Ｉ／Ｆの規格に対応していると判定し、ＰＣＩｅ Ｉ／Ｆで初期化を行う（ＳＴ１０７）。そして、初期化の動作フローは終了する。

一方、ホスト装置３００は、ＰＩＮ＃９の信号レベルがＬでなかった場合（ＳＴ１０４：ＮＯ）、挿入されているスレーブ装置がＰＣＩｅ Ｉ／Ｆの規格に対応していない、と判定する。この場合、ホスト装置は、スレーブ装置がＵＨＳ−ＩＩ Ｉ／Ｆの規格に対応しているか否かを確認するため領域Ｒ１の端子群（ＰＩＮ＃１〜ＰＩＮ＃９）を介してレガシーＩ／Ｆのコマンドを発行する（ＳＴ１０５）。

ホスト装置３００は、ＳＴ１０５で発行したコマンドに対するスレーブ装置（ＳＤカード）からの応答（レスポンス）を確認して、スレーブ装置がＵＨＳ−ＩＩ Ｉ／Ｆの規格に対応している場合（ＳＴ１０６：ＹＥＳ）、ＵＨＳ−ＩＩ Ｉ／Ｆで初期化を行う（ＳＴ１０８）。そして、初期化の動作フローは終了する。

ホスト装置３００は、ＳＴ１０５で発行したコマンドに対するスレーブ装置（ＳＤカード）からの応答（レスポンス）を確認して、スレーブ装置がＵＨＳ−ＩＩ Ｉ／Ｆの規格に対応していない場合（ＳＴ１０６：ＮＯ）、レガシーＩ／Ｆで初期化を行う（ＳＴ１０９）。そして、初期化の動作フローは終了する。

以上の動作フローにより、ホスト装置は、挿入されたスレーブ装置がサポートするインターフェイスを判定し、判定に応じた初期化を行うことができる。

［１−３．効果］
実施の形態１によれば、スレーブ装置１００は、レガシーＩ／Ｆ（第１のインターフェイス）及びＰＣＩｅ Ｉ／Ｆ（第２のインターフェイス）の少なくとも一方でホスト装置と接続されるスレーブ装置であって、レガシーＩ／Ｆ（第１のインターフェイス）及びＵＨＳ−ＩＩ Ｉ／Ｆ（第３のインターフェイス）の少なくとも一方で接続するスレーブ装置のＰＩＮ＃１〜ＰＩＮ＃９（第１の端子群）およびＰＩＮ＃１０〜ＰＩＮ＃１７（第２の端子群）と同一の位置に設けられるＰＩＮ＃１〜ＰＩＮ＃９（第１の端子群）およびＰＩＮ＃１０〜ＰＩＮ＃１７（第２の端子群）を備る。レガシーＩ／Ｆ（第１のインターフェイス）が、ＰＩＮ＃１〜ＰＩＮ＃９（第１の端子群）に割り当てられ、ＰＣＩｅ Ｉ／Ｆ（第２のインターフェイス）もしくはＵＨＳ−ＩＩ Ｉ／Ｆ（第３のインターフェイス）がＰＩＮ＃１０〜ＰＩＮ＃１７（第２の端子群）に割り当てられる。

この構成において、ＰＣＩｅ Ｉ／Ｆ対応のスレーブ装置とＵＨＳ−ＩＩ Ｉ／Ｆ対応のスレーブ装置が共通で備えるレガシーＩ／Ｆ（ＰＩＮ＃１〜ＰＩＮ＃９）の特定の端子を介して、スレーブ装置がＰＣＩｅ Ｉ／Ｆに対応しているか否かをホスト装置に識別させるための信号を出力するようにしたので、識別信号用の端子を新たに追加することなく、ホスト装置が容易にＰＣＩｅ Ｉ／Ｆに対応しているか否かの識別が可能になる。

また、スレーブ装置１００は、インターフェイスの初期化が完了した後、ＰＩＮ＃９を介して、リセットを要求する信号、参照クロック信号を要求する信号、電力管理のための信号、または、割り込み信号等の信号の送受信を行うことができるため、ＰＩＮ＃１０〜ＰＩＮ＃１７の信号の送受信を補助することができ、高速なデータ伝送が実現できる。

なお、実施の形態１では、ＰＩＮ＃９を信号の送受信を行う端子として用いる場合について説明したが、本開示はこれに限定されない。電源端子、グランド端子を除く領域Ｒ１（第１の列）の端子であれば、例えば、ＰＩＮ＃７や、ＰＩＮ＃８であっても良い。

（実施の形態２）
［２−１．スレーブ装置のピン配置］
図６は、実施の形態２に係るホスト装置とスレーブ装置が接続されたリムーバブルシステムの識別信号用ラインにおける構成を説明したブロック図である。実施の形態２に係るスレーブ装置２００のピン配置は、図１に示したスレーブ装置１００のピン配置と同様であるので、詳細な説明は省略する。

［２−２．リムーバブルシステムの構成及び動作］
［２−２−１．構成］
スレーブ装置２００は、識別信号用ライン４００に接続する出力バッファ２０１と、入力バッファ２０２と、ホスト装置５００からのリセット要求信号用ライン４０１に接続する出力バッファ２０３と、入力バッファ２０４と、Ｉ／Ｆ部２０５と、ホスト装置５００から供給される第１の電源を受けて、入力電圧や出力電流が変わっても常に一定の電圧を出力する、又は、第１の電源を必要な回路部に分配する第１電圧制御部／電源分岐部２０６と、ホスト装置５００から供給される第２の電源を受けて、入力電圧や出力電流が変わっても常に一定の電圧を出力する、又は、第２の電源を必要な回路部に分配する第２電圧制御部／電源分岐部２０７とを有する。

なお、第１電圧制御部／電源分岐部２０６、および、第２電圧制御部／電源分岐部２０７は、入力電圧や出力電流が変わっても常に一定の電圧を出力する機能を有さず、例えば、ホスト装置５００から供給される電源を直接、必要な回路部に分配しても良い。

ホスト装置５００は、識別信号用ライン４００に接続する出力バッファ５０１と、入力バッファ５０２と、スレーブ装置２００へのリセット要求信号用ライン４０１に接続する出力バッファ５０３と、入力バッファ５０４と、Ｉ／Ｆ部５０５と、Ｉ／Ｆ判定部５０６と、スレーブ装置２００に１系統もしくは２系統もしくは３系統の電源を供給する電源供給部５０７と、プルアップ抵抗５０８と、プルアップ抵抗５０９とを有する。

なお、実施の形態２においては、ホスト装置５００が２系統の電源をスレーブ装置２００に供給する例につい説明するが、あくまで一例であり、本開示はこれに限定されない。ホスト装置とスレーブ装置の組み合わせによっては、ホスト装置が１系統の電源を供給、もしくは、３系統の電源を供給しても良い。

スレーブ装置２００およびホスト装置５００は、スレーブ装置２００への電源投入後、識別信号用ライン４００において、信号の送受信を行うことにより、ホスト装置５００は、スレーブ装置２００がＰＣＩｅに対応しているか否かを識別する。

なお、識別信号用ライン４００における信号の送受信については後述する。

また、Ｉ／Ｆ部２０５とＩ／Ｆ部５０５とは、スレーブ装置２００のＰＩＮ＃１〜ＰＩＮ＃１７全てを介して接続しているが、ＰＩＮ＃１、ＰＩＮ＃４、ＰＩＮ＃９、ＰＩＮ＃１４以外は図示を省略している。

なお、実施の形態２では、識別信号用ライン４００に領域Ｒ１（第１の列）のＰＩＮ＃９を使用する例について説明するが、あくまで一例であり、本開示はこれに限定されない。電源端子、グランド端子を除く領域Ｒ１（第１の列）の端子であれば、例えば、ＰＩＮ＃７や、ＰＩＮ＃８であっても良い。

また、ホスト装置５００における出力バッファ５０１は、ＰＩＮ＃９の電圧レベルを変化させる機能を有し、入力バッファ５０２は、ＰＩＮ＃９の電圧レベルをＩ／Ｆ部５０５に伝える機能を有する。

同様に、ホスト装置５００における出力バッファ５０３は、ＰＩＮ＃１の電圧レベルを変化させる機能を有し、入力バッファ５０４は、ＰＩＮ＃１の電圧レベルをＩ／Ｆ部５０５に伝える機能を有する。

Ｉ／Ｆ判定部５０６は、スレーブ装置２００がＰＣＩｅ Ｉ／Ｆの規格に対応するか否かを判定する機能を有する。

スレーブ装置２００における出力バッファ２０１は、ＰＩＮ＃９の電圧レベルを変化させる機能を有し、入力バッファ２０２は、ＰＩＮ＃９の電圧レベルをＩ／Ｆ部２０５に伝える機能を有する。

同様に、スレーブ装置２００における出力バッファ２０３は、ＰＩＮ＃１の電圧レベルを変化させる機能を有し、入力バッファ２０４は、ＰＩＮ＃１の電圧レベルをＩ／Ｆ部２０５に伝える機能を有する。

［２−２−２．信号の流れ］
図７は、実施の形態２に係る識別信号用ラインにおける信号の一例を示す図である。

図７の縦軸は、識別信号用ライン４００（ＰＩＮ＃９）、リセット要求信号用ライン４０１（ＰＩＮ＃１）、参照クロック信号（ＰＩＮ＃７，ＰＩＮ＃８）、夫々における信号電圧を示し、また、第１の電源（ＶＤＤ１＝３．３V）、第２の電源（ＶＤＤ２＝１．８Ｖ）、夫々における電源電圧を示す。また、図７の横軸は、時間を示している。

ホスト装置５００は、スレーブ装置２００が挿入されたことを検知した後、リセット要求信号（ＰＩＮ＃１）を出力バッファ５０３でＬレベルに駆動し、同様に、参照クロック信号（ＰＩＮ＃７，ＰＩＮ＃８）を出力バッファ（図は省略）でＬレベルに駆動し、また、Ｉ／Ｆ識別信号（ＰＩＮ＃９）をプルアップ抵抗５０８（図６参照）によりハイレベル（Ｈレベル）にプルアップして、スレーブ装置２００に第１の電源を供給する。

ホスト装置５００は、リセット要求信号（ＰＩＮ＃１）がＬレベルで、Ｉ／Ｆ識別信号（ＰＩＮ＃９）がＨレベルであることを確認して、スレーブ装置２００に第２の電源を供給する。

ＰＣＩｅ Ｉ／Ｆに対応したスレーブ装置２００は第２の電源が供給され、リセット要求信号（ＰＩＮ＃１）がＬレベルであることを検出すると、第２の電源が供給されて以降、所定時間Ｔ１以内にＩ／Ｆ識別信号（ＰＩＮ＃９）をＬレベルへドライブする（図７参照）。

一方、ＰＣＩｅ Ｉ／Ｆに対応しないＵＨＳ−ＩＩ Ｉ／Ｆ対応のスレーブ装置，および、ＰＣＩｅ Ｉ／Ｆにも、ＵＨＳ−ＩＩ Ｉ／Ｆにも対応しないレガシーＩ／Ｆのみを備えたスレーブ装置は、電源が供給されて以降、インターフェイスの初期化の実行が完了するまで、Ｉ／Ｆ識別信号（ＰＩＮ＃９）をＬレベルに駆動することは無い。よって、識別信号用ラインはホスト装置５００のプルアップ抵抗５０８によりＨレベルに保持される（図７参照）。

ホスト装置５００は、スレーブ装置２００への電源供給開始から所定時間Ｔ１の経過を待ち、Ｉ／Ｆ識別信号用ラインの信号レベルを確認し、信号がＬレベル（信号電圧が０Ｖ）の場合に、スレーブ装置２００がＰＣＩｅ Ｉ／Ｆに対応していると判断する。

なお、本開示において、信号がＬレベルであるとは、信号の電圧が０Ｖおよびその近傍にある状態であることをいい、通常０を意味する。一方、信号がＨレベルであるとは、信号の電圧がＬレベルより高く、かつＬレベルの信号と容易に識別が可能な状態であることをいい、通常１を意味する。

ホスト装置５００はＩ／Ｆ識別信号用ライン（ＰＩＮ＃９）における信号レベルがＬレベルの場合には、スレーブ装置２００がＰＣＩｅ Ｉ／Ｆに対応していると判断し、スレーブ装置２００への電源供給開始から所定時間Ｔ２以降で、かつ、参照クロックが安定供給されてからＴ３以降に、リセット要求信号（ＰＩＮ＃１）の出力バッファ５０３によるＬレベルへの駆動を停止する。

その後、ホスト装置５００は、図７に示されるインターフェイスの初期化実行期間に、ＰＣＩｅ Ｉ／Ｆの初期化を実行する。

ＰＣＩｅ Ｉ／Ｆの初期化は、スレーブ装置２００の領域Ｒ２（第２の列）に設けられるＰＩＮ＃１０〜ＰＩＮ＃１７を介して形成された信号線を用いて行われる。

なお、ＰＣＩｅ Ｉ／Ｆの初期化は、スレーブ装置２００の領域Ｒ２（第２の列）に設けられるＰＩＮ＃１０〜ＰＩＮ＃１７を介して形成された信号線のみならず、スレーブ装置２００の領域Ｒ１（第１の列）に設けられるＰＩＮ＃１〜ＰＩＮ＃９の一部を使用しても良い。

スレーブ装置２００は、ホスト装置５００がＰＣＩｅ Ｉ／Ｆの初期化を行う過程で、Ｉ／Ｆ識別信号（ＰＩＮ＃９）のＬレベルへの駆動を停止し、これにより、識別信号用ラインはホスト装置５００のプルアップ抵抗５０８によりＨレベルに保持される。

なお、図７に示す信号は、あくまで一例であり、本開示はこれに限定されない。また、ＰＣＩｅ Ｉ／Ｆに対応したスレーブ装置２００が識別信号用ラインをＬレベルにドライブする例で説明したが、ホスト装置５００とスレーブ装置２００が、識別信号用ラインを用いてハンドシェイクを行うことによりＰＣＩｅ Ｉ／Ｆ識別を行っても良い。

［２−２−３．初期化処理］
図８は、実施の形態２に係るホスト装置の初期化処理の一例を示すフローチャートである。

図８に示すＳＴ２０７、ＳＴ２１０の動作は、図７に示した「インターフェイスの初期化実行期間」に、ホスト装置５００が、スレーブ装置とのインターフェイスの初期化を行う動作である。

まず、ホスト装置５００は、スレーブ装置（ＳＤカード）が挿入されているか否かを判定する（ＳＴ２０１）。この判定は、例えば、ホスト装置が有するＳＤカード用コネクタに設けられた抜去検知部が、スレーブ装置が抜き差しされたか否かを検知することによって行われる。

ホスト装置５００は、スレーブ装置が挿入されていない場合（ＳＴ２０１：ＮＯ）、ＳＴ２０１の動作を再び行う。

ホスト装置５００は、スレーブ装置が挿入されている場合（ＳＴ２０１：ＹＥＳ）、リセット要求信号（ＰＩＮ＃１）を出力バッファ５０３（図６参照）でＬレベルに駆動し、同様に、参照クロック信号（ＰＩＮ＃７，ＰＩＮ＃８）を出力バッファ（図６、図８では省略）でＬレベルに駆動し、また、Ｉ／Ｆ識別信号（ＰＩＮ＃９）をプルアップ抵抗５０８（図６参照）によりＨレベルにプルアップして、スレーブ装置に第１の電源を供給する（ＳＴ２０２）。

なお、ホスト装置５００がスレーブ装置に電源を供給するタイミングは、省電力化のため、スレーブ装置が挿入されたことを検出した後とする処理手順が一般的であるが、スレーブ装置が挿入されたことを検出する前にホスト装置がスレーブ装置に電源を供給しても良い。

次に、ホスト装置５００は、リセット要求信号（ＰＩＮ＃１）がＬレベルで、Ｉ／Ｆ識別信号（ＰＩＮ＃９）がＨレベルであることを確認して、スレーブ装置２００に第２の電源を供給する。

その後、ホスト装置５００は、スレーブ装置への第２の電源供給開始から所定時間Ｔ１の経過を待って、Ｉ／Ｆ識別信号用ライン（ＰＩＮ＃９）の信号レベルを確認する（ＳＴ２０４）。

ホスト装置５００は、Ｉ／Ｆ識別信号（ＰＩＮ＃９）の信号レベルがＬだった場合（ＳＴ２０５：ＹＥＳ）、挿入されているスレーブ装置がＰＣＩｅ Ｉ／Ｆの規格に対応していると判定し、ＰＣＩｅ Ｉ／Ｆで初期化を行って（ＳＴ２０７）、ＰＣＩｅ Ｉ／Ｆ初期化に成功する（ＳＴ２０８：ＹＥＳ）と、初期化の動作フローは終了する。

ＰＣＩｅ Ｉ／Ｆ初期化に失敗した場合（ＳＴ２０８：ＮＯ）には、スレーブ装置にクロック（ＳＤＣＬＫ（ＰＩＮ＃５））を供給（ＳＴ２０９）して、ＳＤ Ｉ／Ｆの初期化を行い（ＳＴ２１０）、初期化の動作フローは終了する。

一方、ホスト装置５００は、Ｉ／Ｆ識別信号（ＰＩＮ＃９）の信号レベルがＬでなかった場合（ＳＴ２０５：ＮＯ）、挿入されているスレーブ装置がＰＣＩｅ Ｉ／Ｆの規格に対応していない、と判定する。この場合、ホスト装置５００は、スレーブ装置にクロック（ＳＤＣＬＫ（ＰＩＮ＃５））を供給（ＳＴ２０９）して、ＳＤ Ｉ／Ｆの初期化を行い（ＳＴ２１０）、初期化の動作フローは終了する。

以上の動作フローにより、ホスト装置５００は、挿入されたスレーブ装置がサポートするインターフェイスを判定し、判定に応じた初期化を行うことができる。

［２−４．効果］
実施の形態２によれば、スレーブ装置２００は、レガシーＩ／Ｆ（第１のインターフェイス）及びＰＣＩｅ Ｉ／Ｆ（第２のインターフェイス）の少なくとも一方でホスト装置５００と接続されるスレーブ装置２００であって、レガシーＩ／Ｆ（第１のインターフェイス）及びＵＨＳ−ＩＩ Ｉ／Ｆ（第３のインターフェイス）の少なくとも一方で接続するスレーブ装置２００のＰＩＮ＃１〜ＰＩＮ＃９（第１の端子群）およびＰＩＮ＃１０〜ＰＩＮ＃１７（第２の端子群）と同一の位置に設けられるＰＩＮ＃１〜ＰＩＮ＃９（第１の端子群）およびＰＩＮ＃１０〜ＰＩＮ＃１７（第２の端子群）を備える。レガシーＩ／Ｆ（第１のインターフェイス）が、ＰＩＮ＃１〜ＰＩＮ＃９（第１の端子群）に割り当てられ、ＰＣＩｅ Ｉ／Ｆ（第２のインターフェイス）もしくはＵＨＳ−ＩＩ Ｉ／Ｆ（第３のインターフェイス）がＰＩＮ＃１０〜ＰＩＮ＃１７（第２の端子群）に割り当てられる。

この構成において、ＰＣＩｅ Ｉ／Ｆ対応のスレーブ装置２００とＵＨＳ−ＩＩ Ｉ／Ｆ対応のスレーブ装置２００が共通で備えるレガシーＩ／Ｆ（ＰＩＮ＃１〜ＰＩＮ＃９）の特定の端子を介して、スレーブ装置２００がＰＣＩｅ Ｉ／Ｆに対応しているか否かをホスト装置５００に識別させるための信号を出力するようにしたので、識別信号用の端子を新たに追加することなく、ホスト装置５００が容易にＰＣＩｅ Ｉ／Ｆに対応しているか否かの識別が可能になる。

また、スレーブ装置２００は、インターフェイスの初期化が完了した後、ＰＩＮ＃９を介して、リセットを要求する信号、参照クロック信号を要求する信号、電力管理のための信号、または、割り込み信号の送受信を行うことができる。これにより、ＰＩＮ＃１０〜ＰＩＮ＃１７の信号の送受信を補助することができ、高速なデータ伝送が実現できる。

なお、実施の形態２では、ＰＩＮ＃９を信号の送受信を行う端子として用いる場合について説明したが、本開示はこれに限定されない。電源端子、グランド端子を除く領域Ｒ１（第１の列）の端子であれば、例えば、ＰＩＮ＃７や、ＰＩＮ＃８であっても良い。

（実施の形態３）
［３−１．実施の形態３にかかるスレーブ装置のピン配置］
図９は、実施の形態３に係るスレーブ装置６００のピン配置の一例を示す図である。

図９に示すスレーブ装置６００は、ホスト装置とのインターフェイスとして、ＰＣＩｅインターフェイス（以下、ＰＣＩｅ Ｉ／Ｆと略記する）、ＵＨＳ−ＩＩ（Ｕｌｔｒａ Ｈｉｇｈ Ｓｐｅｅｄ−ＩＩ）インターフェイス（以下、ＵＨＳ−ＩＩ Ｉ／Ｆと略記する）および３．３Ｖシングルエンドのインターフェイス（以下、レガシーＩ／Ｆと略記する）の規格に対応するＳＤカードである。

図９に示すスレーブ装置６００には、電源ライン又は信号ラインにそれぞれ対応する１８個の端子（ＰＩＮ＃１〜ＰＩＮ＃１８）が配置されている。スレーブ装置１００のＰＩＮ＃１〜ＰＩＮ＃１７は、それぞれ、図１におけるスレーブ装置１００のＰＩＮ＃１〜ＰＩＮ＃１７と同じ位置に設けられる。

そして、ＰＩＮ＃１〜ＰＩＮ＃１７は、スレーブ装置６００がホスト装置へ挿入される挿入方向（矢印Ｘ）に対して、略垂直な第１の列、及び、第１の列よりも挿入方向に対して手前にある第２の列に２列で配置される。

具体的には、ＰＩＮ＃１〜ＰＩＮ＃９は、スレーブ装置６００の前端側の領域Ｒ１（第１の列）に設けられ、ＰＩＮ＃１０〜ＰＩＮ＃１７は、領域Ｒ１と異なる領域Ｒ２（第２の列）に設けられる。領域Ｒ１内のＰＩＮと領域Ｒ２内のＰＩＮとは２列に列を為している。

領域Ｒ１の端子群は、レガシーＩ／Ｆのピン配置（図示省略）と同じ配置の端子群である。領域Ｒ２の端子群は、ＵＨＳ−ＩＩ Ｉ／ＦまたはＰＣＩｅ Ｉ／Ｆの規格に対応する端子群である。

そして、スレーブ装置６００のＰＩＮ＃１８は、スレーブ装置２００のＰＩＮ＃１〜ＰＩＮ＃１７と異なる位置に設けられる。

具体的には、ＰＩＮ＃１０〜ＰＩＮ＃１７が設けられる列の延長上の端の空いている領域に設けられる。

なお、図９に示すＰＩＮ＃１８の位置は、あくまで一例であり、本開示はこれに限定されない。

また、スレーブ装置６００が、スレーブ装置６００のＰＩＮ＃１〜ＰＩＮ＃１７と異なる位置に、１つのＰＩＮ（ＰＩＮ＃１８）を有する例について説明したが、本開示はこれに限定されない。スレーブ装置１００は、スレーブ装置６００のＰＩＮ＃１〜ＰＩＮ＃１７と異なる位置に、２つ以上のＰＩＮを有していても良い。

スレーブ装置６００は、ホスト装置との接続時に、ＰＩＮ＃１８を介した信号線を形成する。そして、スレーブ装置６００とホスト装置は、例えば、ＰＩＮ＃１８を介した信号線において、ＰＣＩｅ Ｉ／Ｆの規格に対応することを示す識別信号の送受信を行う。

以下、ＰＩＮ＃１８を介した信号線を「識別信号用ライン」と記載する。また、スレーブ装置６００とホスト装置とは、インターフェイスの初期化が完了した後、識別信号用ラインにおいて、種々の信号（例えば、制御信号）の送受信を行う。

例えば、スレーブ装置６００とホスト装置は、識別信号用ラインにおいて、リセットを要求する信号、参照クロック信号を要求する信号、電力管理のための信号、または、割り込み信号の送受信を行っても良い。

［３−２．リムーバブルシステムの構成及び動作］
［３−２−１．構成］
図１０は、実施の形態３に係るホスト装置７００とスレーブ装置６００が接続されたリムーバブルシステムの識別信号用ラインにおける構成を説明したブロック図である。

なお、図示は省略するが、ホスト装置７００とスレーブ装置６００との接続時、スレーブ装置６００のＰＩＮ＃１〜ＰＩＮ＃１７を介した信号線も形成されている。

スレーブ装置６００は、識別信号用ライン４０４に接続する出力バッファ６０１と、入力バッファ６０２と、Ｉ／Ｆ部６０３とを有する。

ホスト装置７００は、識別信号用ライン４０４に接続する出力バッファ７０１と、入力バッファ７０２と、Ｉ／Ｆ部７０３と、Ｉ／Ｆ判定部７０４と、プルアップ抵抗７０５とを有する。

スレーブ装置６００とホスト装置７００は、識別信号用ライン４０４において、信号の送受信を行うことにより、ホスト装置７００は、スレーブ装置６００がＰＣＩｅに対応しているか否かを識別する。

なお、識別信号用ライン４０４における信号の送受信については後述する。

また、Ｉ／Ｆ部６０３とＩ／Ｆ部７０３とは、スレーブ装置６００のＰＩＮ＃１〜ＰＩＮ＃１７を介した信号線（図示省略）を介しても接続している。

また、ホスト装置７００における出力バッファ７０１は、ＰＩＮ＃１８の電圧レベルを変化させる電圧制御部の機能を有する。

Ｉ／Ｆ判定部７０４は、スレーブ装置６００がＰＣＩｅ Ｉ／Ｆの規格に対応するか否かを判定する機能を有する。

［３−２−２．信号の流れ］
図１１は、実施の形態３に係る識別信号用ライン４０４における信号の一例を示す図である。

図１１の縦軸は、識別信号用ライン、つまり、ＰＩＮ＃１８における信号電圧を示し、横軸は、時間を示す。

識別信号用ラインでは、電源投入後、プルアップ抵抗７０５（図１０参照）によりハイレベル（Ｈレベル）にプルアップされている。そして、ホスト装置７００は、スレーブ装置６００が挿入されたことを検知した後、スレーブ装置６００のインターフェイスの識別を開始する。ホスト装置７００は、インターフェイス識別開始時刻から所定期間、識別信号用ラインの信号をローレベル（Ｌレベル）にドライブする。

なお、本開示において、信号がＬレベルであるとは、信号の電圧が０Ｖ及びその近傍にある状態であることをいい、通常０を意味する。一方、信号がＨレベルであるとは、信号の電圧がＬレベルより高く、かつＬレベルの信号と容易に識別が可能な状態であることをいい、通常１を意味する。

ホスト装置７００は、所定期間、Ｌレベルへドライブした後、ドライブを停止する。

ドライブを停止した後の信号のレベル（信号電圧）は、ホスト装置７００のプルアップ抵抗７０５によりＨレベルへ戻る。

スレーブ装置６００は、ホスト装置７００が識別信号用ライン４０４においてＬレベルへドライブしたことを検知した場合、所定期間、識別信号用ラインの信号をＬレベルへドライブする。

スレーブ装置６００は、所定期間、Ｌレベルへドライブした後、ドライブを停止する。ドライブを停止した後の信号のレベル（信号電圧）は、ホスト装置７００のプルアップ抵抗７０５によりＨレベルへ戻る。

ホスト装置７００は、スレーブ装置が識別信号用ラインにおいてＬレベルへドライブしたことを検知した場合、挿入されたスレーブ装置がＰＣＩｅＩ／Ｆの規格に対応していると判定する。

ホスト装置７００は、識別信号用ラインにおいて、スレーブ装置に対して図８に示すようなＨレベルとＬレベルを切替えることによるハンドシェイクを実行し、スレーブ装置がＰＣＩｅ Ｉ／Ｆの規格に対応しているか否かを判定する。

ホスト装置７００は、スレーブ装置がＰＣＩｅ Ｉ／Ｆの規格に対応している、と判定した場合、識別信号用ライン４０４および／または他の信号線において、ＰＣＩｅ Ｉ／Ｆを利用したインターフェイスの初期化を行い、データ信号の送受信を行う。

一方で、ホスト装置７００は、スレーブ装置がＰＣＩｅ Ｉ／Ｆの規格に対応していない、と判定した場合、他の信号線において、スレーブ装置がサポートするインターフェイスを判定する。

この場合、ホスト装置７００とスレーブ装置との間に、識別信号用ラインが形成されないため、ホスト装置７００が、Ｌレベルへドライブした後、スレーブ装置がＬレベルへドライブしない。

つまり、ホスト装置７００が、Ｌレベルへドライブした後、Ｈレベルを維持することになる。このような場合、ホスト装置７００は、スレーブ装置がＰＣＩｅ Ｉ／Ｆの規格に対応していない、と判定する。

なお、図１１に示す信号は、あくまで一例であり、本開示はこれに限定されない。また、ハンドシェイクの手順についても、あくまで一例であり、本開示はこれに限定されない。

［３−２−３．初期化処理］
図１２は、実施の形態３に係るホスト装置７００の初期化処理の一例を示すフローチャートである。

図１２に示す動作は、ホスト装置７００が、スレーブ装置とのインターフェイスの初期化を行う動作である。

まず、ホスト装置７００は、スレーブ装置が挿入されているか否かを判定する（ＳＴ３０１）。

この判定は、例えば、ホスト装置７００が有する抜去検知部が、スレーブ装置が抜き差しされたか否かを検知することによって行われる。

ホスト装置７００は、スレーブ装置が挿入されていない場合（ＳＴ３０１：ＮＯ）、ＳＴ３０１の動作を再び行う。

ホスト装置７００は、スレーブ装置が挿入されている場合（ＳＴ３０１：ＹＥＳ）、ＰＩＮ＃１８を介した、つまり、識別信号用ラインにおける、ハンドシェイクを実行する（ＳＴ３０２）。

次に、ホスト装置７００は、ＰＩＮ＃１８を介した、識別信号用ラインにおけるスレーブ装置とのハンドシェイクに成功したか否かを判定する（ＳＴ３０３）。

この判定は、例えば、スレーブ装置から所定の信号が返ってきたか否かに基づいて行われる。

ホスト装置７００は、ハンドシェイクに成功した場合（ＳＴ３０３：ＹＥＳ）、挿入されているスレーブ装置がＰＣＩｅ Ｉ／Ｆの規格に対応していると判定し、ＰＣＩｅＩ／Ｆで初期化を行う（ＳＴ３０４）。そして、初期化の動作フローは終了する。

一方、ホスト装置７００は、ハンドシェイクに成功しなかった場合（ＳＴ３０３：ＮＯ）、挿入されているスレーブ装置がＰＣＩｅＩ／Ｆの規格に対応していない、と判定する。この場合、ホスト装置７００は、スレーブ装置がＵＨＳ−ＩＩＩ／Ｆの規格に対応しているか否かを判定する（ＳＴ３０５）。

ホスト装置７００は、スレーブ装置がＵＨＳ−ＩＩ Ｉ／Ｆの規格に対応している場合（ＳＴ３０５：ＹＥＳ）、ＵＨＳ−ＩＩ Ｉ／Ｆで初期化を行う（ＳＴ３０６）。そして、初期化の動作フローは終了する。

ホスト装置７００は、スレーブ装置がＵＨＳ−ＩＩＩ／Ｆの規格に対応していない場合（ＳＴ３０５：ＮＯ）、レガシーＩ／Ｆで初期化を行う（ＳＴ３０７）。そして、初期化の動作フローは終了する。

以上の動作フローにより、ホスト装置７００は、挿入されたスレーブ装置がサポートするインターフェイスを判定し、判定に応じた初期化を行うことができる。

［３−３．効果］
実施の形態３によれば、スレーブ装置６００は、ＰＣＩｅ Ｉ／Ｆ（第１のインターフェイス）でホスト装置と接続されるスレーブ装置であって、ＵＨＳ−ＩＩ Ｉ／Ｆ（第２のインターフェイス）で接続するＰＩＮ＃１〜ＰＩＮ＃１７と、ＰＩＮ＃１〜ＰＩＮ＃１７と異なる位置に設けられ、スレーブ装置２００がＰＣＩｅ Ｉ／Ｆに対応しているか否かの判定に用いられるＰＩＮ＃１８（第２の端子）とを備える。

この構成により、スレーブ装置６００は、ＰＩＮ＃１８を介して、対応するインターフェイスをホスト装置７００に識別させるための信号の送受信を行うことができるため、スレーブ装置がＰＣＩｅ Ｉ／Ｆでホスト装置に接続しているか否かをホスト装置が容易に識別することができる。

また、スレーブ装置６００は、インターフェイスの初期化が完了した後、ＰＩＮ＃１８を介して、リセットを要求する信号、参照クロック信号を要求する信号、電力管理のための信号、または、割り込み信号等の信号の送受信を行うことができるため、ＰＩＮ＃１〜ＰＩＮ＃１７の信号の送受信を補助することができ、高速なデータ伝送が実現できる。

なお、本実施の形態では、ＰＩＮ＃１８（第２の端子）を信号の送受信を行う端子として用いる場合について説明したが、本開示はこれに限定されない。

ＰＩＮ＃１８（第２の端子）は、ホスト装置７００からスレーブ装置６００に電源を供給する端子として用いられても良い。

以下、ＰＩＮ＃１８がホスト装置からスレーブ装置に電源を供給する端子として用いられる場合を、実施の形態４として説明する。

（実施の形態４）
［４−１．スレーブ装置のピン配置］
実施の形態４に係るスレーブ装置８００のピン配置は、図６に示したスレーブ装置６００のピン配置と同様であるので、詳細な説明は省略する。

［４−２．リムーバブルシステムの構成及び動作］
［４−２−１．構成］
図１３は、実施の形態４に係るホスト装置９００とスレーブ装置８００が接続されたリムーバブルシステムの構成を説明したブロック図である。

図１３には、スレーブ装置８００とホスト装置９００との接続時に形成され、スレーブ装置８００のＰＩＮ＃４を介して電源が供給される信号線であるＶＤＤ１ライン４０２と、ＰＩＮ＃９を介したＤＡＴ２ライン４００が示されている。

また、図１３には、スレーブ装置８００のＰＩＮ＃１８を介した信号線４０４も示されている。上述のように、実施の形態４では、ＰＩＮ＃１８がホスト装置９００からスレーブ装置８００に電源を供給する端子として用いられる。以下では、信号線４０４をＶＤＤ３ライン４０４と記載する。

なお、図示は省略するが、ホスト装置９００とスレーブ装置８００との接続時、スレーブ装置８００のＰＩＮ＃４、ＰＩＮ＃９、ＰＩＮ＃１８以外の端子を介した信号線も形成されている。

スレーブ装置８００は、ＤＡＴ２ライン４００に接続する出力バッファ８０１と、入力バッファ８０２と、Ｉ／Ｆ部８０３とを有する。

また、スレーブ装置８００は、ＶＤＤ１ライン４０２においてホスト装置９００から供給される３．３Ｖの電源をＩ／Ｆ部８０３等に供給する第１電圧制御部／電源分岐部８０４と、ＶＤＤ３ライン４０４においてホスト装置９００から供給される１．２Ｖの電源をＩ／Ｆ部８０３等に供給する第２電圧制御部／電源分岐部８０５とを有する。

ホスト装置９００は、ＤＡＴ２ライン４００に接続する出力バッファ９０１と、入力バッファ９０２と、Ｉ／Ｆ部９０３と、Ｉ／Ｆ判定部９０４と、プルアップ抵抗９０５とを有する。また、ホスト装置９００は、ＶＤＤ１ライン４０２においてスレーブ装置８００へ３．３Ｖの電源を供給する第１電源供給部９０６と、ＶＤＤ３ライン４０４においてスレーブ装置８００へ１．２Ｖの電源を供給する第２電源供給部９０７とを有する。

第２電源供給部９０７は、ＰＩＮ＃１８の電圧レベルを変化させる電圧制御部の機能を有し、ＰＩＮ＃１８に電圧を印加して、スレーブ装置８００に電源を供給する。

なお、実施の形態４においては、第１電源供給部９０６と第２電源供給部９０７とが独立した構造で説明したが、これに限定されず、実施の形態２における電源供給部のように一体の構造であっても良い。

Ｉ／Ｆ判定部９０４は、スレーブ装置８００がＰＣＩｅＩ／Ｆの規格に対応するか否かを判定する機能を有する。

ホスト装置９００は、例えば、図１３に示すように、ＰＩＮ＃４の信号線に３．３Ｖの電源を供給し、ＰＩＮ＃１８の信号線に１．２Ｖの電源を供給する。そして、スレーブ装置８００は、両方の電源が供給されていることを検知した場合に、例えば、以下に説明するようにして、ＰＩＮ＃９の信号線における信号を制御する。

［４−２−２．信号の流れ］
図１４は、実施の形態４に係る識別信号用ラインにおける信号の一例を示す図である。

図１４には、ＶＤＤ１ライン４０２、ＶＤＤ３ライン４０４、ＤＡＴ２ライン４００の信号の一例が示されている。各ラインの縦軸は、信号電圧を示し、横軸は、時間を示す。

スレーブ装置８００がホスト装置９００に接続されると、ホスト装置９００は、ＰＩＮ＃４の信号線（ＶＤＤ１ライン４０２）に３．３Ｖの電源を供給し、ＰＩＮ＃１８の信号線（ＶＤＤ３ライン４０４）に１．２Ｖの電源を供給する。また、ＰＩＮ＃９の信号線（ＤＡＴ２ライン４００）では、信号のレベル（信号電圧）が、プルアップ抵抗９０５によりＨレベルにプルアップされる。

スレーブ装置８００は、両方の電源が供給されていることを検知した場合、両方の電源が安定状態になった後、所定時間Ｔ（例えば、Ｔ＜２ｍｓｅｃ）以内にＰＩＮ＃９の信号線（ＤＡＴ２ライン４００）をＬレベルにドライブする。

ホスト装置９００は、ＤＡＴ２ラインにおいて信号のレベル（信号電圧）がＬレベルとなったことを検知した場合、挿入されたスレーブ装置８００がＰＣＩｅ Ｉ／Ｆの規格に対応していると判定する。その後、ホスト装置９００とスレーブ装置８００との間で、ＰＣＩｅ Ｉ／Ｆの初期化が実行される。

［４−３．効果］
実施の形態４にて説明した構成により、スレーブ装置８００がＰＣＩｅＩ／Ｆでホスト装置に接続しているか否かをホスト装置が容易に識別することができる。

なお、実施の形態４に示した電源の電圧は、あくまで一例であり、本開示はこれに限定されない。また、実施の形態４では、スレーブ装置８００が、両方の電源が供給されていることを検知した場合にＰＩＮ＃９の信号線（ＤＡＴ２ライン）をＬレベルにドライブする例について説明したが、本開示はこれに限定されない。スレーブ装置８００は、両方の電源が供給されていることを検知した場合に行う動作は、ＰＩＮ＃９以外の端子を介した動作であっても良い。

［その他］
なお、上記の各実施の形態では、スレーブ装置としてＳＤカードを用いる場合について説明したが、本開示はこれに限られず、コンパクトフラッシュ等の他のスレーブ装置にも適用できる。また、上記の各実施の形態では、新たに導入されるインターフェイスとしてＰＣＩｅ Ｉ／Ｆを一例に挙げて説明したが、本開示はこれに限られない。

本開示は、新たに導入されるインターフェイスをサポートするスレーブ装置およびホスト装置に用いるに好適である。

１００、２００、６００、８００ スレーブ装置
３００、５００、７００、９００ ホスト装置
１０１、２０１、２０３、６０１、８０１ 出力バッファ
１０２、２０２、２０４、６０２、８０２ 入力バッファ
３０１、５０１、５０３、７０１、９０１ 出力バッファ
３０２、５０２、５０４、７０２、９０２ 入力バッファ
１０３、２０５、６０３、８０３ Ｉ／Ｆ部
３０３、５０５、７０３、９０３ Ｉ／Ｆ部
３０４、５０６、７０４、９０４ Ｉ／Ｆ判定部
３０５、５０８、５０９、７０５、９０５ プルアップ抵抗
５０７ 電源供給部
２０６、８０４ 第１電圧制御部／電源分岐部
２０７、８０５ 第２電圧制御部／電源分岐部
９０６ 第１電源供給部
９０７ 第２電源供給部
４００、４０４ 信号線（識別信号用ライン等）

Claims (16)

1. 第１のインターフェイス及び第２のインターフェイスの少なくとも一方でホスト装置と接続されるスレーブ装置であって、
   前記第２のインターフェイスと異なる第３のインターフェイスで接続する他のスレーブ装置の端子群と同一の位置に設けられ、前記第１のインターフェイスに用いる第１の端子群、および、前記第２のインターフェイスに用いる第２の端子群と、
   スレーブ装置に電源が供給されてから予め定められた時間以内に、前記第１の端子群の予め定められた端子に、前記第２の端子群が前記第２のインターフェイスに対応しているか否かを前記ホスト装置に通知するための信号を出力する信号入出力部と、を備える
   スレーブ装置。
2. 前記信号入出力部において、前記第２のインターフェイスに対応しているか否かを前記ホスト装置に通知するための信号を出力した後、前記第１の端子群の予め定められた端子を介して、制御信号を送信する、
   請求項１に記載のスレーブ装置。
3. 前記制御信号は、前記ホスト装置に対して、リセットを要求する信号、参照クロック信号を要求する信号、電力管理のための信号、および、割り込み信号のいずれか少なくとも１つを送信する、
   請求項２に記載のスレーブ装置。
4. 前記第２のインターフェイスは、ＰＣＩｅ（Ｐｅｒｉｐｈｅｒａｌ Ｃｏｍｐｏｎｅｎｔ Ｉｎｔｅｒｃｏｎｎｅｃｔ ｅｘｐｒｅｓｓ）であり、前記第３のインターフェイスは、ＵＨＳ−ＩＩ（Ｕｌｔｒａ Ｈｉｇｈ Ｓｐｅｅｄ − ＩＩ）である
   請求項１から３のいずれか１項に記載のスレーブ装置。
5. 第１のインターフェイス及び第２のインターフェイスの少なくとも一方でホスト装置と接続されるスレーブ装置であって、
   前記第２のインターフェイスと異なる第３のインターフェイスで接続する他のスレーブ装置の端子群と同一の位置に設けられ、前記第１のインターフェイスに用いる第１の端子群、および、前記第２のインターフェイスに用いる第２の端子群と、
   スレーブ装置に電源が供給され、かつ、予め定められた第１の端子の信号レベルが所定のレベルであることを検出した場合に、
   前記第１の端子群の、前記第１の端子とは異なる、第２の端子に、前記第２の端子群が前記第２のインターフェイスに対応しているか否かを前記ホスト装置に通知するための信号を出力する信号入出力部と、を備える
   スレーブ装置。
6. 前記信号入出力部において、前記第２のインターフェイスに対応しているか否かを前記ホスト装置に通知するための信号を出力した後、前記第１の端子群の予め定められた端子を介して、制御信号を送信する、
   請求項５に記載のスレーブ装置。
7. 前記制御信号は、前記ホスト装置に対して、リセットを要求する信号、参照クロック信号を要求する信号、電力管理のための信号、および、割り込み信号のいずれか少なくとも１つを送信する、
   請求項６に記載のスレーブ装置。
8. 前記第２のインターフェイスは、ＰＣＩｅ（Ｐｅｒｉｐｈｅｒａｌ Ｃｏｍｐｏｎｅｎｔ Ｉｎｔｅｒｃｏｎｎｅｃｔ ｅｘｐｒｅｓｓ）であり、前記第３のインターフェイスは、ＵＨＳ−ＩＩ（Ｕｌｔｒａ Ｈｉｇｈ Ｓｐｅｅｄ − ＩＩ）である
   請求項５から７のいずれか１項に記載のスレーブ装置。
9. 第１のインターフェイスでホスト装置と接続されるスレーブ装置であって、
   前記第１のインターフェイスと異なる第２のインターフェイスで接続する他のスレーブ装置の端子群と同一の位置に設けられる第１の端子群と、
   前記第１の端子群と異なる位置に設けられ、前記スレーブ装置が前記第１のインターフェイスに対応しているか否かの判定に用いられる第２の端子と、を備える、
   スレーブ装置。
10. 前記判定の後、前記第２の端子を介して、制御信号を送信する、
    請求項９に記載のスレーブ装置。
11. 前記制御信号は、前記ホスト装置に対して、リセットを要求する信号、参照クロック信号を要求する信号、電力管理のための信号、および、割り込み信号のいずれか少なくとも１つを送信する、
    請求項１０に記載のスレーブ装置。
12. 前記第２の端子を介して、電源が供給される、
    請求項９に記載のスレーブ装置。
13. 前記第１の端子群は、前記スレーブ装置が前記ホスト装置へ挿入される挿入方向に対して、略垂直な第１の列、及び、前記第１の列よりも前記挿入方向に対して手前にある第２の列に２列で配置され、
    前記第２の端子は、前記第２の列の延長上に設けられる、
    請求項９に記載のスレーブ装置。
14. 前記第１のインターフェイスは、ＰＣＩｅ（Ｐｅｒｉｐｈｅｒａｌ Ｃｏｍｐｏｎｅｎｔ Ｉｎｔｅｒｃｏｎｎｅｃｔｅｘｐｒｅｓｓ）であり、
    前記第２のインターフェイスは、ＵＨＳ−ＩＩ（Ｕｌｔｒａ Ｈｉｇｈ Ｓｐｅｅｄ −ＩＩ）である、
    請求項９から１３のいずれか１項に記載のスレーブ装置。
15. 第１のインターフェイスおよび第２のインターフェイスの少なくとも一方でスレーブ装置と接続されるホスト装置であって、
    前記第２のインターフェイスと異なる第３のインターフェイスで接続するスレーブ装置の端子群と同一の位置に設けられる第１の端子群および第２の端子群とに接続し、前記第１の端子群の予め定められた端子の電圧レベルを一定に保つ又は電圧レベルを変化させる信号入出力部と、
    前記スレーブ装置から前記信号入出力部を介して受信した信号に基いて、前記スレーブ装置と接続するインターフェイスが前記第２のインターフェイスか否かを判定する判定部と、を備える、
    ホスト装置。
16. 前記信号入出力部は、前記端子に電圧を印加して、前記スレーブ装置に電源を供給する、
    請求項１５に記載のホスト装置。

Images