KR0161308B1

KR0161308B1 - 전원 접속 회로 및 전원선용 스위치 집적 회로

Info

Publication number: KR0161308B1
Application number: KR1019940011617A
Authority: KR
Inventors: 도루 나카무라; 가쯔야 이시카와
Original assignee: 세키자와 다다시; 후지쓰 가부시키가이샤; 도미타 아쓰시; 가부시키가이샤 큐슈 후지쓰 일렉트로닉스
Priority date: 1993-05-27
Filing date: 1994-05-27
Publication date: 1999-03-20
Anticipated expiration: 2014-05-27
Also published as: EP0627807A2; DE69412360T2; EP0627807B1; KR940027249A; DE69412360D1; US5650741A; EP0627807A3

Abstract

본 발명은 전원선용의 전압 변화에도 불구하고, 소망하는 저항 및 오프 저항을 얻을 수 있는 전원 접속 회로 및 전원선용 스위치 IC의 제공을 목적으로 한다. 제어부(6)로부터의 제어 신호를 게이트에 인가함으로써 도통 상태가 변화하는 MOS형 트랜지스터(10)를 부하 회로(5)와 전원선(200)과의 사이에 설치하고, 부하 회로(5)의 전원선(200)과의 접속 상태를 제어 가능케한 전원 접속 회로에 있어서 제어 신호의 전압을 변화시키고, 출력이 MOS형 트랜지스터(10)의 게이트에 인가되는 전압 변환 수단(2)과, 전압 변환 수단(2)의 출력 전압이 전원선(200)의 전압에 대하여 소정의 차를 지니도록 하는 클램프 수단(9)을 갖는다.

Description

전원 접속 회로 및 전원선용 스위치 집적 회로(IC)

제1도는 본 발명의 제1의 원리 구성도.

제2도는 본 발명의 제2의 원리 구성도.

제3도는 본 발명의 제1실시예의 구성을 나타내는 도면.

제4도는 본 발명의 제2실시예의 구성을 나타내는 도면.

제5도는 본 발명의 제3실시예의 구성을 나타내는 도면.

제6도는 본 발명의 제4실시예의 구성을 나타내는 도면.

제7도는 본 발명의 제5실시예의 구성을 나타내는 도면.

제8도는 본 발명의 제6실시예의 구성을 나타내는 도면.

제9도는 본 발명의 제7실시예의 구성을 나타내는 도면.

제10도는 종래의 전원선 스위치의 예를 나타내는 도면.

제11도는 전원선용 스위치를 사용하는 종래예를 나타내는 도면.

제12도는 전원선용 스위치를 사용하는 다른 종래예를 나타내는 도면.

제13도는 플랙시 메모리의 전원 접속 회로의 종래예를 나타내는 도면.

제14도는 N-채널 MOS 트랜지스터에서의 게이트 전압, 전원 전압, 온저항의 관계를 설명하는 도면.

제15도는 전압 안정화용 콘덴서와 방전용 저항을 지니는 종래의 전원 회로의 구성예를 나타내는 도면.

* 도면의 주요부분에 대한 부호의 설명

1 : 전원용 스위치 2 : 전압 변환 수단

3 : 방전 회로 4 : 전원

5 : 기기 본체부(부하 회로) 6 : 제어부

7 : 용량성 소자 9 : 클램프 수단

10 : MOS 형 트랜지스터 11 : N-채널 MOS 형 트랜지스터

100 : 전원선용 스위치IC 200 : 전원선

본 발명은 전원선과의 접속을 제어하는 전원 접속 회로 및 그것을 위한 전원선용 스위치 IC에 관한 것인바, 특히 온(on)저항이 작고 비도통 상태에서 전원선의 전압 안정화를 위해 용량성 소자내에 있는 전하를 신속히 방전시키고, 도통 상태시에는 전류가 흐르지 않는 방전회로를 갖는 전원 접속 회로 및 전원선용 스위치 IC에 관한 것이다.

전기 기기에 있어서는 소비 전력을 저감하는 일이 중요하다. 특히, 전원으로서 전지가 사용될 경우에는 소비전력이 전지의 수명에 영향을 줌으로써 소비 전력량이 전지의 교환 또는 전지의 충전을 행하지 않고 사용할 수 있는 시간을 결정하게 된다. 소비 전력을 저감하기 위하여 전기 기기를 복수의 부분으로 나누고 사용하지 않고 있는 부분에의 전원 공급을 정지시키는 방법이 있다. 전기 기기에 따라서는 사용중인지 아닌지에 관계없이 상시 동작시킬 필요가 있는 기능을 지니는 경우가 있다. 예컨대 전기 기기 자체는 사용하지 않더라도 타이머 등의 기능은 상시 동작시킬 필요가 있다. 타이머 기능을 정지시켰을 경우에는 재차 사용할 때에 타이머를 재차 설정할 필요가 있고 그 설정 동작은 매우 복잡하다. 그러나 타이머등의 기능을 동작시키기 위해서 사용하고 있지 않을 때에도 전기 기기 전체에 전력을 공급한다면 동작할 필요가 없는 부분에도 스탠바이 전류가 흘러서 소비 전력이 커진다는 문제가 있다. 그 때문에 전기 기기의 본체부와 타이머 등의 부분을 나눠서, 사용하지 않을 때에는 본체부에의 전력 공급을 정지시키는 일이 행해진다.

또, 컴퓨터에 있어서는 디스플레이, 디스크 장치 등의 많은 주변기기가 접속되어 컴퓨터를 통하여 각 기기에 전력을 공급하는 일이 행해진다. 이와같은 주변기기는 컴퓨터가 동작 중일지라도 반드시 동작할 필요가 없는 경우가 많다. 그와같은 경우에는 이들 주변기기에의 전력의 공급을 정지시킴으로써 스탠바이 전류가 흐르는 것을 방지하고 있다.

이상과 같이, 기기의 일부에의 전력의 공급을 정지함으로써 소비 전력의 저감을 도모하는 일이 행해지고 있는바, 이를 위해서는 기기의 일부에의 전력 공급을 자유로이 제어 할수 있는 일이 필요하고, 전원선과의 접속을 제어하기 위하여 전원선용 스위치가 사용된다. 전원선용 스위치는 상시 동작하고 있는 제어부로부터의 제어신호에 의하여 제어된다.

전원선용 스위치로서는 종래 파워 FET가 사용되고, 이산형 회로에서 전원 접속 회로를 구성하는 것이 일반적이다. 제10도는 MOS형 트랜지스터를 사용한 종래의 전원 접속회로의 예를 나타내는 도면이고, (a)이 N-채널 MOS형 트랜지스터의 예이고, (b)가 P-채널 MOS형 트랜지스터의 예이다. 그리고, 이하에 도시한 도면에 있어서는 편의상 동일한 기능 부분에는 동일한 참조 부호를 붙여서 나타내는 것으로 한다.

제10도에 있어서 참조 번호(4)는 전원이고, (5)는 기기본체부(부하 회로)이고, (6)은 제어부이고, (200)은 전원선이다. (13)과 (14)는 전원선용 스위치이고, (13)은 N-채널 MOS형 트랜지스터, (14)는 P-채널 MOS형 트랜지스터, (15)는 제어 신호를 반전하는 인버터이다.

제10도의 (a)에 있어서, N-채널 MOS 형 트랜지스터(13)를 도통(온)상태로 하려면 제어부(6)에서 적절한 전압의 신호가 공급되고, 비도통(오프)상태로 하려면 제어부(6)로부터 접지 전압의 신호가 공급된다 제10도의 (b)에 있어서는 P-채널 MOS형 트랜지스터(14)가 사용되기 때문에 제어부(6)가 제11도의 (a)와 같은 제어 신호를 출력하면 제어 신호를 반전시키는 인버터(15)가 필요하다.

제10도에 도시한 바와같이 전원선용 스위치를 사용한 구성에 있어서 온상태시에는 전원선용 스위치의 저항이 거의 무시할 정도로 작고, 오프 상태시에는 전원선용 스위치가 완전히 차단되어 있다고 가정하는 것이 중요하다. 온상태시에 전원선용 스위치가 저항을 지니면 그 만큼 전압 강하가 생기고 전력도 소비된다. 또, 오프 상태시에 전원선용 스위치가 완전히 차단되어 있지 않으면, 미량이기는 하지만 기기본체부에 전류가 흘러서 전력이 소비된다. 그 때문에 MOS형 트랜지스터를 사용한 종래의 전원선용 스위치 회로에 있어서는 MOS형 트랜지스터의 온저항이 충분히 작고 또한 오프 저항이 충분히 클것이 요구된다.

제10도에 도시한 종래의 MOS형 트랜지스터에 전원선용 스위치에 사용한 회로에 있어서도 상기한 조건을 충족시킬 것이 필요하고, 그러기 위해서는 파워FET의 게이트 전압을 상기한 조건을 충족시킬 수 있는 전압치로 한다. 예컨대, N-채널 MOS형 트랜지스터의 경우에는 온 상태로 하기 위한 전압을 제어부(6)의 정의 논리치에 대응하는 전압보다 높은 전압으로 하고, P-채널 MOS형 트랜지스터의 경우에는 오프 상태로 하기 위한 전압을 제어부(6)의 정의 논리치에 대응하는 전압보다 높은 전압으로 한다.

제11도는 전원선용 스위치를 사용하는 전원 접속회로의 종래예를 나타내는 도면이다.

제11도에 있어서 참조번호(5)는 기기본체부(부하 회로)이고, (16)은 전원선용 스위치인 N-채널 MOS형 트랜지스터이고, (41)은 직류 5V 전원이고, (42)는 직류 12V전원이고, (61)은 제어 회로이다. (201)은 5V용 전원선이고, (202)는 12V용 전원선이다. L1은 제어회로(61)로부터의 약5V의 제어 신호를 12V의 신호로 변환하는 전압 변환 회로이고, 그 출력은 N-채널 MOS형 트랜지스터(16)의 게이트에 인가된다. 저항R1은 제어 회로(61)로부터의 제어신호의 동작 속도를 향상시키는 풀다운 저항이고 용량성 소자 C1는 전압 변환 회로 L1의 출력을 안정화하기 위한 것이다.

부하 회로(5)에 접속되는 전원선(200)의 전압을 안정화하기 위하여 콘덴서등의 용량성 소자를 접속하는 것이 일반적이고 이와 같은 용략성 소자를 사용함으로써 기기 본체부에서의 변동에 대하여 안정된 전원 전압이 유지된다. 저항 R2와 용량성 소자 C2는 이점에서 사용되는 것이다.

제11도에 도시한 바와같이 N-채널 MOS 형 트랜지스터(16)의 게이트에 인가되는 제어신호를 상기한 조건을 충족하도록 하기 위해 제어 신호의 전압을 N-채널 MOS형 트랜지스터의 게이트 전압에 맞는 전압으로 변환하는 전압 변환 회로 L1가 필요하고, 이와 같은 전압 변환 회로 L1를 동작시키는데는 5V전원(41)외에 12V전원(42)이 필요하다.

또 전기 기기에 따라서는 일부에 대해서 전원 전압을 전환하여 사용하는 것이 있다. 제12도는 그와같은 기기에 있어서의 종래의 전원 접속 회로의 구성을 도시한 도면이다.

제12도의 회로에 있어서, 5V전원(44), 12V전원(45), N-채널 MOS형 트랜지스터(18), 전압 변환회로 L3, 부하(51) 및 저항 R4,R5, 용량소자 C4,C5는 각각 제11도의 회로의 각 구성요소에 대응한다. 제12도의 회로에서는 제11도의 회로에 다시 직류 3V를 발생하는 3V전원(43)을 설치하고, 3V의 전원선(204)과 부하(51) 사이에 전원선 스위치로서 N-채널 MOS형 트랜지스터(17)를 설치한 것으로 N-채널 MOS 형 트랜지스터(17)의 게이트에 인가되는 제어 신호의 전압을 변화시키는 전압 변환 회로 L2도 설치되어 있다. 그리고 제어 회로로부터는 N-채널 MOS형 트랜지스터(17),(18)중 하나를 도통 상태로 하거나 또는 모두 다 비도통 상태로 하는 제어 신호가 출력된다.

제13도는 상기한 바에 따라 구체적인 예를 나타내는 도면인바, 플래시 메모리라 불리우는 전기적으로 일괄 소거가 가능한 불휘발성 메모리의 전원 접속 회로이 종래예를 나타내는 도면이다. 플래시 메모리에는 데이타의 독추출시의 전원 전압으로서 5V를 공급하는 타입과 3.3V를 공급하는 타입의 2종류가 있다. 어느 타입이든 기록시에는 전원 전압으로 12V가 공급된다. 5V타입이 통상형이긴 하지만 저전력판으로서 3.3V타입이 있다. 플래시 메모리를 사용하는 기기에서는 어느 타입도 사용 가능한 것이 바람직하다. 그래서 제13도에 보이는 바와 같이 12V전원(46)과, 5V전원(47)과, 3.3V전원(48)을 설치하고, 각 전원의 전원선과 플래시 메모리(52)의 사이에 설치한 P-채널 MOS 형 트랜지스터(191)와 N-채널 MOS 형 트랜지스터(192,193)를 제어 회로(63)로부터의 제어 신호 a, b, 및 c로 제어하게 하고 있다. 제어 신호 a는 데이타 기록시에는 「저(低)」상태이고, 그 이외인 때에는 「고(高)」상태(12V)로 된다. 통상 타입의 플래시 메모리를 사용할 경우에는 데이타 독출시에 제어신호 b가 「고」상태(12V)로 되고, 에너지 절약 타입의 플래시 메모리를 사용할 경우에는 데이타 독출시에 제어 신호c가 「고」상태(12V)로 되고 그 이외인 때에는 제어 신호b,c모두「저」상태로 된다.

또, 마이크로프로세서에 있어서는 통상의 5V의 전원 전압이 공급되는데 마이크로프로세서가 동작하지 않는 상태가 소정 시간 이상 계속되면, 지동적으로 3.3V의 전원 전압이 공급되는 저소비 전력 모드로 전환하는 것이 있다. 이 경우에도 제12도와 같은 회로가 사용된다.

제14도는 전원선 스위치로서 N-채널 MOS 형 트랜지스터를 사용할 경우의 스위치 전업과 온저항의 관계를 설명하기 위한 도면이다. (a)은 측정회로를 표시하고, (b)는 (a)의 회로에서 측정된 특성을 나타낸다. 제14도에서 명백한 바와 같이 게이트에 같은 12V의 전압이 인가되어 있어도, 전원 전압Vs에 의하여 온저항이 다르다.

따라서 제12도에 도시한 전원 접속 회로에서 N-채널 MOS 형 트랜지스터(17),(18)로서 동일한 특성의 것이 사용될 경우에는 그들의 온 저항이 다르게 된다. 전기 기기에 있어서는 전원선 스위치의 온저항으로서 요구되는 범위가 규정으로서 결정되어 있고, 제12도와 같은 회로 상태로는 이 규정을 충족할 수 없기 때문에 N-채널 MOS형 트랜지스터(17,18)는 상이한 특성의 다른 부분을 사용하든가 전압변환 회로 L2,L3를 구성하는 저항 등의 부품을 조정하여 규정이 충족되도록 하고 있었다. 그러나 상이한 N-채널 MOS형 트랜지스터를 사용하든가 부품을 조정하는 것은 공정 관리상도 바람직하지 않고, 그 때문에 비용이 증가한다는 문제가 있다.

제12도와 같은 동일 부하에 인가하는 전원 전압을 변화시킬 경우 뿐만 아니라 기기내에서 상이한 부하에 인가하는 전원 전압이 다를 경우에도 같은 문제가 발생한다.

다시 제12도, 제13도에 도시한 회로나 전지를 사용하는 기기등에서는 사용모드에 의하여 전원선에 공급하는 전원 전압을 변화시키는 것도 있다. 그와 같은 경우 동일한 MOS 트랜지스터에 인가되는 전원 전압을 변화하게 되고, 사용 모드에 의하여 전원선 스위치에 온저항이 상이하게 된다.

또 상기한 설명에서는 전원선용 스위치로서 N-채널 MOS형 트랜지스터를 사용할 경우에 대하여 설명하였으나 P-채널 MOS형 트랜지스터를 사용할 경우에는 게이트 전압을 0V로 하면, 통상 충분한 온저항을 얻을 수 있으나 전원선의 전압이 변화한 경우에는 오프 저항이 변화하게 된다. 제12도, 제13도와 같은 1개의 부하 회로가 복수의 전원선에 접속되는 회로에 있어서, 전원선의 전압에 의하여 충분한 오프 저항을 얻을 수 없을 경우에는 전원선 사이에서 전류가 흐르게 되어 소비 전력이 커진다는 문제가 발생한다.

제11도 및 제12도에 보이는 바와 같이 부하에의 전원선에는 전원 전압을 안정화하기 위하여 용량성 소자를 접속하고 있다. 그러나 용량성 소자를 접속하면 용량성 소자에 축전된 전하 때문에, 전원선용 스위치를 오프 상태로 한 때에 전원선의 전압은 천천히 저하하게 되고, 기기 본체부에서의 오동작을 발생시킬 염려가 증대한다는 문제가 있다. 제15도는 이와 같은 오동작 발생을 방지하기 위하여 용량성 소자에 병렬로 저항소자가 접속한 방전회로를 갖는 종래예의 구성을 나타내는 도면이다.

도시한 바와 같이 제15도의 회로는 전원선(200)의 전압을 안정화하기 위하여 콘덴서(7)와 방전용의 저항(8)을 접속한 구성을 갖는다. 콘덴서(7)에 축적된 전하는 전원선용 스위치(1)가 오프 상태로 되면 동시에 저항(8)을 통하여 어스(접지선)로 흘러 전원선(200)의 전압은 신속하게 저하한다.

상기와같이 종래의 전원 접속 회로에 있어서는 전원선 스위치로서 파워 FET를 사용하는 이산형 회로로 구성하고, 게이트에 인가하는 전압을 생성하기 위하여 별도로 고압 발생 회로를 설치하고 있었기 때문에 회로가 크고 제조 원가가 높아진다는 문제가 있다. 그 때문에 필요한 부품을 가급적 IC화 하는 것으로서 화로의 소형화 및 비용 저감을 도모할 것이 요망되고 있다.

다시 파워 FET의 게이트에 인가되는 제어 신호의 전압은 일정하기 때문에 상이한 전원 전압의 전원선과의 접속에 동일 특성이 파워 FET를 사용한 경우에는 온저항이 규정을 충족할 수 없다는 문제가 생긴다. 특히 상기와 같이 파워 FET를 포함하는 부품을 IC와 할 경우 복수개의 파워 FET를 하나의 패키지에 수납하는 일이 행해지나 그 경우에는 개개의 온저항을 조정하는 것은 불가능하고 이점에서도 IC화는 곤란하다는 것이 현안이다.

또 제15도에 도시한 방전용의 저항을 지니는 구성에 있어서는 온상태시에 전원선(200)에서 어스에 저항(8)을 통하여 상시 전류가 흐른다는 문제가 있다. 통상 이 저항은 매우 큰 저항치를 가지기 때문에 이 저항을 흐르는 전류에 의한 소비전력은 작으나 전지를 사용하는 기기에서는 그와 같은 소비전력도 큰 문제이다.

본 발명은 상기 문제점을 감안하여 이루어진 것으로서 전원선의 전압이 변화해도 일정한 온 저항 및 오프 저항을 갖는 전원 접속 회로 및 전원선용 스위치 IC의 제공과 전원선의 전압 안정화를 위한 용량성 소자내의 전하를 오프상태로 전환한 때에 신속히 방전시키는 동시에 온상태시에는 전류가 흐르지 않도록 한 전원 접속회로 및 전원선용 스위치 IC의 제공을 목적으로 한다.

제1도는 본 발명의 반도체 기억 장치의 제1의 원리 구성도이다.

제1도에 도시한 바와 같이 본 발명의 제1의 양태의 전원 접속 회로는 제어부(6)로부터 제공된 제어 신호가 게이트에 인가되는 MOS 형 트랜지스터(10)를 부하 회로(5)와 전원선(200)의 사이에 설치하여, 이 MOS형 트랜지스터(10)와 부하 회로(5)에 접속된 전원선(200)의 접속상태를 제어하는 회로인 전압 변환 수단(2)과 클램프 수단(9)을 구비한다. 전압 변환 수단(2)은 제어 신호의 전압을 변화시켜서 MOS 형 트랜지스터(10)의 데이트에 인가함으로써 MOS형 트랜지스터(10)의 도통 상태가 변화하게 된다. 클램프 수단(9)은 전압 변환 수단(2)의 출력 전압이 전원선(200)의 전압에 대하여 소정의 차를 지니게 한다.

제2도는 본발명의 반도체 기억 장치의 제2의 원리 구성도이다.

제2도에 보이는 바와 같이 본 발명의 제2의 양태의 전원 접속 회로는 부하 회로(5)와 전원선(200)의 사이에 설치된 전원선용 스위치(1)를 구비하고, 전원선용 스위치(1)를 도통 상태 또는 비도통 상태로 함으로써 부하 회로(5)에 접속된 전원선(200)의 접속 상태를 제어하는 회로이고, 전원선용 스위치(1)가 비도통 상태인 때에는 부하 회로(5)에 접속되는 전원선을 접지선에 접속하고, 전원선용 스위치(1)가 도통 상태인 때에는 부하 회로(5)에 접속되는 전원선을 접지선에 대해 차단 상태로 하는 방전 회로(3)를 갖는다.

본 발명의 제1의 양태인 전원 접속 회로에 있어서는 전원선용 스위치를 구성하는 MOS 형 트랜지스터(10)의 게이트에 인가되는 전압이 전원선(200)의 전압에 대하여 소정의 차를 가지도록 클램프 수단(9)에 의해 클램핑함으로써, 전원선의 전압이 변화해도 MOS형 트랜지스터(10)의 온저항은 일정하게 한다.

본 발명의 제2의 양태인 전원 접속 회로에 있어서는 전원선용 스위치(1)가 오프 상태인 때에 출력측의 전원선과 접지선을 접속 상태로 하고, 전원선용 스위치(1)가 온상태인 때에는 출력측의 전원선과 접지선을 차단 상태로 하는 방전수단(3)을 갖추기 때문에 전원선용 스위치(1)가 오프 상태로 된 때에는 이 방전 회로(3)를 통하여 전원선(200)의 전압 안정을 위해 제공된 용량성 소자에 축적된 전하가 신속히 방전되고, 전원선용 스위치(1)가 온상태인 때에는 방전수단(3)이 차단되기 때문에 필요없는 전류가 흐르는 일도 없다. 따라서, 소비 전력도 저감할 수 있다.

더욱이 상기한 전압 변화 수단(2), 클램프 수단(9),방전수단(3)의 적어도 하나를 전원선용 스위치와 함께 IC화 하면 이산형 부품으로 구성하는데 비해 회로구성을 간단하게 할수 있다. 제1도 및 제2도에 있어서의 참조번호(100)는 IC화 할 경우의 바람직한 범위를 표시한다.

제3도는 본 발명의 제1실시예의 구성을 나타내는 도면이다.

제3도에 있어서, (11)은 N-채널 MOS 형 트랜지스터를, (21)은 DC-DC컨버터를 나타내고, (4)는 전원을, (5)는 부하 회로를, (6)은 제어회로를, (21)은 제어신호의 전압을 승압하는 챠지-펌프(charge-pump)회로를, (91)은 클램프 회로를, (200)은 전원선을 타나낸다. 챠지-펌프 회로(21)가 전압 변환 수단(2)에 상당하고 클램프 회로(91)가 클램프 회로(9)가 클램프 회로(9)에 상당한다. 전원(4)은 예컨대 5V전원이다.

제3도에 도시한 바와 같이, 챠지-펌프 회로(21)는 링 발진 회로(211)와 5개의 다이오드 D1,D2,D3,D4,D5와, 4개의 용량소자 C1,C2,C3,C4와 2개의 인버터 INV1, INV2를 지닌다. 클램프 회로(91)는 제너 다이오드 Z1와, 다이오드 D6와 PNP형의 바이폴라 접합 트랜지스터 Q1,Q2를 구비한다.

N-채널 MOS 트랜지스터를 도통 상태로 할 때, 전원(4)에서 출력되는 전압 5V에 가까운 전압 신호가 제어 회로(6)로부터 출력된다. 이 신호는 다이오드 D1의 애노드에 인가되는 동시에 링 발진 회로(211)에 인가된다. 이에 따라 링 발진회로(211)가 발진하고, 클록 신호를 출력한다. 클록 신호는 인버터 INV1에 입력되고, 이 출력은 다시 인버터 INV2에 입력되어 상보 클록 신호 CK, /CK가 생성된다. CK가 「저」인때 노드 N1는 약 5V로 되고, 용량소자 C1는 이 전압에 충전된다. 다음에 CK가 「고」로 변화하면 용량소자 C1의 한쪽 전극의 전위가 상승하므로 노드 N1의 전위도 상승한다. 노드 N1와 제어 회로(6)의 사이에는 다이오드 D1가 있기 때문에 노드 N1는 제어 신호 이상의 전위로 된다. 노드 N1의 전위가 높아지면 다이오드 D2를 통해서 노드 N2의 전위가 상승한다. 이 때 용량소자 C2의 한쪽 전극에 인가되어 있는 /CK는 「저」상태이고, 용량소자 C2는 노드 N2의전위가 되도록 충전된다. 재차 CK가 「저」상태로, /CK가 「고」상태로 되면 노드 N2의 전위는 다시 상승하고, 이에 따라 노드 N3의 전위도 상승한다. 이와 같은 동작을 반복함으로써 노드 N5의 전위가 상승, 즉 다이오드 D5의 캐소드에서 출력되는 전압이 승압된다.

노드 N5는 제너다이오드 Z2, 다이오드 C6 및 트랜지스터 Q1,Q2를 통하여 전원선(200)에 접속되어 있다. 그 때문에 챠지-펌프 회로(21)에 의하여 노드 N5의 전위가 상승해도 전원선(200)의 전위보다, 제너다이오드 Z1의 임계치 VFZ1, 다이오드 D6의 임계치 VFD6, 및 트랜지스터 Q1 또는 Q2의 임계치 VBEPNP를 합한 전위가 높아지는 일은 없다. 즉 노드 N5의 전위는 전원선(200)의 전압보다 VFZ1+VFD6+VBEPNP 만큼 높은 전압으로 된다. 이 전압이 N-채널 MOS 형 트랜지스터(11)의 게이트에 인가된다. 따라서 N-채널 MOS 트랜지스터(11)의 게이트에 인가되는 전압을 항상 전원선(200)의 전압보다 VFZ1+VFD6+VBENP 만큼 높게 할수 있다.

MOS 트랜지스터는 트랜지스터의 게이트에 인가되는 전압과 전원선의 전압의 차가 일정하면 온저항은 일정하므로 제3도의 회로이면 예컨대 전원선의 전압이 변화해도 온저항은 변화하지 않게 된다.

N-채널 MOS 트랜지스터(11)를 오프 상태로 할 때에는 제어 회로(6)에서 출력하는 제어 신호를 「저」상태로 하면 된다. 통상의 N-채널 MOS 트랜지스터이면 0V로 충분히 높은 오프 저항을 얻을 수 있다.

전원선용 스위치를 IC화할 경우에는 N-채널 MOS 트랜지스터(11), 챠지-펌프 회로(21), 클램프 회로(91)를 합쳐서 IC화 하는 것이 바람진하나 챠지-펌프 회로(21)와 클램프 회로(91)의 어느 한쪽만을 N-채널 MOS 트랜지스터(11)와 함께 IC 화 해도 된다.

제3도의 제1실시예에서는 N-채널 MOS 트랜지스터를 사용하고 있으나 P-채널 MOS 트랜지스터를 사용하는 것도 가능하다. 그 경우 제10도에서 설명한 바와 같이 부하 회로를 전원선에 접속할 경우에는 게이트에 「저」의 신호를, 즉 약 0V를 인가하고, 부하 회로를 전원선에서 분리할 경우에는 게이트에 전원선의 전압보다 소정량이 높은 전압을 인가하게된다. 이로 인해, 오프 저항이 충분히 높아진다. P-채널 MOS 트랜지스터를 사용하면 N-채널 MOS 트랜지스터에 비하여 동일 사이즈에서는 온저항이 높아지기는 하지만 회로 구성이 간단해지는 등의 이점이 있다.

제4도는 본 발명의 제2실시예의 구성을 표시하는 도면이다.

제4도에 있어서 (121)은 전원선용 스위치에 상당하는 N-채널 MOS 트랜지스터를 나타내고, (321)은 인버터를 나타내고, (322)는 전원선(200)과 어스(접지선)의 사이를 접속하는 N-채널 MOS 트랜지스터를 나타내고, (7)은 전원선(200)과 어스의 사이에 접속된 전원선(200)의 전압 안정용 콘덴서를 나타낸다. 2개의 N-채널 MOS 트랜지스터(121),(322)와 인버터(321)는 전원선용 스위치 IC내에 형성된다.

제어부(6)에서의 제어 입력 신호는 N-채널 MOS 트랜지스터(121)의 게이트에 인가되는 동시에 인버터(321)를 통해서 N-채널 MOS 트랜지스터(322)의 게이트에 인가된다. 따라서 N-채널 MOS 트랜지스터(121)가 온 상태인 때에는 N-채널 MOS 트랜지스터(322)는 오프 상태로 되고 반대로 N-채널 MOS 트랜지스터(121)가 오프상태인 때에는 N-채널 MOS 트랜지스터(322)는 온 상태로 된다. N-채널 MOS 트랜지스터(322)의 오프 저항은 충분히 크게 할 수 있고, 전원선(200)에 전원 전압이 인가될 경우에는 전원선(200)에서 어스에 흐르는 전류는 매우 작게 할 수 있다. 또 전원선(200)에의 전원 전압의 공급이 정지된 경우, 콘덴서(7)의 전하는 N-채널 MOS 트랜지스터(322)를 통하여 신속히 어스로 흐르기 때문에 부하 회로(5)에서 온 동작이 발생할 염려도 저감된다.

제5도는 제3실시예의 구성을 나타내는 도면이고, 제4도의 제2실시예에 있어서도 N-채널 MOS 트랜지스터(322) 대신에 P-채널 MOS 트랜지스터(332)를 설치한 것이며 인버터가 필요없게된다.

제6도는 제4실시예의 구성을 나타내는 도면인바, 제4도의 제2실시예에 저항(344)과, NPN 트랜지스터(343)를 부가한 것이다. 이와 같은 취함으로써 N-채널 MOS 트랜지스터(342)가 온상태 또는 오프 상태로 됨에 따라 NPN트랜지스터(343)도 온상태 또는 오프상태로 되고, NPN 트랜지스터(343)가 온 상태로 되면 제4도의 NMOS 트랜지스터(322)만으로 콘덴서에 축적된 전하를 방전시키는 것보다 더욱 급속하게 어스로 흐른다.

제7도에 제5실시예의 구성을 나타내는 도면인바, 방전용의 트랜지스털르 PNP트랜지스터(355)로 한것이고, PNP트랜지스터(355)의 베이스에는 P-채널 MOS 트랜지스터(352)와 N-채널 MOS 트랜지스터(353)로 구성되는 CMOS 인버터회로의 출력이 인가된다. 다만 이 실시예에 있어서는 전원선(200)의 전위를 어스 전위(GND)까지 저하시킬수는 없으므로, 그와같은 상태에도 지장이 없는 경우에 사용할 필요가 있다.

제8도는 제6실시예의 구성을 나타내는 도면인바, 제5도의 제3실시예에 저항(364)과 NPN트랜지스터(364)를 부가한 것이고, 동일하게 NPN트랜지스터(364)를 통하여 방전이 급속하게 행하여진다.

제9도는 제7실시예의 구성을 나타내는 도면인바, 제7실시예는 제3도의 챠지-펌프 회로와 클램프 회로를 지니는 제1실시예의 구성에 제4도의 제2실시예의 방전 회로의 N-채널 MOS형 트랜지스터를 부가한 실시예이다. 이와같은 구성을 취함으로써 이 때까지 설명한 양쪽의 효과를 얻을 수 있다.

본 발명에 따르면 외부의 복잡한 회로를 필요로하지 않고 소망하는 온 저항 및 오프 저항을 얻을 수 있는 전원선용 스위치 IC가 제공되는 동시에 전원선의 전압 안정화를 위한 용량성 소자내의 전하를 오프 상태로 전환한 때에 신속하게 방전시키는 동시에 온 상태시에 쓸데없는 전류가 흐르지 않도록한 전원선 접속 회로 및 전원선용 스위치 IC가 제공된다.

Claims

전원선(200)내에 정렬되며, 제어 유닛(6)으로부터 게이트로 제어 신호 출력을 인가함으로써 그 연결이 변경되는 MOS 트랜지스터(11)와; 상기 제어신호의 전압을 변환하는 챠지-펌프 회로(21)와; 상기 전원선(200)의 전압에 대해 소정의 전압 차를 가지도록 상기 챠지-펌프 회로(21)로부터 상기 변환된 출력 전압을 클램핑하는 클램프 수단(9;91)을 구비하여, 전원선(200)과 부하 회로(5)의 접속을 제어하는 전원선 접속 회로에 있어서, 상기 클램프 수단(9;91)은 상기 챠지-펌프 회로(21)로부터 제공된 과잉 전력을 접지로 방전시키는 것을 특징으로 하는 전원 접속 회로.
제1항에 있어서, 상기 클램프 수단(9;91)은, 상기 챠지-펌프 회로(21)와 MOS 트랜지스터(11)의 게이트가 접속되는 제1단자를 갖는 정전압 강하 회로(D6, Z1)와; 접지에 접속된 콜렉터, 상기 정전압 강하 회로(D6, Z1)의 제2단자에 접속된 에미터, 및 상기 부하 회로(5)와 MOS트랜지스터(11) 사이의 전원선에 접속된 베이스를 갖는 제1바이폴라 접합 트랜지스터(Q2)를 포함하는 것을 특징으로 하는 전원 접속 회로.
제2항에 있어서, 상기 클램프 수단(9;91)은 접지에 접속된 콜렉터, 상기 정전압 강하 회로(D6, Z1)의 제2단자에 접속된 에미터, 및 상기 전원선(200)에 접속된 베이스를 갖는 제2바이폴라 접합 트랜지스터(Q1)를 추가로 포함하는 것을 특징으로 하는 전원 접속 회로.
제1항 내지 제3항 중 어느 한 항에 있어서, 상기 MOS 트랜지스터(11,171)가 오프로 될 경우 상기 MOS 트랜지스터(11,171)와 부하 회로(5) 사이의 노트를 접지선에 접속시키며, 상기 MOS 트랜지스터(11,171)가 온으로 될 경우 상기 접지선으로부터 상기 노드를 차단하는 방전 회로(3)를 추가로 구비하는 것을 특징으로 하는 전원 접속 회로.
제1항 내지 제3항 중 어느 한 항에 있어서, 상기 MOS 트랜지스터(11)는 N-채널 형인 것을 특징으로 하는 전원 접속 회로.
제4항에 있어서, 상기 MOS트랜지스터(11)는 N-채널 형인 것을 특징으로 하는 전원 접속 회로.
제1항 내지 제3항 중 어느 한 항에 따른 전원 접속 회로를 구비하여, 전원선(200)의 부하 회로(5)에 대한 접속을 제어하는 것을 특징으로 하는 스위치 집적회로(IC).
제4항에 따른 전원 접속 회로를 구비하여, 전원선(200)의 부하 회로(5)에 대한 접속을 제어하는 것을 특징으로 하는 스위치 집적회로(IC).
제5항에 따른 전원 접속 회로를 구비하여, 전원선(200)의 부하 회로(5)에 대한 접속을 제어하는 것을 특징으로 하는 스위치 집적회로(IC).