[go: up one dir, main page]

KR0166894B1 - 액정표시장치 - Google Patents

액정표시장치 Download PDF

Info

Publication number
KR0166894B1
KR0166894B1 KR1019950003240A KR19950003240A KR0166894B1 KR 0166894 B1 KR0166894 B1 KR 0166894B1 KR 1019950003240 A KR1019950003240 A KR 1019950003240A KR 19950003240 A KR19950003240 A KR 19950003240A KR 0166894 B1 KR0166894 B1 KR 0166894B1
Authority
KR
South Korea
Prior art keywords
gate
antistatic
liquid crystal
crystal display
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
KR1019950003240A
Other languages
English (en)
Inventor
하용민
Original Assignee
구자홍
엘지전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자주식회사 filed Critical 구자홍
Priority to KR1019950003240A priority Critical patent/KR0166894B1/ko
Priority to US08/603,480 priority patent/US6081307A/en
Application granted granted Critical
Publication of KR0166894B1 publication Critical patent/KR0166894B1/ko
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Liquid Crystal (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 액정표시장치에 관한 것으로, 정전기로 인하여 액정표시장치의 박막 트랜지스터의 절연막이 파괴되어 일어나는 불량을 방지하기 위한 것이다. 본 발명은 복수개의 게이트배선과 복수개의 신호배선이 서로 교차되게 형성되고 화상을 형성하는 디스플레이부 외곽에 공통배선이 형성된 액정표시장치에 있어서, 상기 게이트배선과 공통배선에 부동게이트 정전기방지소자가 접속되어있고 상기 신호배선과 공통배선에 부동게이트 정전기방지소자가 접속된 것을 특징으로 하는 액정표시장치를 제공함으로써 간단한 구조로 성능이 우수한 정전방지소자를 구현하여 TFT-LCD 제작시 정전기에 의한 절연파괴를 방지하고, 제조수율을 크게 향상시킬 수 있도록 한다.

Description

액정표시장치.
제1도는 종래의 TFT-LCD의 개략적인 평면구조도.
제2도는 종래의 TFT-LCD의 정전기 방지회로도.
제3도는 종래의 TFT-LCD의 정전기 방지회로의 전류-전압특성도.
제4도는 본 발명의 정전방지소자의 사시도 및 등가회로도.
제5도는 본발명의 정전방지소자를 갖춘 TFT-LCD의 개략적인 평면구조도.
제6도는 본 발명의 정전방지소자의 전류-전압특성도.
제7도는 본 발명의 실시예에 의한 정전방지소자의 단면구조도.
제8도는 본 발명의 실시예에 의한 정전방지소자의 등가회로도.
제9도는 본 발명의 다른 실시예에 의한 정전방지소자의 단면구조도.
제10도는 본 발명의 다른 실시예에 의한 정전방지소자의 등가회로도.
제11도는 본 발명의 정전방지소자의 다른 실시예를 갖춘 TFT-LCD의 개략적인 평면구조도.
* 도면의 주요부분에 대한 부호의 설명
1 : 2단자 박막트랜지스터 2 : 픽셀TFT
3 : 액정 커패시터 4 : 게이트배선
5 : 신호배선 6 : 데이터구동회로
7 : 게이트구동회로 8 : 공통배선
9 : 부동 게이트 10 : 게이트절연막
11 : 도핑된 반도체층 12 : 인트린직 반도체층
13 : 중첩기생용량 14 : 접속단자
15 : 정전방지소자 16 : 병렬 연결된 정전방지소자
본 발명은 액정표시장치에 관한 것으로, 특히 정전기로 인하여 액정표시장치의 박막트랜지스터의 절연막이 파괴되어 일어나는 불량을 방지하기 위한 정전기파괴 방지소자에 관한 것이다. 제1도는 종래의 박막트랜지스터-액정표시장치(Thin Film Transistor-Liquid Crystal Display;이하 TFT-LCD라 한다)를 개략적으로 도시한 평면도로서, 복수개의 게이트배선(4)과 복수개의 신호배선(5)이 서로 교차되어 배열되고, 각각의 게이트배선(4)과 신호배선(5)이 교차하는 부분에 픽셀 TFT(2)와 액정 커패시터(3)가 게이트배선(4)과 신호배선(5)에 연결되고, 상기 복수개의 신호배선(5)과 게이트배선(4)은 픽셸부 주변영역에 형성된 데이터 구동회로(6)와 게이트 구동회로(7)에 각각 연결되어 있다. 이와 같이 구성되는 TFT-LCD에 있어서 신호배선(5)과 게이트배선(4) 사이에 정전기에 의하여 전압이 유기되어 LCD제작시 절연막이 파괴되어 불량을 일으키는 원인이 될 수 있는데 이러한 정전기의 발생을 방지하기 위해 제1도에 도시되바와 같이 신호배선(5)과 게이트배선(4)외 각 부위에 공통배선(8)을 형성하고 정전방지회로(1)를 각각의 신호배선과 공통배선에 또 각각의 게이트배선과 공통배선에 형성하여 정전기 유기시에 정전방지회로(1)를 통하여 전류가 흐르도록 하여 신호배선(5)과 게이트배선(4)사이를 등전위로 만들어 절연파괴를 막을 수 있도록 하였다. 제2도에 상기한 종래의 정전방지회로를 도시한바, 종래의 정전방지회로는 드레인과 게이트가 연결된 트랜지스터(1A, 1B) 2개로 구성된 2단자(ⓐⓑ)박막트랜지스터로 이루어져 있다. 이러한 정전방지회로의 양단(ⓐⓑ)에 전압이 유기될 때 제3도에 도시된 바와 같은 전류-전압특성을 가지게 된다. 즉, TFT-LCD가 동작하는 전압범위내에 낮은 전압에서는 전류가 미미하게 흘러서 신호에 교란을 일으키지 않고, 정전기에 의하여 유기되는 높은 전압이 발생하면 많은 전류가 흘러 정전기 방지회로로 동작하게 되는 것이다. 그러나 종래의 2단자 박막트랜지스터를 이용한 정전방지회로는 2개의 트랜지스터중에서 하나의 트랜지스터만이라도 오동작을 하게 되면 정전방지회로의 기능을 상실하게 된다. 특히 박막트랜지스터에서 오동작의 가장 큰 원인중의 하나는 게이트 절연막 불량에 의한 게이트와 소오소 및 드레인사이의 누설전류인데, 종래의 정전방지회로에서 박막트랜지스터에 이러한 게이트절연막 불량이 생길 경우 신호배선과 게이트배선 사이가 단락(short)되어 표시기에서 한 행과 한 열의 전체 픽셸이 오동작을 일으키게 된다. 또한, 종래의 정전방지회로에서는 게이트와 드레인이 연결되어 있는 구조이기 때문에 낮은 신호전압이더라도 문턱전압(threshold voltage)을 넘는 신호에 대해서는 전류가 흐르기 때문에 그만큼 구동회로의 전류공급능력이 월등히 커야한다. 그렇지 않을 경우에는 신호전압에 왜곡이 발생하게 된다. 본 발명은 상술한 문제점을 해결하기 위한 것으로, TFT-LCD제작시 정전기에 의한 절연파괴에서 오는 불량을 방지하기 위한 간단하면서도 우수한 성능을 가지는 정전방지소자를 갖춘 액정표시장치를 제공하는데 그 목적이 있다. 상기 목적을 달성하기 위한 본 발명의 액정표시장치는 서로 일정간격 이격된 도핑된 반도체층과 상기 도핑된 반도체층 사이에 위치한 채널영역이 되는 인트린직 반도체층, 상기 도팽된 반도체층 및 인트린직 반도체층과 절연막을 개재하여 형성된 부동게이트로 구성된 정전기 방지소자가 금속배선과 금속배선 사이에 접속된 것을 특징으로 한다. 이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다. 본 발명의 TFT-LCD의 정전방지소자는 제4도 (a)에 도시된 바와 같이 소오스 및 드레인이 되는 도핑된 반도체층(n+또는 p+형)(11)사이에 인트린직(intrinsic)반도체층(12)이 형성되어 있고, 상기 도핑된 반도체층(11) 및 인트린직 반도체층(12)상부에 게이트절연막(10)을 개재하여 게이트가 되는 부동게이트(9)가 형성된 구조를 가지는 것으로, 종래의 트랜지스터 구조와 동일한 구조를 가진다. 그러나 상술한 종래의 정전방지소자는 정전기 파괴방지를 위해 드레인과 게이트가 연결된 트랜지스터 두 개를 연결하였으나, 본 발명의 정전방지소자는 MOS 박막트랜지스터와 구조는 유사하지만 부동게이트(9)를 부동(floating)시키고 도핑된 반도체층(11)의 두 접속단자(14)만을 이용하는 아주 간단한 구조를 사용한다. 미설명 참조부호 13은 중첩기생용량(부동게이트와 n+(p+)층의 소오스/드레인영역과 중첩되어 생기는 정전용량)을 나타내는 것이다. 제4도는 (b)는 제4도 (a)의 정전방지소자의 등가회로도를 나타낸 것이다. 제5도에 도시한 바와 같이 본 발명에 의하 부동게이트를 갖는 트랜지스터로 이루어진 정전방지소자(15)를 공통배선과 각각의 신호배선(5)에 또 공통배선과 각각의 게이트배선(4)사이에 연결함으로써 TFT-LCD를 구현할 수 있다. 제5도에서 제1도와 동일한 부분은 참조부호를 붙이고 그 설명은 생략하였다. 본 발명의 정전방지소자의 동작을 종래의 정전방지소자와 본 발명의 정전방지 소자의 각각의 전류-전압특성을 비교하여 제6도를 참조하여 설명하면 다음과 같다. LCD가 정상동작할 때 구동회로에서 공급되는 신호전압 범위에서는 전류가 미미하게 흐르므로 정전방지소자 양단에 연결된 배선 사이는 단선(open)되어 픽셸신호전압에 영향을 주지 않는다. 정전기에 의하여 높은 전압이 유기되면 정전방지소자의 양단에 전류가 흘러 두 배선 사이의 전위차가 없어지기 때문에 정전기에 의한 절연막 파괴를 막아주게 된다. 본 발명은 종래와는 달리 하나의 트랜지스터로 정전방지소자를 구성하기 때문에 소자의 제작이 간단하고 수율을 향상시킬 수 있다. 또한 정전방지소자의 게이트절연막의 부분적인 불량으로 도핑된 반도체층과 부동게이트사이에 큰 전류가 흐를 수 있어도 종래의 정전방지회로와는 달리 신호배선과 게이트배선 사이에 단락이 일어나지 않아 픽셸동작에는 영향을 주지 않게 되는 장점이 있다. 제7도는 전형적인 인버티드 스태거드형(invertd staggered type)박막트랜지스터를 이용하여 본 발명의 정전방지소자를 구현한 예를 도시한 것이다. 제7도(a)는 하부게이트(bottom gate)구조를 갖는 박막트랜지스터로 이루어진 정전방지소자로서, 기판(100)상에 부동게이트(9)가 형성되고, 그 상부에 게이트절연막(10)을 개재하여 인트린직 반도체층(12)이 형성되고 이위에 서로 일정간격을 사이에 두고 소오스 및 드레인이 되는 도핑된 반도체층(11)이 형성되며, 접속단자(14)가 되는 금속전극이 상기 도핑된 반도체층(11)상부의 절연막(16)의 소정부분에 형성된 콘택홀을 통해 도핑된 반도체층(11)에 각각 접속되어 있다. 제7도 (b)는 상부게이트(top gate)구조를 갖는 박막트랜지스터로 이루어진 정전방지소자로서, 기판(100)상에 인트린직 반도체층(12)이 형성되고, 이위에 서로 일정간격을 사이에 두고 소오스 및 드레인이 되는 도핑된 반도체층(11)이 각각 형성되며, 그 상부에 게이트절연막(10)을 개재하여 부동게이트(9)가 형성되고, 접속단자(14)가 되는 금속전극이 게이트 상부의 절연막(16)의 소정부분에 형성된 콘택홀을 통해 도핑된 반도체층(11)에 각각 접속되어 있다. 제8도는 본 발명의 정전기 방지소자의 등가회로도를 나타낸 것으로, 낮은 신호전압에서는 인트린직 반도체층(12)의 저항(Rch)이 커서 전류가 거의 흐르지 않으며, 소자의 양단에 전압 V가 걸렸을 경우에는 부동게이트에 유기되는 전압(Vg)은 다음의 식과 같이 된다.
Vg=COL1/(COL1+COL2)×V
여기서 COL1, COL2는 인트린직 반도체층 양쪽에 있는 도핑된 반도체층(n+)과 부동게이트 금속사이에 형성되는 중첩기생용량을 나타낸다. 전압 Vg가 유기되면 인트린직 반도체층(12)에 전자나 유기되어 채널이 형성된다. 즉, 문턱전압 이상의 전압에서 많은 전류가 흐르게 되는데 종래의 게이트와 드레인을 연결한 구조의 정전방지소자보다 문턱전압이 높아지게 된다. 따라서 부동게이트(9)와 도핑된 반도체층(11)사이의 중첩되는 면적을 조절하면 정전기방지소자의 문턱전압을 조절할 수 있게 된다. 종래의 정전방지소자는 문턱전압이 낮기 때문에 낮은 신호전압에서 누설전류가 상대적으로 커서 외부 구동회로에서 전류 구동능력이 월등하지 않으면 픽셸에 가해지는 신호에 왜곡이 일어날 수 있지만, 본 발명의 정전방지회로에서는 문턱전압을 높여 주어 외부 구동회로의 전류 구동능력을 낮출 수 있고, 따라서 LCD구동전력을 감소시킬 수 있다. 문턱전압을 조절하기 위해 중첩영역용량(COL1, COL2)을 다르게 할 경우 대칭성을 위하여 제9도에 도시된 바와 같이 트랜지스터 2개를 병렬연결하여 정전방지회로를 구성할 수 있다. 제9도에서 L1과 L2는 도핑된 반도체층과 부동게이트가 중첩되어 있는 길이를 나타낸다. 제10도는 제9도를 부호로써 나타냈다. 병렬연결된 정전방지소자를 이용하여 제11도와 같이 LCD에서 정전방지회로를 구성할 수 있다. 본 발명의 정전방지소자는 정전기에 의한 높은 전압에서 많은 전류를 흐르게 하기 위해 인트린직 반도체층(12)의 길이(채널길이)를 짧게 하여 높은 전압 인가시 도핑된 반도체층(11) 양단이 완전히 공핍(fully depletion)되게 하여 전류가 많이 흐르게(punchthrough)할 수 있다. 한편, 본 발명의 다른 실시예로서 금속게이트 대신에 도핑된 반도체층을 형성하거나 금속게이트를 형성하지 않고 펀치쓰루 특성만을 이용하는 n+반도체층-인트린직 반도체층-n+반도체층 또는 p+반도체층-인트린직 반도체층-p+반도체층의 구조로 정전방지소자를 구성할 수 있다. 또한, 상기 부동게이트구조의 박막트랜지스터에서 도핑된 반도체층을 형성하지 않고 금속게이트와 인트린직 반도체층과의 쇼트기 접합(shottky juntion)을 이용하여 정전방지소자를 구성하는 것도 가능하다. 이상 상술한 바와 같이 본 발명에 의하면 간단한 구조로 성능이 우수한 정전방지소자를 구현할 수 있게 되어 TFT-LCD제작시 정전기에 의한 절연파괴를 막을 수 있고, 정전방지소자의 불량시에도 LCD의 표시에는 영향을 주지 않게 되므로 TFT-LCD 제조수율을 크게 향상시킬 수 있다.

Claims (4)

  1. 복수개의 게이트배선과 복수개의 신호배선이 서로 교차되게 형성괴고 화상을 형성하는 디스플레이부 외곽에 공통배선이 형성된 액정표시장치에 있어서, 상기 게이트 배선과 공통배선에 부동게이트 정전기 방지소자가 접속되어 있고 상기 신호배선과 공통배선에 부동게이트 정전기 방지소자가 접속된 것을 특징으로 하는 액정표시장치.
  2. 제1항에 있어서, 각각의 게이트배선과 공통배선에 부동게이트로 구성된 정전기 방지소자가 모두 접속되어 있는 것을 특징으로 하는 액정표시장치.
  3. 제1항에 있어서, 정전기 방지소자는 서로 일정간격 이격되게 위치한 성되어 있고, 상기 도핑된 반도체층 및 인트린직 반도체층과 절연막을 개재하여 형성된 부동게이트로 구성되고, 상기 부동게이트는 상기 인트린직 반도체층 전체와 상기 도핑된 반도체층 일부분과 중첩하여 패턴 형성된 것을 특징으로 하는 액정표시장치.
  4. 제1항 또는 제3항에 있어서, 정전기 방지소자가 부동게이트와 두 도핑된 반도체층 사이의 중첩되는 면적이 조절되어 비대칭적으로 형성되고, 상기 비대칭 정전기 방지소자가 엇갈리게 병렬 연결되어 하나의 정전기 방지소자로 구성되어 있는 것을 특징으로 하는 액정표시장치.
KR1019950003240A 1995-02-20 1995-02-20 액정표시장치 Expired - Lifetime KR0166894B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019950003240A KR0166894B1 (ko) 1995-02-20 1995-02-20 액정표시장치
US08/603,480 US6081307A (en) 1995-02-20 1996-02-20 Liquid crystal display device with shorting bar connected with asymmetrical floating gate transistors

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950003240A KR0166894B1 (ko) 1995-02-20 1995-02-20 액정표시장치

Publications (1)

Publication Number Publication Date
KR0166894B1 true KR0166894B1 (ko) 1999-03-30

Family

ID=19408446

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950003240A Expired - Lifetime KR0166894B1 (ko) 1995-02-20 1995-02-20 액정표시장치

Country Status (2)

Country Link
US (1) US6081307A (ko)
KR (1) KR0166894B1 (ko)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100576629B1 (ko) * 1999-04-08 2006-05-04 엘지.필립스 엘시디 주식회사 액정표시장치의 ｔｆｔ어레이 기판 및 그 검사방법
KR100841631B1 (ko) * 2002-12-31 2008-06-27 엘지디스플레이 주식회사 잔류전하를 제거하는 액정표시장치
KR101056152B1 (ko) * 2007-03-14 2011-08-11 이 잉크 홀딩스 인코포레이티드 정전기 보호 기능을 갖는 액티브 매트릭스 디바이스 및플랫 패널 디스플레이
KR20140047968A (ko) * 2012-10-15 2014-04-23 삼성디스플레이 주식회사 표시 패널의 정전기 방지 회로 및 이를 포함하는 표시 장치
KR20140087341A (ko) * 2012-12-28 2014-07-09 엘지디스플레이 주식회사 표시장치
KR20150046311A (ko) * 2012-10-02 2015-04-29 샤프 가부시키가이샤 반도체 장치 및 표시 장치
US10453834B2 (en) 2016-12-09 2019-10-22 Samsung Display Co., Ltd. Display device with electrostatic dispersion line

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11101986A (ja) * 1997-09-26 1999-04-13 Sanyo Electric Co Ltd 表示装置及び表示装置用大基板
KR100336896B1 (ko) * 1998-12-30 2003-06-12 주식회사 현대 디스플레이 테크놀로지 액정표시소자
TW457690B (en) * 1999-08-31 2001-10-01 Fujitsu Ltd Liquid crystal display
JP4604440B2 (ja) * 2002-02-22 2011-01-05 日本電気株式会社 チャネルエッチ型薄膜トランジスタ
KR101051012B1 (ko) * 2004-08-06 2011-07-21 삼성전자주식회사 표시 패널용 모기판 및 그의 제조 방법
TWI260094B (en) * 2005-06-13 2006-08-11 Au Optronics Corp Active device matrix substrate
US20070097308A1 (en) * 2005-10-31 2007-05-03 Wen-Hsiung Liu Thin film transistor array substrate and liquid crystal display
KR101197054B1 (ko) * 2005-11-14 2012-11-06 삼성디스플레이 주식회사 표시 장치
US7489366B2 (en) * 2005-12-13 2009-02-10 Chunghwa Picture Tubes, Ltd. Thin film transistor array substrate having scan or data lines extending to peripheral area without exceeding respectively outmost data and scan lines for reducing electrostatic discharge damage
CN101501748B (zh) * 2006-04-19 2012-12-05 伊格尼斯创新有限公司 有源矩阵显示器的稳定驱动设计
KR101709420B1 (ko) * 2012-10-02 2017-02-22 샤프 가부시키가이샤 반도체 장치 및 표시 장치
KR102219516B1 (ko) * 2014-04-10 2021-02-25 삼성디스플레이 주식회사 표시 기판
CN105204257B (zh) * 2015-11-05 2018-10-12 京东方科技集团股份有限公司 一种esd保护单元、阵列基板、液晶面板及显示装置
CN105446040A (zh) * 2016-01-05 2016-03-30 京东方科技集团股份有限公司 Esd防护单元、阵列基板、显示面板及显示装置
US10147718B2 (en) * 2016-11-04 2018-12-04 Dpix, Llc Electrostatic discharge (ESD) protection for the metal oxide medical device products
CN110310950A (zh) 2018-03-27 2019-10-08 三星电子株式会社 显示模块和显示面板
CN208904019U (zh) * 2018-11-22 2019-05-24 京东方科技集团股份有限公司 显示基板、静电放电保护电路和显示装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2610328B2 (ja) * 1988-12-21 1997-05-14 株式会社東芝 液晶表示素子の製造方法
US5019002A (en) * 1989-07-12 1991-05-28 Honeywell, Inc. Method of manufacturing flat panel backplanes including electrostatic discharge prevention and displays made thereby
US5041888A (en) * 1989-09-18 1991-08-20 General Electric Company Insulator structure for amorphous silicon thin-film transistors
US5195010A (en) * 1990-01-23 1993-03-16 Thomson, S.A. Electrostatic discharge voltage protection circuit for a solid state instrument
JP3071851B2 (ja) * 1991-03-25 2000-07-31 株式会社半導体エネルギー研究所 電気光学装置
US5396083A (en) * 1992-06-30 1995-03-07 Goldstar Co., Ltd. Thin film transistor and method of making the same
NL194873C (nl) * 1992-08-13 2003-05-06 Oki Electric Ind Co Ltd Dunnefilmtransistorenreeks en daarvan gebruikmakende vloeibare kristalweergeefinrichting.
GB9416899D0 (en) * 1994-08-20 1994-10-12 Philips Electronics Uk Ltd Manufacture of electronic devices comprising thin-film circuitry
JP2715936B2 (ja) * 1994-09-30 1998-02-18 日本電気株式会社 薄膜トランジスタ型液晶表示装置とその製造方法
US5668032A (en) * 1995-07-31 1997-09-16 Holmberg; Scott H. Active matrix ESD protection and testing scheme
US5737041A (en) * 1995-07-31 1998-04-07 Image Quest Technologies, Inc. TFT, method of making and matrix displays incorporating the TFT
US5731216A (en) * 1996-03-27 1998-03-24 Image Quest Technologies, Inc. Method of making an active matrix display incorporating an improved TFT

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100576629B1 (ko) * 1999-04-08 2006-05-04 엘지.필립스 엘시디 주식회사 액정표시장치의 ｔｆｔ어레이 기판 및 그 검사방법
KR100841631B1 (ko) * 2002-12-31 2008-06-27 엘지디스플레이 주식회사 잔류전하를 제거하는 액정표시장치
KR101056152B1 (ko) * 2007-03-14 2011-08-11 이 잉크 홀딩스 인코포레이티드 정전기 보호 기능을 갖는 액티브 매트릭스 디바이스 및플랫 패널 디스플레이
KR20150046311A (ko) * 2012-10-02 2015-04-29 샤프 가부시키가이샤 반도체 장치 및 표시 장치
KR20140047968A (ko) * 2012-10-15 2014-04-23 삼성디스플레이 주식회사 표시 패널의 정전기 방지 회로 및 이를 포함하는 표시 장치
KR20140087341A (ko) * 2012-12-28 2014-07-09 엘지디스플레이 주식회사 표시장치
US10453834B2 (en) 2016-12-09 2019-10-22 Samsung Display Co., Ltd. Display device with electrostatic dispersion line

Also Published As

Publication number Publication date
US6081307A (en) 2000-06-27

Similar Documents

Publication Publication Date Title
KR0166894B1 (ko) 액정표시장치
US5220443A (en) Matrix wiring substrate and active matrix display having non-linear resistance elements for electrostatic discharge protection
US6037608A (en) Liquid crystal display device with crossover insulation
US6316790B1 (en) Active matrix assembly with light blocking layer over channel region
KR950012576A (ko) 반도체 기억장치
JP3582193B2 (ja) 液晶表示素子
US20060017139A1 (en) Thin film semiconductor device and method of manufacturing the same, electro-optical device, and electronic apparatus
KR20020092975A (ko) 액티브 매트릭스 기판을 제작하는 방법
KR100336827B1 (ko) 액정표시장치 및 액정표시장치의 기판 제조방법
US5286983A (en) Thin-film-transistor array with capacitance conductors
US6624869B2 (en) In-plane switching type liquid crystal display device with central common feed line and a method for manufacturing the same
US5898204A (en) Thin-film transistor, and its semiconductor device, active matrix board, and LCD device
US6744479B2 (en) Active matrix display device
US20060118787A1 (en) Electronic device with electrostatic discharge protection
JP3522433B2 (ja) 薄膜半導体装置
JP3286843B2 (ja) 液晶パネル
JP5148032B2 (ja) アクティブマトリクス型表示装置
US6940480B2 (en) Pixel structure
US7847324B2 (en) MOS transistor and semiconductor integrated circuit
JP2003043523A (ja) 薄膜トランジスタパネル
JP2000267137A (ja) 液晶表示装置
KR20030056537A (ko) 액정표시장치의 제조방법
KR910001186B1 (ko) 고집적도 및 고속의 반도체메모리장치
KR0161809B1 (ko) 적층형 박막 트랜지스터를 가진 반도체 메모리장치
JP2005019627A (ja) 液晶表示装置

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19950220

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19950220

Comment text: Request for Examination of Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19980423

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19980826

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19980924

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19980924

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20010627

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20020624

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20030701

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20040629

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20050627

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20060629

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20070702

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20080701

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20090622

Start annual number: 12

End annual number: 12

PR1001 Payment of annual fee

Payment date: 20100621

Start annual number: 13

End annual number: 13

PR1001 Payment of annual fee

Payment date: 20110615

Start annual number: 14

End annual number: 14

PR1001 Payment of annual fee

Payment date: 20120628

Start annual number: 15

End annual number: 15

FPAY Annual fee payment

Payment date: 20130619

Year of fee payment: 16

PR1001 Payment of annual fee

Payment date: 20130619

Start annual number: 16

End annual number: 16

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 17

PR1001 Payment of annual fee

Payment date: 20140630

Start annual number: 17

End annual number: 17

EXPY Expiration of term
PC1801 Expiration of term

Termination date: 20150820

Termination category: Expiration of duration