[go: up one dir, main page]

KR0121328B1 - 디지탈 신호 기록 재생 장치 - Google Patents

디지탈 신호 기록 재생 장치

Info

Publication number
KR0121328B1
KR0121328B1 KR1019920023927A KR920023927A KR0121328B1 KR 0121328 B1 KR0121328 B1 KR 0121328B1 KR 1019920023927 A KR1019920023927 A KR 1019920023927A KR 920023927 A KR920023927 A KR 920023927A KR 0121328 B1 KR0121328 B1 KR 0121328B1
Authority
KR
South Korea
Prior art keywords
data
frame
circuit
intra
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019920023927A
Other languages
English (en)
Other versions
KR930014283A (ko
Inventor
겐지 시모다
Original Assignee
사또오 후미오
가부시기가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP03330650A external-priority patent/JP3112532B2/ja
Priority claimed from JP3338583A external-priority patent/JPH05176346A/ja
Priority claimed from JP4067610A external-priority patent/JPH05274808A/ja
Application filed by 사또오 후미오, 가부시기가이샤 도시바 filed Critical 사또오 후미오
Publication of KR930014283A publication Critical patent/KR930014283A/ko
Application granted granted Critical
Publication of KR0121328B1 publication Critical patent/KR0121328B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/20—Servers specifically adapted for the distribution of content, e.g. VOD servers; Operations thereof
    • H04N21/23—Processing of content or additional data; Elementary server operations; Server middleware
    • H04N21/236—Assembling of a multiplex stream, e.g. transport stream, by combining a video stream with other content or additional data, e.g. inserting a URL [Uniform Resource Locator] into a video stream, multiplexing software data into a video stream; Remultiplexing of multiplex streams; Insertion of stuffing bits into the multiplex stream, e.g. to obtain a constant bit-rate; Assembling of a packetised elementary stream
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/91—Television signal processing therefor
    • H04N5/92—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B15/00—Driving, starting or stopping record carriers of filamentary or web form; Driving both such record carriers and heads; Guiding such record carriers or containers therefor; Control thereof; Control of operating function
    • G11B15/02—Control of operating function, e.g. switching from recording to reproducing
    • G11B15/12—Masking of heads; circuits for Selecting or switching of heads between operative and inoperative functions or between different operative functions or for selection between operative heads; Masking of beams, e.g. of light beams
    • G11B15/125—Masking of heads; circuits for Selecting or switching of heads between operative and inoperative functions or between different operative functions or for selection between operative heads; Masking of beams, e.g. of light beams conditioned by the operating function of the apparatus
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
    • H04N19/61—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding in combination with predictive coding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/85—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using pre-processing or post-processing specially adapted for video compression
    • H04N19/88—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using pre-processing or post-processing specially adapted for video compression involving rearrangement of data among different coding units, e.g. shuffling, interleaving, scrambling or permutation of pixel data or permutation of transform coefficient data among different blocks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/85—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using pre-processing or post-processing specially adapted for video compression
    • H04N19/89—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using pre-processing or post-processing specially adapted for video compression involving methods or arrangements for detection of transmission errors at the decoder
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/434—Disassembling of a multiplex stream, e.g. demultiplexing audio and video streams, extraction of additional data from a video stream; Remultiplexing of multiplex streams; Extraction or processing of SI; Disassembling of packetised elementary stream
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/91—Television signal processing therefor
    • H04N5/92—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback
    • H04N5/926—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback by pulse code modulation
    • H04N5/9261—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback by pulse code modulation involving data reduction
    • H04N5/9264—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback by pulse code modulation involving data reduction using transform coding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/91—Television signal processing therefor
    • H04N5/93—Regeneration of the television signal or of selected parts thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/91—Television signal processing therefor
    • H04N5/93—Regeneration of the television signal or of selected parts thereof
    • H04N5/94—Signal drop-out compensation
    • H04N5/945—Signal drop-out compensation for signals recorded by pulse code modulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/79—Processing of colour television signals in connection with recording
    • H04N9/80—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback
    • H04N9/804—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback involving pulse code modulation of the colour picture signal components
    • H04N9/8042—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback involving pulse code modulation of the colour picture signal components involving data reduction
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B15/00—Driving, starting or stopping record carriers of filamentary or web form; Driving both such record carriers and heads; Guiding such record carriers or containers therefor; Control thereof; Control of operating function
    • G11B15/18—Driving; Starting; Stopping; Arrangements for control or regulation thereof
    • G11B15/1808—Driving of both record carrier and head
    • G11B15/1875—Driving of both record carrier and head adaptations for special effects or editing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/103—Selection of coding mode or of prediction mode
    • H04N19/107—Selection of coding mode or of prediction mode between spatial and temporal predictive coding, e.g. picture refresh
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/78—Television signal recording using magnetic recording
    • H04N5/782—Television signal recording using magnetic recording on tape
    • H04N5/783—Adaptations for reproducing at a rate different from the recording rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Television Signal Processing For Recording (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)

Abstract

프레임내 압축 처리 및 프레임간 압축 처리에 의한 부호화가 실시된 기록 부호를 특수 재생하는 경우에도 소정의 재생화질을 유지한다.
가변장 부호화 회로(50)는 메크로 블록 단위로 MB 신호를 작성한다. 다중 회로(51)는 어드레스 생성 및 데이타장을 프레임내 압축 프레임 데이터에 부가한다. 메모리 P 및 메모리 1제어회로(54,55)는 각각 인터프레임 데이타 메모리(52) 및 인트라프레임 데이타 메모리(57)의 기입 및 독출을 제어하고, 데이타 재배치 제어 회로(56)는 MPX(58)를 제어하여 프레임내 압축 데이타 및 프레임간 압축 데이타를 조립하는 동시에 프레임내 압축 데이타의 배열을 프레임 단위로 변화시켜서 균등 배치한다. 이것으로 프레임내 압축 데이타는 기록 매체상에 균등히 기록되고, 특수 재생시에도 수프레임을 재생함으로써 프레임내 압축프레임을 확실히 재생할 수 있다.

Description

디지탈 신호 기록 제생 장치
제1도는 종래예의 화면상의 위치와 기록 매체의 기록 트랙상의 위치와의 대비를 설명하는 설명도.
제2도는 3배속 재생시의 트레이스 패턴과 재생 엔벨로프의 관계를 도시하는 설명도.
제3도는 기록·재생 헤드의 구성을 도시하는 설명도.
제4도는 종래예에 있어서의 재생 화면의 구성을 설명하는 설명도.
제5도는 H.261 권고안(勸告案)의 압축법을 설명하는 설명도.
제6도는 예측 부호화를 채용한 종래의 디지탈 신호 기록 재생 장치의 기록측을 도시하는 블록도.
제7도는 매크로 블록을 설명하는 설명도.
제8도는 제6도에서의 기록 신호의 데이타 스트림을 표시하는 설명도.
제9도는 종래의 가변장 부호의 기록 재생 장치의 복호측(재생측)을 도시하는 블록도.
제10도는 종래예의 에러 전파상의 문제점을 설명하는 블록도.
제11도는 종래예의 에러 전파상의 문제점을 설명하는 블록도.
제12도는 종래예의 에러 전파상의 문제점을 설명하는 설명도.
제13도는 종래의 구성을 도시하는 구성도.
제14도는 트랙과 헤드 트레이스와의 관계를 설명하는 설명도.
제15도는 압축 부호 화상 데이타의 구성을 설명하는 설명도.
제16도는 본 발명의 제1특징의 디지탈 신호 기록 재생 장치의 기록측(부호화측)은 한 실시예를 도시하는 블록도.
제17도는 본 발명의 제1특징의 디지탈 신호 기록 재생 장치의 재생측(복호화측)의 한 실시예를 도시하는 블록도.
제18도 는 본 실시예의 원리를 설명하는 설명도.
제19도 는 본 실시예의 원리를 설명하는 설명도.
제20도 는 본 실시예의 원리를 설명하는 설명도.
제21도 는 본 실시예의 원리를 설명하는 설명도.
제22도는 본실시예에 있어서의 출력 프레임 화면을 도시하는 설명도.
제23도는 본 발명의 제1특징의 다른 실시예를 도시하는 블록도.
제24도는 본 발명의 제1특징의 다른 실시예에 있어서의 부호화를 설명하는 설명도.
제25도는 제24도를 1프레임마다 분리하여 도시하는 설명도.
제26도는 제24도의 실시예에 있어서의 데이타 스트림을 설명하는 설명도.
제27도는 본 발명의 제1특징의 또다른 실시예에 있어서의 부호화를 설명하는 설명도.
제28도는 제27도의 실시예에 있어서의 데이타 스트림을 설명하는 설명도.
제29도는 제28도와 프레임 화상과의 대비를 도시하는 설명도.
제30도는 본 발명의 제1특징의 또다른 실시예의 데이타 포맷을 설명하는 설명도.
제31도는 제1특징의 또다른 실시예의 데이타 포맷을 설명하는 설명도.
제32도는 본 발명의 제2특징의 디지탈 신호 기록 재생 장치의 부호화측의 한 실시예를 도시하는 블록도.
제33도는 본 발명의 제2특징의 디지탈 신호 기록 재생 장치의 복호화측의 한 실시예를 도시하는 블록도.
제34도는 제32도의 실시예를 설명하는 설명도.
제35도는 제33도의 실시예의 동작을 설명하는 설명도.
제36도는 본 발명의 제3특징의 디지탈 신호 기록 재생 장치의 한 실시예의 구성을 도시하는 구성도.
제37도는 본 발명의 제3특징의 한 실시예의 동작을 설명하는 타이밍챠트.
제38도는 본 발명의 제3특징의 다른 실시예의 구성을 도시하는 구성도.
제39도는 본 발명의 제3특징의 다른 실시예의 동작을 설명하는 타이밍챠트.
제40도는 본 발명의 제3특징의 또다른 실시예의 구성을 도시하는 구성도.
제41도는 제40도의 실시예의 동작을 설명하는 타이밍차트.
* 도면의 주요부분에 대한 부호의 설명
11 : 다중 처리 회로 13 : DCT 회로
15 : 양자화 화로 18 : 부호화 제어 회로
20 : 동기·ID작성 회로 21,34 : 역양자화 회로
22,35 : 역 DCT 회로 24 : 가변 지연 회로
25 : 움직임 보정 회로 26 : 움직임 검출회로
37 : 헤더 신호 추출 회로 39 : 예측 복호 회로
40 : 움직임 벡터 추출 회로 41 : 프레임 메모리
50 : 가변장 부호화 회로 52 : 인터프레임 데이타 메모리
53 : 어드레스 생성 및 데이타장 계측 회로
54,70 : 메모리P제어 회로 55,69 : 메모리1 제어 회로
56 : 데이타 재배치 제어 회로 57 : 인트라프레임 데이타 메모리
58,71 : MPX 61 : 어드레스 및 데이타장 추출 회로
62,83 : DMPX 63 : 헤더 추출 회로
64,65 : 가변장복호 회로 66,67 : 인트라프레임 버퍼
81 : 헤더 추룰·I/P식별 회로 84 : 데이타장 계측 회로
85 : 어드레스 생성 회로
본 발명은 디지탈 신호의 기록 재생 장치에 관한 것으로, 특히 배속 재생 등의 특수 재생시에도 소정의 화질을 유지할 수 있는 디지탈 신호 기록 재생 장치에 괸한 것이다.
최근에 화상의 디지탈 처리에 관심이 집중되고 있으며, 특히 디지탈 화상 데이타의 자기 기록 재생 장치(VCR)에의 기록에 대한 각종 방식이 검토되고 있다. 제1도는 이 VCR에 있어서의 화면상의 위치와 기록매체의 기록 트랙상의 위치와의 대비를 설명하기 위한 설명도이다. 제1(a)도는 화면상의 위치를 도시하고, 제1(b)도는 트랙상의 위치를 도시한다.
제1(a)도는 1프레임 화면을 수평 방향으로 8분할하여 도시하고 있다. 또,제1(b)도는 #1 내지#9…의 각 트랙의 기록 위치를 동일하게 8분할하여 도시하고 있다. 기록 매체에 대한 기록은 트랙 #1의 최하단 A에서 개시하여 최상단 Ⅰ를 향해 차례로 이루어진다. 예를들어,1프레임 데이타를 1트랙에 기록하는 경우, 화면의 최상단a에서 b까지의 데이티는 기록 매체의 최하단 A에서 B까지에 기록되고, 그 후 동일하게 화면의b에서 최하단 i까지의 데이타는 기록 매체의 B에서 최상단 Ⅰ까지 차례로 기록된다. 또 예를들면 1프레임 데이타를 2트랙에 기록하는 경우, 화면의 a내지e까지의 데이타는 #1 트랙의A 내지Ⅵ에 기록되고 화면의 e내지 i의 데이타는 #2 트랙의 A 내지 I에 기록된다.
제2도는 3배속 재생시의 트레이스 패턴과 재생 엔벨로프의 관계를 도시하는 설명도이다. 제2(a)도는 횡축에 헤드주사 시간을 취하고 종축에 트랙피치 또는 테이프 주행 거리를 취하여 3배속 재생한 경우의 트레이스 패턴을 도시한다. 제2(a)도의 기호 +,-는 각각 재생 헤드의 정규의 애지머스 (azimuth)를 표시한다.또 도면중 숫자는 재생 트랙의 변호를 표시하고, 홀수 트랙은 플러스 애지머스이고, 짝수 트랙은 마이너스 애지머스이다. 제2(b)도 내지 제2(d)도는 각각 통상 헤드에 의한 재생 엔벨로프, 특수 헤드에 의한 재생 엔벨로프 및 양 헤드의 합성 엔벨로프를 표사한다. 제3도는 기록·재생 헤드의 구성을 도시하는 설명도이다.
제3도의 도시와 같이 기록 및 재생시에 통상 헤드(1) 및 특수 헤드(2)를 장착한 회전 실린더(30)를 사용하는 것으로한다. 회전 실린더(3)에는 상호 애지머스가 상이한 1쌍의 통상 헤드(1)와 상호 애지머스가 상이한 1쌍의 특수 헤드(2)가 장착되어 있고, 인접 배치된 통상헤드(1)와 특수 헤드(2)와의 애지머스도 상이하다. 제2(a)도의 기호 +로 표시한 바와 같이 최초의 주사 기간(트레이스 기간)에는 플러스 애지머스의통상 헤드(1)에 의하여 제1 및 제3의트랙이 트레이스되고 다음의 주사 기간에는 마이너스 애지머스의 통상 혜드(1)에 의하여 제4 및 제6트랙이 트레이스된다. 이와 같이 통상 혜드(1)에 의하여 제2(b)도에 도시한 재생 엔벨로프가 얻어진다. 또 최초의 주사 시간에는 특수 혜드(2)에 의하여 제2트랙이 트레이스되어동일한 방법으로 제2(c)도에 도시한 재생 엔벨로프가 얻어진다. 통상 헤드(1)의 재생 출력과 특수 헤드(2)의 재생 출력을 합성함으로써 제2(d)도에 도시한 합성 엔벨로프가 얻어진다.
하기 표 1은 3배속 재생시의 출력(제2(b)도) 및 그 트레이스 위치와 프레임 화면에 있어서의 위치와의 대응을 표시하고 있다.
제2(d)도 및 표 1과 같이 최초의 주사 기간에는 최초의 1/4의 시간에 통상 헤드(1)에 의하여 제1트랙#1의 A 내지 C가 재생되고, 다음의1/2의 시간에는 특수 헤드(2)에 의하여 제2트랙 #2의 C 내지 G가재생되며, 다음의 1/4의 시간에는 통상 헤드(1)에 의하여 제3트랙 #3의 G 내지 1가 재생된다. 그후 동일하게 1주사 기간에 3개의 트랙이 재생된다.
1프레임 화면을 1트랙에 기록한 경우. 표 1과 같이 제1트랙 #1의 A 내지 C는 제1프레임의 화면상의 a내지 c에 대응되고, 제2트랙 #2의 C 내지 G는 제2프레임의 화면의 c 내지 g에 대응되며, 제3트랙 #3의 G내지I는 제3프레임의 화면의g 내지 i에 대응된다. 따라서 이 3배속 재생에 있어서는 제4(a)도의 도시와 같이 재생 화면은 제1 내지 제3프레임의 각 위치의 무늬가 합성되어 표시된다.
또 1프레임 화면을 2트랙에 기록한 경우, 표1에 나타낸 바와 같이 제1트랙 #1의 A 내지C는 제1프레임의 화면의 a내지 b에 대응되고, 제2트레이스2의 C 내지 G는 제1프레임의 화면의 f 내지 h에 대응되며,제3트랙 #3의 G 내지 1는 제2프레임의 화면의 d 내지 e에 대응된다. 또 제4트랙 #4의 A 내지 c는 제2프레임의 화면의 e 내지 f에 대응되고, 제5트랙 #5의 C 내지 G는 제3프레임의 화면의 b 내지 d에 대응되며, 제6프레임의 화면의 6의G 내지 I는 제3프레임의 화면의 h 내지 i에 대응된다. 따라서 이경우에는 제4(b)도의 도시와 같이 재생 화면은 제1 내지 제3프레임의 각 위치의 무늬가 흔재된다.
그런데 최근에 화상 데이타를 압축하기 위한 고능률 부호화에 대해 각종 표준화안이 제안되고 있다. 고능률 부호화 기술은 디지탈 전송 및 기록 등의 효율을 향상시키기 위하여 보다 작은 비트 레이트로 화상데이타를 부호화하는 것이다. 예를들어 CCITT(Comite ConsuItafif Internatinal Telegraphique et Telephonique)는 텔레비젼 회의/델레비젼 전화용의 표준화 권고안 H.261를 제안하고 있다. 이 권거안에서는 프레임내 압축(Intra-frame)된 프레임 I 와프레임간 압축(Intra-frame)또는(Predictive frame)된 프레임 P를 사용한 부호화를 실시하고 있다. 제5도는 이 권고안의 압축법을 설명하기 위한 설명도이다.
프레임 I는 DCT(이산코사인 변환)처리에 의하여 1프레임의 화상 데이타를 부호화한 것이다. 프레임 P는 프레임 I또는 다른 프레임 P를 이용한 예측 부호화에 의하여 화상 데이타를 부호화한 것이다. 또 이들의 데이타를 가변장으로 부호화함으로써 비트 레이트를 더욱 저감시킨다. 프레임 I는 프레임내의 정보만으로 부호화되므로 단독의 부호화 데이타만으로 복호화가 가능하다. 한편, 프레임 P는 다른 화상 데이타와의 상관을 이용하여 부호화를 실행한 것이므로 단독의 부호화 데이타만으로는 복호화가 불가능하다.
제6도는 이와 같은 예측 부호화를 채용한 종래의 디지탈 신호 기록 재생 장치의 기록측을 도시하는 블록도이다.
휘도 신호 Y 및 색차 신호 Cr,Cb는 다중처리 회로(11)에 제공되어 8화소×수평주사선의 블록 단위로 다중된다. 색차 신호 Cr,Cb에 대해서는 수평방향의 샘플링 레이트가 휘도 신호 Y의 1/2이다. 따라서 8×8의 휘도 블록이 2개 샘플링되는 기간에 색차 신호 Cr,Cb는 8×8의 1개의 불록이 샘플링된다. 다중 처리 회로(11)는 제7도의 도시와 같이 2개의 휘도 블록Y 및 각 1개의 색차 블록 Cr,Cb의 4개의 블록에 의하여 매크로 블록을 구성한다. 또 2개의 휘도 블록 Y와 각 1개의 색차 블록 Cr,Cb는 화면의 동일 위치를 표시하고 있다. 다중처리 회로(11)의 출력은 감산기(12)를 통하여 DCT회로(13)에 제공된다.
프레임내 압축을 샐행할 경우에는 후기한 바와 같이 스위치(14)는 오프이고, 다중 처리 회로(11)의 출력은 그대로 DCT 회로(13)에 입력된다. 즉, DCT 회로(13)는 1블록이 8×8화소로 구성된 신호가 입력되고, 8×8의 2차원 DCT(이산 코사인 변환)처리에 의하여 이 입력 신호를 주파수 성분으로 변환시킨다. 이것에 의하여 공간적인 상관 성분을 삭감할 수 있다. 즉 DCT회로(13)의 출력은 양자화 회로(15)에 제공되고, 양자화 회로(15)는 DCT 출력을 소정의 양자화 계수로 양자화함으로써 1블록의 신호의 용장도를 저감한다, 또 블록 단위로 동작하는 다중 처리 회로 (11), DCT 회로(13) 및 양자화 회로(15)등에는 블록 펄스가 공급된다.
양자화 회로(15)로부터의 양자화 데이타는 갸변장 부호화 회로(16)에 제공되고, 양자화 출력의 통계적 부호량으로부터 산출한 결과에 기초하여 예를들어 호프만 부호화된다. 이것에 의하여 출현 확률이 높은 데이타는 짧은 비트가 할당되고, 출현 확률이 낮은 데이타는 긴 비트가 할당되어 전송량이 한층 더 삭감된다. 가변장 부호화 회로(16)의 출력은 에러 정정 엔코더(17)에 제공되고, 에러 정정 엔코더(17)는 에러 정정용의 패리티를 부가하여 다중화 회로(19)에 출력한다.
가변장 부호화 회로(16)의 출력은 부호화 제어 회로(18)에 제공된다. 출력 데이타의 데이타량은 입력 화상에 의존하여 크게 변화한다. 그러므로 부호화 제어 회로(18)는 가변장 부호화 회로(16)로부터의 출력 데이타량을 감시하고, 양자화 회로(15)의 양자화 계수를 제어하여 출력 데이타량을 조정한다. 또 부호화 제어회로(18)는 가변장 부호화 회로(16)를 제어하여 출력 데이타량을 제한하기도 한다.
한편, 동기·ID작성 회로(20)는 프레임 동기신호와 데이타의 내용 및 부가 정보를 표시하는 ID신호를작성하여 다중화 회로(19)에 출력한다. 다중화 회로(19)는 동기 신호, ID 신호, 압축 신호 데이타 및 패리티로 1동기 블록의 데이타를 구성하여 기록 부호화 회로(도시 생략)에 출력한다. 기록 부호화 회로는 다중화회로(19)의 출력을 기록 매체의 특성에 따라서 기록 부호화한 후 기록 앰프(도시 생략)를 통하여 기록 매체(도시생략)에 기록한다.
한편, 스위치(14)가 온인 경우에는 다중 처리 회로(11)로부터의 현프레임의 신호는 감산기(12)에서 후기하는 움직임 보상된 전프레임의 데이타로부터 감산되어 차분 데이타가 DCT 회로(13)에 제공된다. 즉, 이경우에는 프레임간의 화상의 용장성을 이용하여 상기 차분 데이타를 부호화하는 프레임간 부호화가 실행된다. 프레임간 부호화에 있어서 단순히 전프레임과 현프레임과의 차분을 구하면 화상에 움직임이 있는 경우에는 차분이 큰 것이 된다.
따라서, 현프레임의 소정 위치에 대응하는 전프레임의 위치를 구하여 움직임 벡터를 검출하고 이 움직임 벡터에 따른 화소 위치에서의 차분을 구하여 움직임 보상을 실시함으로써 차분치를 작게한다.
즉, 양자화 회로(15)의 출력은 역양자화 회로(21)에도 제공된다. 양자화 출력은 역양자화 회로(21)에서 역양자화되고, 또한 역 DCT회로(22)에서 역DCT처리되어서 원래의 영상 신호로 변환된다. 이 경우에는 감산기(12)의 출력이 차분 정보이므로 역 DCT 회로(22)의 출력도 차분 정보이다. 역 DCT 회로(22)의 출력은 가산기(23)에 제공된다.(23)의 출력은 신호를 약 1프레임 기간 지연시키는 가변 지연 회로(24) 및 움직임 보정 회로(25)를 통하여 귀환되고 가산기(23)는 전프레임의 데이타에 차분 데이타를 가산함으로써 현프레임의 데이타를 재생하여 가변 지연 회로(24)에 출력한다.
가변 지연 회로(24)로부터의 전프레임의 데이타와 다중 처리 회로(11)로부터의 현프레임의 데이타는 움직임 검출 회로(26)에 제공되어 움직임 벡터가 검출된다. 움직임 검출 회로(26)는 예를들어 매칭 계산에 의한 전탐색형 움직임 검출에 의하여 움직임 벡터를 구한다. 전탐색형 움직임 검출에서는 현프레임을 소정의 블록으로 분할하고, 각 블록에서 예를들어 수평 15화소×수직 8화소의 탐색 범위를 설정한다. 각 블록마다에 전프레임의 대응 탐색 범위에서 매칭 계산을 실시하고 패턴간의 근사를 계산한다. 그리고 탐색 범위중에서 최소 왜곡을 제공하는 전프레임의 블록을 산출하고, 현프레임의 블록에 의하여 얻어지는 벡터를 움직임 벡터로서 검출한다. 움직임 검출 회로(26)는 이움직임 보정 회로(25)에 출력한다.
움직임 보정 회로(25)는 가변 지연 회로(24)로부터 대응하는 블록의 데이타를 출력하여 움직임 벡터에 따라서 보정을 실시하고 스위치(14)를 통하여 감산기(12)에 출력하는 동시에 시간 조정후 가산기(23)에 출력한다. 이와 같이 하여 움직임보상된 전프레임의 데이타는 보정 회로(25)로부터 스위치(14)를 통하여 감산기(12)에 공급되며, 스위치(14)가 온 상태인 경우는 프레임간 압측 모드가 되고, 스위치(14) 오프시는 프레임내 압축 모드가 된다.
스위치(14)의 온·오프는 움직임 판정 신호에 따라서 실행된다. 즉 움직임 검출 회로(26)는 움직임 벡터의 크기가 소정의 임계치를 초과하는지의 여부에 따라서 움직임 판정 신호를 작성하여 논리 회로(27)에 출력한다. 논리 회로(27)는 움직임 판정 신호 및 리프레시 주기 신호를 사용한 논리 판정에 의하여 스위치(14)를 온오프 제어한다. 리프레시 주기 신호는 제5도의 프레임내 압축 프레임 I를 나타내는 신호이다. 논리 회로(27)는 리프레시 주기 신호에 의하여 프레임 I가 입력된 것이 나타날 경우에는 움직임 판정 신호에도 불구하고 스위치(14)를 오프로한다. 또 논리 회로(27)는, 움직임 판정 신호에 의하여, 움직임이 비교적 빨라 매칭 계산에 의한 최소 왜곡이 임계치를 초과하는 것으로 표시되면, 프레임 P가 입력되었을 경우에도 스위치(14)를 오프로 하여 블록 단위로 프레임내 압축 부호화시킨다. 하기 표 2에 논리 회로(27)에 의한 스위치(14)의 온·오프 제어를 표시한다.
제8도는 다중화 회로(19)로부터 출력되는 기록 신호의 데이타 스트림을 도시하는 설명이다.
제8도의 도시와 같이 입력 화상 신호의 제1 및 제6프레임은 각각 프레임내 압축 프레임 11,16으로 변환되고, 제2 내지 제5프레임은 프레임간 압축 프레임 P2내지 P5로 변환된다. 프레임 I와 프레임 P의 데이타량의 비는(3∼10): 1이다. 프레임 I의 데이타량은 비교적 많으나, 프레임 P의 테이타량은 극히 저감된다.
또 프레임간 압축 처리된 데이타는 다른 프레임 데이타가 복호되지 않으면 복호될 수 없다.
제9도는 종래의 디지탈 신호 기록 재생 장치의 복호측(제생측)을 도시하는 블록도이다.
기록 매체에 기록된 압축 보호 데이타는 재생 헤드(도시 생략)에 의하여 재생되어 에러 정정 디코더(31)에 입력된다. 에러 정정 디코더(31)는 전송 및 기록시에 발생한 에러를 정정한다. 에러 정정 디코더(31)로부터의 재생데이타는 부호 버퍼 메모리 회로(32)를 통하여 가변장 데이타 복호 회로(33)에 제공되어 고정장 데이타로 복호된다. 부호 버퍼 메모리 회로(32)는 생략될 수도 있다.
가변장 복호 회로(33)의 출력은 역양자화 회로(34)에서 역양자화되고, 역 DCT회로(35)에서 역 DCT처리 됨으로써 원래의 영상 신호로 복호되어 스위치(36)의 단자 a에 제공된다. 가변장 복호 회로(33)의 출력은 또한 헤더 신호 추출 회로(37)에도 제공된다. 헤더 신호 추출 회로(37)는 입력된 데이타가 프레임내 압축 데이타인지 프레임간 압축 데이타인지를 표시하는 헤더를 검색하여 스위치(36)에 출력한다.스위치(36)는 프레임내 압축 데이타를 나타내는 헤더가 제공된 경우에는 단자 a를 선택하여 역 DCT 회로(35)로부터의 복호 데이타를 출력한다.
프레임간 압축 데이타는 역 DCT 회로(35)의 출력과 예측 복호 회로(39)로부터의 전프레임의 출력을 가산기(38)에 의하여 가산함으로써 얻어진다. 즉, 가변장 복호 회로(33)의 출력이 움직임 백터 추출 회로(40)에 제공되어 움직임 백터가 얻어진다. 이 움직임 백터는 예측 복호 회로(39)에 제공된다. 한편 스위치(36)로 부터의 복호출력은 프레임 메모리(41)에 의하여 1프레임 기간 지연된다. 예측 복호 회로(39)는 프레임 메모리(41)로부터의 전프레임의 복호데이타를 움직임 벡터에 의하여 움직임 보상하여 가산기(38)에 출력한다. 가산기(38)은 예측 복호 회로(39)의 출력과 역 DCT 회로(35)의 출력을 가산함으로써 프레임간 압축된 데이타를 복호하여 스위치(36)의 단자 b에 출력한다. 프레임간 압축 데이타가 입력되면 스위치(36)는 헤더에 의하여 단자 b를 선택하여 가산기(38)로부터의 복호데이타를 출력시킨다. 이와 같이 프레임내 압축 및 프레임간 압축의 양 모드로 압축 및 신장 동작이 지체없이 실행된다.
그러나, 프레임내 압축 프레임 I와 프레임간 압축 프레임 P는 부호량이 상이하고, 제8도에 도시한 데이타 스트림을 기록 매체에 기록하면 상기한 3배속 재생시에 재생 데이타에 의하여 I프레임을 재현할 수 있다고 단정할 수 없다. 또, 프레임간 압축 프레임 P는 단독의 프레임으로 복호할 수가 없으므로 3배속 재생과 같이 복호되지 않은 프레임이 발생할 경우에는 재생 불능이 되고 만다.
이와같이 상기한 종래의 디지탈 신호 기록 재생장치에 있어서는 각 프레임 마다의 데이타가 가변장이고, 또 단독의 프레임만으로는 복호 불가능한 프레임 데이타를 갖고 있으므로 특수 재생시에 있어서 화질이 극히 열화되는 문제점이 있다.
본 발명은 이와 같은 문제점을 해결하기 위한 것으로 프레임내 압축 데이타 및 프레임간 압축 데이타가 혼재되어 있는 경우에도 안정된 특수 재생 화질을 얻을 수 있는 디지틀 신호 기록 재생 장치를 제공하는 것을 목적으로 한다.
본 발명의 디지탈 신호 기록 재생장치의 특징은 프레임재 압축 데이타 및 프레임간 압축 데이타를 가변장 부호화하여 기록 부호로서 기록 및 재생하는 디지탈 신호 기록 재생 장치에 있어서, 상기 가변장 부호화된, 데이타중 프레임내 압축 데이타를 재배치하는 데이타 재배치 수단과, 이 데이타 재배치 수단의 출력에 포함되는 프레임내 압축 데이타의 어드레스 정보 및 데이타장 정보를 데이타 재배치 수단의 출력에 부가하는 어드레스 및 데이타장 부가 수단을 구비는 것을 특징으로 하고, 더욱 구제적으로는, 상기 재배치 수단이 상기 가변당 부호화된 데이타증 프레임내 압축 데이타를 기록 부호의 동기 블록단위로 재배치하는 것을 특징으로 하며, 더욱 구체적으로는, 상기 가변장 부호화된 데이타를 재배치하여 1프레임 데이타를 프레임내 압축 데이타와 프레임간 압축 데이타로 이루어진 조(組)로 구성화는 동시에 프레임내 압축 데이타의 1프레임 데이타에서의 배치를 프레임 단위로 변화시킴으로써 프레임내 압축 데이타의 모든 데이타를 균등하게 배열시키는 데이타 재배치 수단과, 이 데이타 재배치 수단의 출력에 포함되는 프레임내 압축 데이타의 어드레스 정보 및 데이타장 정보를 데이타 재배치 수단의 출력에 부가하는 어드레스 및 데이타장 부가 수단을 구비한 것이고, 또 더욱 구체적으로는, 상기 재배치 수단이 상기 1 프레임 데이타를 소정수로 분할한 각 부분을 프레임내 압축 데이타와 프레임간 압축 데이타의 조로 구성되는 동시에 각 조의 프레임내 압축 데이타의 배치를 프레임 단위로 변화시킴으로써 프레임내 압축 데이타의 모든 데이타를 균등하게 배열시키는 것을 특징으로 한다.
상기 한 특징의 디지탈 신호 기록 재생 장치에 있어서, 어드레스 및 데이타장 부가 수단은 프레임내 압축 데이타의 어드레스를 생성하는 동시에 그 데이타장을 계측하여 데이타 재배치 수단으로부터의 데이타에 부가한다. 데이타 재배치 수단은 프레임내 압축 데이타를 예를들어 동기 블록 단위로 재배치하여 기록 부호로 함으로써 프레임내 압축 데이타를 균등하게 배열하고, 기록 매체상에 프레임내 압축 데이타가 균등하게 기록되도록 한다. 따라서 재생시에 재생 출력에 포함되는 프레임내 압축 데이타의 어드레스 및 데이타장을 사용하여 수 프레임을 재생함으로써 특수 재생시에도 프레임내 압축 데이타의 모든 데이타가 재생된다. 이로써, 특수 재생시에도 우수한 화질을 유지할 수 있다.
한편, 종래의 디지탈 신호 기록 재생 장치에서는 텔레비젼 회의 및 텔레비젼 전화 등에 사용되는 고능률 부호화 처리된 신호가 예를들어 텔레비젼 수상기에 입력될 경우에 있어서 전송되지 않는 데이타가 있을 때에는 에러가 비교적 크게 전파되어서 표시 화상의 화질이 현저히 열화되는 문제점이 있다.
다음에 10도, 제11도 및 제12도를 참고하여 이 에러 전파의 문제를 설명한다. 제10도는 텔레비젼 회의 및 텔레비젼 전화 등에 채용되는 방송 시스템을 설명하는 설명도이다.
방송국에서는 카메라(도시 생략)부터의 영상 신호가 부호화 회로(151)에서 고능률 부호화되고 에러 정정 엔코더(152)에서 전송로(154)에 대응되는 에러 정정 부호가 부가된다. 전송 변조 회로(153)는 에러 정정 엔코더(152)의 출력을 전송로(154)에 적합하게 변조하고 전파 등으로 변환하여 전송로(154)로 출력한다. 수신측에서는 전송로(154)를 통하여 입력되는 수신 신호가 수신 복조 회로(155)에서 복조된다. 에러 정정 회로(156)는 전송로(154)에서 발생한 에러를 정정하여 에러 정정된 신호를 스위치(157) 및 VCR(158)에 제공한다. VCR(158)은 입력된 신호를 기록하는 동시에 재생하여 스위치(157)에 제공한다. 스위치(157)는 사용자 조작에 따른 입력 전환 신호에 의하여 전환되어 에러 정정 회로(156) 또는 VCR(158)의 출력을 선택하여 복호화 회로(159)에 출력한다. 복호화 회로(159)는 고능률 부호화 신호를 복호하여 원래의 신호로 변환시키고, 에러 수정 회로(160)는 복호 출력으로 정정되지 않고 남아 있는 에러를 수정해서 모니터 텔레비젼(도시 생략)에 출력한다. 이와 같이 모니터 텔레비젼의 표시 화면에는 전송로(154)를 통하여 입력된 반송신호 또는 VCR(158)로부터의 재생 신호가 영출(映出)된다.
제11도는 고능률 부호화, 복호화가 가능한 VCR의 구성을 도시하는 블록도이다. 또, 제10도중의 VCR은 제11도의 파선에서 우측부분과 동일구성을 이룬다.
영상신호는 부호화 회로(161)에 의하여 고능률 부호화되어 에러 정정 엔코더(162)에 제공된다. 에러 정정 엔코더(162)는 VCR에 적합한 에러 정정용 패러티 부호를 부호화 데이타에 부가하여 가산기(163)에 출력한다. 가산기(163)는 동기. ID작성 회로(164)에 의하여 작성된 동기 신호 및 ID 신호를 에러 정정 엔코더(162)의 출력에 가산하여 기록 변조 회로(165)에 제공된다. 기록 변조 회로(165)는 기록 매체의 기록에 적합한 변조를 실행하여 기록 엠프(166)에 출력한다. 기록 엠프(166)는 변조 신호를 증폭하여 자기 헤드(167)에 제공함으로써 테이프(168)위에 기록시킨다.
재생기에는 자기 헤드(167)에 의하여 테이프(168)가 트레이스되고 기록 신호가 재생되어 재생 앰프(169)에 공급된다. 재생 앰프(169)로부터의 재생신호는 부호간 간섭을 저감시키기 위해 파형 등화 회로(170)에서 파형 등화되어 동기 회로(171)에 제공된다. 동기 회로(171)는 재생 데이타를 기록 데이타 스트림단위로 복원하여 복조 회로(172)에 제공하고, 복조회로(172)는 재생 데이타를 복조하여 에러 정정 회로(173)에 제공한다. 에러 정정 회로(173)는 에러 정정을 실시하고, 복호화 회로(174)에 출력한다. 복호화 회로(174) 및 에러 정정 회로(175)는 각각 제10도의 복호화 회로(159) 및 에러 수정 회로(160)와 동일 구성이고, 에러 정정 회로(173)의 출력을 복호화하고 에러를 수정하여 출력한다.
여기에서, 제10도의 스위치(157)에 VCR(158)을 선택하도록 하면, 방송국측으로부터 전송로(154)를 통하여 전송된 데이타는 수신 복조 회로(155) 및 에러 정정 회로(156)를 통하여 VCR(158)에 공급된다. 이와 같이 VCR(158)에 제12(a)도에 도시한 기록 데이타 스트림이 제공된다. 도면중 첨자 n은 트랙 번호를 표시하고 첨자 m은 기록 데이타 스트림 번호를 표시한다. 즉 Gn,m은 제n트랙의 제m데이타 스트림을 의미한다.
VCR(158)에 있어서, 데이타 스트림 Gn,1 내지 Gn,m이 기록되고 이 데이타 스트림이 에러 없이 재생된다면, 통상 재생시에는 제12(b)도의 도시와 같이 기록 데이타 스트림과 재생 데이타 스트림은 동일해진다.
그러나, 3배속 재생시에는 상기한 바와 같이 자기 헤드가 트랙을 횡단하여 재생하므로 재생 데이타는 기록데이타와 일치하지 않는다. 즉 제12(c)도의 도시와 같이 제1트랙에서는 제K0데이타 스트림에서 제K1 데이타 스트림까지 재생되고, 제2트랙에서는 제K2내지 제K3 데이타 스트림이 제생되고, 제3트랙에서는 K4 데이타 스트림에서 제K5 데이타 스트림까지 재생된다.
VCR(158)은 이 재생 데이타에 대하여 보조 처리, 에러 정정 처리 및 복호화 처리등을 실시한다. 재생 트랙이 전환되는 부분에서는 데이타가 확실히 재생되지 않는 경우가 있고, 또 재생 테이타 스트림은 재생트랙의 전환점에서 불연속되므로 트랙의 전환부분 부근의 데이타는 복호에 사용할 수 없다. 또, VCR(158)에 있어서는 기록시에 동기 신호 및 ID 신호를 영상 데이타에 부가하여 기록하고, 재생시에 동기 회로에 의하여 동기 신호 단위로 복조를 실시하므로 동기 블록의 도중에서 데이타가 재생이 되지 않는 경우에도 다음의 동기 블록의 개시 위치에서 복조가 가능한다. 이와같이 3배속 재생의 1스켄으로 얻어지는 재생 데이타는 제12(d)도의 도시와 같이 제12(c)도에 비해 파선 부분이 출력되지 않는다.
그러나, 모니터 텔레비젼은 헤더 및 어드레스 정보가 부가되어 있어도 이들의 데이타를 사용하여 화상을 재구성할 수 없고, 단순히 입력되는 화상 데이타순으로 차례로 화상을 재현한다. 전송되는 데이타 스트림이 가변장 부호이므로 제12(d)도의 파선부의 데이타장이 판정되어도 다음의 데이타 스트림 K2'의 개시 위치를 식별할 수가 없다. 따라서, 모니터 텔레비젼에 있어서는 VCR(158)로부터의 재생 출력의 전부를 사용하여 재생 화상을 표시할 수 없고, 에러 플레그가 부가되어 있지 않은 정보 데이타조차도 효과적으로 활용되지 않는다. 즉 텔레비젼 전화 등과 같이 입력 데이타 스트림을 연속해서 복호하는 시스템에 있어서 데이타가 단절되면 그 이후의 데이타를 활용할 수 없다.
그러므로, 에러 전송을 정지시키기 위하여 제12(e)도의 도시와 같이 트랙의 선두를 스트림의 개시 위치와 맞추어 정함으로써 트랙 선두의 소정 기간이 복호가능하도록 힐 수 있다. 이것으로 데이타 스트림 G1,K0' 내지 G1,K1'가 복호가능해진다. 제12(f)도는 도면중 △표의 데이타 위치를 데이타 스트림의 개시위치로 설정한 예이다. 이 경우에는 데이타 스트림 G1,l1 내지 G1,l2가 복호 가능하다.
이와같이 종래 또다른 문제로서 불연속적인 데이타가 전송되면 화상의 재현에 활용되는 데이타가 현저히 감소되는 문제점이 있다.
본 발명은 이러한 문제점을 고려하여 이루어진 것으로, 본 제2특징의 디지탈 신호 기록 재생 장치에서는 화상을 재현시키는 장치에 적합한 가상 신호를 에러 부분에 삽입하여 전송함으로써 화상의 재현 효율을 향상시키는 것을 목적으로 한다.
본 발명의 디지탈 신호 기록 재생 장치의 제2특징은 고능률 부호화 처리된 부호화 데이타의 각 블록마다 어드레스 정보를 작성하는 어드레스 정보 작성 수단과 상기 어드레스 정보를 상기 부호화 데이타에 다중시켜서 전송하는 다중 수단을 갖는 부호화측 장치를 구비한 것을 특징으로 하고, 더욱 구체적으로는, 고능률 부호화 처리된 각 블록 마다에 어드레스 정보가 다중된 부호화 데이타가 전송되고 이 전송 데이타의 에러를 검출하는 에러 검출 수단과, 에러 플래그가 부가된 블록 단위의 제로 데이타를 작성하는 제로 데이타 작성 수단과, 상기 전송 데이타 또는 상기 제로 데이타 작성 수단의 출력을 선택적으로 출력하는 전환 수단과, 상기 에러 검출 수단의 검출 결과로부터 에러 블록의 어드레스를 검출하여 상기 전송 데이타의 에러 블록을 상기 제로 데이타 작성 수단의 출력으로 대체하도록 상기 전환 수단을 제어하는 제어 수단과, 상기 전환 수단의 출력의 데이타 레이트를 일정화하기 위하여 상기 전송 데이타와 상기 제로 데이타 사이에 비유효 데이타를 삽입하는 비유효 데이타 삽입 수단을 갖는 복호화측 장치를 구비한다.
따라서, 상기 제2특징의 디지탈 신호 기록 재생 장치에 있어서, 보호화측 장치에서는 부호화 데이타에 어드레스 데이타를 부가하여 전송하고, 복호화측 장치에서는 에러 검출 수단에 의하여 전송 데이타의 에러를 검출한다. 제로 데이타 작성 수단은 에러 플레그가 부가된 블록 단위의 제로 데이타를 작성하여 전환 수단에 제공한다. 전환 수단에는 전송 데이타도 제공되며, 제어수단을 에러 검출 수단의 검출 결과에 따라서 전환 수단을 제어하여 전송 데이타중의 에러 블록대신 제로 데이타 작성 수단의 출력을 출력한다. 또 비유효데이타 삽입수단은 제로 데이타와 전송 데이타 사이에 비유효 데이타를 삽입하여 출력 데이타 레이트를 일정화한다.
또한, 제3의 문제점으로서 종래의 디지탈 신호 기록 재생 장치에서는 헤드 전환의 앞뒤의 데이타가 비유효하게 되는 문제점이 존재한다. 이 문제점에 관하여, 제13도에 도시한 특수 재생 헤드를 사용한 종래 장치에 있어서의 재생 신호 처리 방법을 설명한다. 본 도면에서 재생 헤드(210)로 독출된 신호는 앰프(211)에서 증폭되고, 검파 회로(250)와 스위치(233)에 공급된다. 동일하게 특수 헤드(216)에서 독출된 신호는 엠프(217)에서 증폭되어 검파 회로(251)와 스위치(233)에 공급된다. 검파 회로(250,251)에서는 공급된 각각의 신호의 포락 성분이 검출되고, 진폭 비교기(252)에 출력된다. 진폭 비교기(252)에서는 입력된 2신호의 진폭의 대소를 비교하고, 비교 결과가 스위치(253)에 공급된다.
스위치(253)에서는 전환 신호도 공급되며, 모든 선택 신호에 의하여 한쪽의 신호를 선택하여 제어 신호로서 스위치(223)에 공급한다. 스위치(223)는 제어 신호에 의거하여 앰프(211,217)의 출력중 한쪽을 선택하여 복조 회로(224)에 제공하며, 복조 회로(224)에서 보조된 신호는 재생 처리 회로(254)에 의해 원래의 영상 신호로 복원된다.
상기한 전환 신호는 미리 설정된 헤드의 출력 신호를 선택하기 위한 것으로, 스위치(253)에서 이 신호가 선택되면 앰프(211)의 출력과 앰프(217)의 출력이 교호로 선택된다. 이에 비해 진폭 비교기(252)에서는 통상 진폭이 큰 쪽이 선택된다. 따라서, 모든 선택 신호에 의해 스위치(253)에서 진폭 비교기(252)의 출력이 선택되면 스위치(223)에서는 앰프(211,217)의 출력중 진폭의 크기가 큰 쪽이 선택된다.
제14도는 3배속 재생시의 트레이스 상태를 도시한다. 이 도면에서 테이프상의 트랙은 비스듬히 되어 있으나 3배속을 위하여 헤드 트레이스는 데이프의 진행 방향에 대하여 수직으로 이루어진다. 따라서, 헤드 트레이스는 b,c,d의 트랙에 걸쳐져 이루어진다. 그러나, 트랙 b,c 또는 트랙 c,d에서는 애지머스각이 다르기 때문에, 예를들면 트레이스 1동안, S에서 A까지는 재생 헤드, A에서 B까지는 특수 헤드, B에서 E까지는 재생 헤드에 의해 재생된 데이타를 선택함으로써 트레이스 1상의 데이타가 재생된다.
이와 같은 재생 처리를 아날로그 신호에서 실행하는 경우에는 화면상에 노이즈 바가 없는 영상을 얻을 수 있다. 그러나, 디지탈 처리를 행할시에는 데이타가 테이프상에 블록 단위로 기록되어 있으므로, 2개의 헤드로 재생된 신호를 진폭의 대소나 미리 설정한 전환 포인트에서 전환하면 블록 도중에 전환될 수가 있다. 이 경우, 그 블록의 데이타는 의미가 없으므로, 전환 전후에 있어서 비유효한 데이타가 발생한다. 이것을 제15도에 도시한다.
제15(a)도는 재생 헤드로 재생된 데이타이고, 제15(b)도는 특수 헤드로 재생된 데이타이다. 또 SY는 동기신호. ID 는 ID신호, D는 데이타, PA는 패러티 신호이다. 그리고, SY에서 PA까지가 1개의 블록을 형성하고 있다.
여기에서 전환 포인트를 A,B로 하면, 데이타 D의 도중에서 전환되게 된다. 전환 포인트 A인 경우에는 SY의 위치가 일치하므로, 동기는 달성되지만, 트랙이 상이하기 때문에 데이타는 유효하지 못하다. 따라서 제15(a)도의 (가)부분과 제15(b)도의 (나)부분이 비유효한 데이타가 된다. 한편, 전환 포인트가 B인 경우, SY의 위치가 어긋나 있기 때문에 동기가 이루어지지 않는다. 이와 같이 전환 포인트를 미리 설정하거나 진폭의 크기에 따라서 설정하면, 전환 포인트 전후에 비유효한 데이타가 발생하거나 또는 동기가 달성되지 않는 경우가 있다.
이와 같이 제3의 문제로서 디지탈 처리를 행하는 경우에는 전환 포인트를 미리 설정하거나 진폭의 크기에 따라서 전환 포인트를 설정하면 전환 포인트 전후에 비유효한 데이타가 발생하거나 또는 동기가 달성되지 않는 경우가 있다.
따라서 본 발명의 장치의 제3특징은 종래 비유효하던 데이타를 유효하게 활용하고 특수 재생시의 화질을 향상시키는 것을 목적으로 한다.
본 발명의 디지탈 신호 기록 재생 장치의 제3특징은 회전하는 드럼상에 배치한 통상 재생용의 2개 이상의 통상 비디오 헤드와, 이 통상 비디오 헤드에 인접하고 특수 재생시에만 사용하는 특수 재생용의 2개 이상의 특수 비디오 헤드와, 상기 통상 비디오 헤드에 의해 자기 테이프부터 독출한 신호를 재생 처리함으로써 압축 부호화된 디지탈 신호를 재생하는 제1재생 처리 수단과, 상기 특수 비디오 헤드에 의해 상기 자기 테이프로부터 독출한 신호를 재생 처리함으로써 압축 부호화된 디지탈 신호를 재생하는 제2재생 처리 수단과, 상기 제1 및 제2재생 처리 수단의 출력과 전환 신호를 기초로 비유효한 테이타가 가장 발생하지 않는 전환 포인트를 연산에 의하여 구하고 제어 신호를 출력하는 연산수단과, 상기 제어 신호를 기초로 상기 제1 및 제2재생 처리 수단의 출력중 한쪽을 선택하는 선택 수관과, 상기 선택 수단의 출력을 기초로 영상 신호를 복호하는 복호 수단을 구비한다.
따라서, 본 발명의 제3특징의 디지탈 신호 기록 재생 장치의 연산 수단에 의해 상기 제1 및 제2 재생 처리 수단의 출력인 디지탈 신호의 동기 신호 및 전환 신호를 기초로 상기 선택 수단의 출력 신호중에서 비유효한 데이타가 가장 발생하지 않는 전환 포인트를 연산으로 구하여 상기 선택 수단을 제어함으로써, 특수 재생시 비유효한 데이타가 거의 없고 고화질이 얻어질 수 있는 영상 신호가 재생된다.
이하, 도면을 참조하여 본 발명의 제1 특징의 실시예에 대하여 설명한다. 제16도는 본 발명의 제1특징에 관계된 디지탈 신호 기록 재생 장치의 기록측(부호화측)의 일실시예를 도시하는 블록도이다. 또. 제17도는 동일하게 재생측(복호화측)의 일실시예를 도시하는 블록도이다. 제16도 및 제17도에 있어서 각각 제6도 및 제9도와 동일한 구성 요소에는 동일 부호를 부여하였다. 본 실시예는 프레임 단위로 프레임내 압축을 행하는 것에 적용한 것이다.
먼저, 제18도 내지 제20도의 설명도를 참조하여 본 실시예의 원리에 대하여 설명한다. 제18(a)도는 프레임내 압축 프레임의 영역 분할을 표시하고, 제18(b)도는 프레임내 압축 프레임과 프레임간 압축 프레임의 배치를 도시하고, 제18(c)도 내지 제18(f)도는 기록 신호의 데이타 포맷을 도시하고 있다.
본 실시예에 있어서는 제18(a)도에 도시한 바와 같이, 프레임내 압축 프레임 I를 수평 또는 수직으로 5분할하고, 각 부분을 각각 i1,i2,i3,i4,i5로 한다. 프레임내 압축 프레임 I의 사이에 5개의 프레임간 압축 프레임 P를 포함시켜 프레임내 압축 프레임 I1, 프레임간 압축 프레임 P2 ~P6, 프레임내 압축 프레임 Ⅰ7,…의 순으로 배열한다. 즉, 프레임 I를 5분할하고, 프레임 I 사이에 프레임 P를 5프레임 연속시킨다. 또, 프레임 I의 분할수와 프레임 P가 연속하는 프레임수는 일정한 비율인 것이 바람직하다.
이들 일련의 프레임 데이타를 프레임내 압축 처리 및 프레임간 압축 처리하면, 압축후의 데이타 스트림은 제18(c)도에 도시한 바와 같이 I1(i1) (프레임 I의 부분 i1에 대응하는 데이타), I1(i2),…,I1(i5), P2, P3,…의 순으로 배열된다. 또, 데이타 스트림 I1(i1)내지 I1(i5)는 처리시 계열에 따라서는 시분할할 수 없을 경우도 있다.
본 실시예에서는 제18(c)도에 도시한 데이타 스트림을 제18(d)도에 도시한 배열로 변환한다. 즉, 데이타 I1(i1)과 데이타 P2, 데이타 I1(i2)와 데이타 P3, 데이타I1(i3)와 데이타I1(i4)와 데이타 P5, 데이타 I1(i5)와 데이타 P6,...라는 조로 배열한다. 이 경우, 각 조합의 데이타 레이트가 거의 일정해지도록 설정한다.
프레임내 압축 프레임 I의 일부 i의 데이타와 프레임간 압축 프레임 P의 데이타로 조를 이룬 데이타는 제18(e)도에 도시한 바와 같이, 복수의 동기 블록에 의하여 구성되어 있다. 또, 프레임내 압축 프레임의 일부 i의 데이타는 m2개의 매크로 블록에 의하여 구성되어 있다. 즉, I프레임은 (5×m2)개의 매크로 블록으로 구성된다. 본 실시예에서, 기록 매체의 1트랙에 기록되는 동기 블록수 m1은 하기 식을 만족하도록 설정된다.
ml≒K×m2
단, K는 정의 정수이거나 또는 정의 분수이다.
예를들면, K=1인 경우에는 동기 블록과 매크로 블록은 대개 1 대 1로 대응하고, K=2일 경우에는 1개의 동기 블록과 2개의 매크로 블록이 대응한다. 또, K=1/2일 경우에는, 매크로 블록을 2개로 분할하여 동기 블록에 대응시킨다. 예를들면, 휘도 신호 Y1,Y2의 조와 색차 신호 Cb,Cr의 조로 분할하여 대응시키거나, 또,휘도 신호 Y1 및 색차 신호 Cb의 조와 휘도 신호 Y2 및 색차 신호, Cr의 조로 분할하여 대응시켜도 가능하다. 이렇게 하여, 각 매크로 블록은 소정의 동기 블록에 대응한다.
프레임내 압축 처리된 메크로 블록은 제18(f)도에 도시한 바와 같이, 그 번호를 도시하는 ID, 그 매크로 블록과 화면의 위치를 대비시키는 어드레스 및 매크로 블록의 데이타장 정보가 부가된다. 이들 데이타에 의하여 1동기 블록장에 만족하지 않을 경우에는 프레임간 압축 프레임 P의 데이타를 순차 부가하고 최후에 에러 정정 패리티를 부가하여 동기 블록을 구성한다.
1동기 블록내에 각 매크로 블록의 데이타를 배열할 수 있는 경우에는 특별한 문제가 없다. 그러나, 메크로 블록장이 길어 1동기 블록내에 하나의 매크로 블록의 전부를 배열할 수 없는 경우에는 초가분의 데이타에 대한 처리가 필요하다. 예를들면, 초가분의 데이타를 다음의 매크로 블록 정보에 부가하는 방법, 초가분의 데이타를 삭제하는 방법 또는 초가분의 데이타를 다음의 매크로 블록에 점유시켜서 배치하고 순차 매크로 블록의 배치를 겹치지 않도록 엇갈리게 하여 미리 여분으로 설치한 동기 블록수의 범위내에서 흡수하는 방법등의 처리가 필요하다.
제18(d) 내지 제18(f)도에 표시한 바와 같이, 프레임내 압축 프레임 I1의 각 부분 i1 내지 i5의 데이타는 일정간격으로 균등 배치시키고, 다시, 그 부분 i5의 데이타에 계속해서 프레임내 압축 프레임 I7의 각 부분 i1 내지 i5의 데이타가 균등 배치된다. 이와 같이, 프레임내 압축 프레임 I1,I7,…의 각 부분 i1 내지 i5의 데이타는 메크로 블록 단위로 일정 간격으로 배치하게 된다. 한편, 각 메크로 블록에는 그 어드레스 및 데이타장이 부가되어 있어 소정의 메크로 불록에 대응하는 동기 블록이 명확하게 파악되도록 되어 있다.
이와 같이 포맷의 데이타를 자기 테이프상에 기록하면 기록 트랙상에는 프레임내 압축 프레임 데이타가 균등하게 배치된다. 제19도는 3배속 재생에 있어서의 프레임내 압축 프레임에 대한 트레이스를 설명하기 위한 설명도이다. 제19(a)도 내지 제19(f)도는 각각 제1 내지 제6트레이스의 재생 위치를 사선으로 표시하고 있다. 제19도는 1프레임 데이타를 1트랙에 기록한 경우이다. 즉 평균적으로 1프레임 테이타량이 1트랙 데이타량이 된다. 또, 제 2(d)와 동일하게, 예를들면, 제1트레이스에서는 #1,#2,#3의 3개의 트랙의 재생 합성 엔벨로프가 얻어지는 것으로 한다.
상술한 바와 같이, 프레임간 압축 프레임 데이타는 차분 화상이므로 전프레임 데이타가 재생되지 않으면, 역양자화 처리 및 역 DCT 처리를 행하여 복호화시켜서도 출력할 수 없다. 그러나, 프레임내 압축 프레임 데이타는 복호하여 그대로 사용할 수 있다. 프레임내 압축 프레임 데이타가 기록 트렉상에 균등하게 배치되고 또, 재생부분의 에러 레이트가 허용치 이상이라면 재생 가능하며, 재생 위치가 확정되면 재생 화상도 예측할 수가 있고, 트레이스 위치가 일정하면 재생 가능한 화상을 확실하게 파악할 수가 있다.
제19(a)도에 도시한 바와 같이, 제1트레이스에서는 트랙 #1, #2, #3이 트레이스되고 프레임내 압축 프레임 I1의 부분 i1 내지 i3의 데이타가 재생된다. 제2트레이스에서는 제19(b)도에 도시한 바와 같이 트랙 #4,#5,#6이 트레이스되고 프레임내 압축 프레임 I1의 부분 i4,i5의데이타 및 프레임내 압축 프레임 I7의 부분 i5의 데이타가 재생된다. 제3트레이스에서는 제19(c)도에 도시한 바와 같이 트랙 #7,#8,#9가 트레이스되고 프레임내 압축 프레임 I7의 부분 i2내지 i4의 데이타가 재생된다. 제4트레이스에서는 제19(d)도에 도시한 바와 같이 트랙 #10,#11,#12가 트레이스되고 프레임내 압축 프레임 I7의 부분 i5의 데이타 및 프레임내 압축 프레임 I13의 부분 i1,i2의 데이타가 재생된다. 제5트레이스에서는 제19(e)도에 도시한 바와 같이 트랙 #13,#14,#15가 트레이스되고 프레임내 압축 프레임 I13의 부분 i3내지 i5의 데이타가 재생된다. 제6트레이스에서는 제19(f)에 도시한 바와 같이 제 1트레이스와 동일한 부분, 즉, 프레임내 압축 프레임 I19의 부분 i1내지 i3의 데이타가 재생된다. 프레임내 압축 프레임의 분할수 5와 재생 배속수 3과의 최소공배수 15로부터, 15트랙의 트레이스에 의하여 전부분이 재생되는 것을 알 수 있다.
제20도는 재생 화상의 구성을 도시한 설명도이고, 제 20(a)도는 제19도의 트레이스 방법에 의한 구성을 표시하고, 제20(b)도 및 제20(c)도는 후술하는 다른 실시예에 있어서의 트레이스 방법에 의한 구성을 표시하고 있다.
제20(a)도에 도시한 바와 같이, 제19도의 트레이스 방법을 사용하면 제1 내지 제5트레이스에서 1프레임 화상의 모든 부분이 재생되고 프레임내 압축 프레임I1, I7, I13의 각 부분의 재생 데이타로 화상이 구성된다.
제21도는 3배속 재생에 있어서 I프레임 화상을 2트랙으로 분할하여 기록하는 경우에 있어서의 프레임내 압축 프레임에 대한 트레이스를 설명하기 위한 설명도이다. 제21(a)도 내지 제21(K)도는 각각 제1 내지 I1 압축 트레이스를 도시하고 있다. 또, 제22도는 출력 프레임 화면을 도시한 설명도이다.
이 기록 방법에서는 프레임내 압축 프레임의 각 부분을 상하 2개로 분할하고 좌단 부분에서부터 종으로 순번적으로 기록하는 것으로 고려할 수 있다.
즉, 제1트레이스에서는 제21(a)도에 도시한 바와 같이 부분 i1의 상측의 1/4부분, 부분 i1 하측의 중앙의 1/2의 부분 및 부분 i2의 상측의 아래쪽 1/4의 부분이 재생된다. 제2트레이스에서는 제21(b)도에 도시한 바와 같이 부분 i2의 하측의 위쪽 1/4의 부분, 부분 i3의 상측의 중앙의 1/2의 부분 및 부분 i3의 하측의 아래쪽 1/4의 부분이 재생된다. 이후 동일하게 트레이스가 반복되고 제11트레이스에서 제21(k)도에 도시한 바와 같이 제1트레이스와 동일한 부분이 재생된다.
I프레임 데이타가 2트랙으로 분할되어 기록되어 있으므로 2개의 트레이스에서 1프레임 시간이 경과한다. 즉, 재생시에 있어서는 1프레임 단위로 갱신되는 부분은 2트레이스분이 되고 5프레임에서는 각각 제22(a)도 내지 제22(e)도에 도시한 것이 된다.
제 21도 및 제22도에 도시한 바와 같이 10트레이스에서 1프레임 화면의 전부분이 재생된다.
다음에 상기 원리를 실현하는 구성을 설명한다.
제16도에 있어서, 다중 처리 회로(11)에는 휘도 신호 y 및 색차 신호 cr,cb가 입력된다. 다중 처리 회로(11)는 입력된 신호를 8화소×8수평 주사선의 블록 단위로 다중함과 동시에 2개의 휘도 불록 Y 및 각 1개의 색차 블록 Cr,Cb로 구성되는 매크로 블록 단위로 다중하여 감산기(12)로 출력한다. 감산기(12)는 스위치(14)를 통하여 전프레임의 데이타가 입력되고,프레임간 압축 처리시에는 다중 처리 회로(11)의 출력에서 전프레임의 데이타를 감산하여 DCT 회로(13)에 출력하고,프레임내 압축 처리시에는 다중 처리 회로 (11)의 출력을 그대로 DCT 회로(13)에 출력하도록 되어있다. DCT 회로(13)는 감산기(12)의 출력을 8×8의 2차원 DCT 처리하여 양자화 회로(15)에 출력한다. 양자화 회로(15)는 부호화 제어 회로(18)에 의하여 양자화 계수가 제어되고 DCT 회로(13)의 출력을 양자화 계수를 사용하여 양자화함으로써 비트 레이트를 저감하고 가변장 부호화 회로(50)에 출력한다. 가변장 부호화 회로(50)는 부호와 제어 회로(18)에 의해 제어되어 입력된 데이타를 가변장 부호로 변환함으로써 비트 레이트를 재차 저감시켜 다중 회로(51) 및 인터프레임 데이타 메모리(52)로 출력한다. 또, 가변장 부호화 회로(50)는 각 메크로 블록 단위로 MB 신호를 발생시켜서 어드레스 생성 및 데이타장 계측 회로(53)에 출력한다.부호화 제어 회로(18)는 가변장 부호화 회로(50)의 출력에 의거하여 양자화 계수를 변화시킴과 동시에 가변장 부호화 회로(50) 출력의 비트 수를 제한하여 총부호량을 제한하도록 되어 있다. 또, 다중 처리 회로(11), DCT회로(13) 및 양자화 회로(15)등의 블록 단위로 처리를 행하는 회로에는 블록 펄스가 공급된다.
양자화 회로(15)의 출력은 역양자화 회로(21)에 제공된다. 역양자화 회로(21)는 양자화 출력을 역양자화하여 역 DCT 회로(22)에출력한다. 역 DCT 회로(22)는 역양자화 회로(21)의 출력을 역 DCT 처리함으로씨 DCT 처리 이전의 원래 데이타로 복원하여 가산기(23)로 출력한다. 가산기(23)의 출력은 1프레임 기간지연시키는 가변 지연 회로(24) 및 움직임 보정 회로(25)를 통하여 귀환되고, 가산기(23)는 현프레임의 차둔 데이타와 전프레임의 데이타를 가산함으로써 감산기(12)에 의한 차분 처리 이전의 원래의 데이타로 복원하여 가변지연회로(24)에 출력한다. 가변 지연 회로(24)의 출력은 움직임 검출 회로(26)에도 제공된다.
움직임 검출 회로(26)는 다중 처리 회로(11)의 출력도 입력되고, 예를들어 전탐색형 움직임 벡터 검출에의한 매칭 계산에 의해 움직임 벡터를 구하여 움직임 보정회로(25)에 출력함과 동시에, 매칭 계산에 의한 왜곡치가 소정의 임계치를 초과했는지 여부에 기초한 움직임 판정 신호를 논리 회로(27)에 출력하도록 되어있다. 움직임 보정 회로(25)는 움직임 벡터에 기초하여 가변 지연 회로(24)의 출력을 움직임 보정하고, 움직임 보정한 전프레임 데이타를 스위치(14)를 통하여 감산기(12)에 출력한다. 논리 회로(27)는 움직임 판정신호 및 프레임내 압축 프레임을 나타내는 리프레시 주기 신호에 스위치(14)를 온,오프 제어하도록 되어 있다.
본 실시예에 있어서, 리프레시 주기 신호는 어드레스 생성 및 데이타장 계측 회로(53)에도 제공된다. 어드레스 생성 및 데이타장 계측 회로(53)는 프레임내 압축 프레임 I인 것을 나타내는 리프레시 주기 신호 및 MB 신호가 제공되고. 프레임내 압축 프레임 I내의 MB 신호마다 어드레스를 생성함과 동시에 MB신호 상호간의 데이타장을 계측한다. 어드레스 생성 및 데이타장 계측 회로(53)가 구한 프레임내 압축 프레임 I1,I7,I13,…의 각 부분 il내지 i5의 데이타중에 포함되는 각 매크로 블록의 어드레스와 데이타장은 다중 회로(51)에 제공된다.
다중 회로(51)는 가변장 부호화 회로(50)로부터의 프레임내 압축 데이타에 매크로 블록의 어드레스 및 데이타장을 다중하고 인트라 프레임 데이타 메모리(57)에출력한다. 인트라 프레임 데이타 메모리(57)는 다중회로(51)로부터의 프레임내 압축 프레임 데이타를 기억하고, 인터프레임 데이타 메모리(52)는 가변장 부호화 회로(50)로부터의 프레임간 압축 프레임 데이타를 기억하여 멀티플렉서(이하 MPX로 칭함)(58)에 출력한다. 메모리 P 제어 회로(54) 및 메모리 I 제어 회로(55)는 각각 어드레스 생성 및 데이타장 계측 회로(53)로부터의 데이타에 기초하여 인터프레임 데이타 메모리(52) 및 인트라프레임 데이타 메모리(57)의 기입을 제어하도록 되어 있다. 어드레스 생성 및 데이타장 계측 회로(53)의 출력은 데이타 재배치 제어 회로(56)에도 제공되고 데이타 재배치 제어 회로(56)는 메모리 P제어 회로(54), 메모리 I 제어 회로(55) 및 MPX(58)를 제어하고 제18(c)도에 도시한 데이타 스트림을 재배치한다. 즉, MPX(58)는 데이타 재배치 제어회로(56)에 의해 제어되어 제18(b)도 내지 제18(f)도에 도시한 바와 같이, 각 동기 블록 단위로 매크로블록의 어드레스, 데이타장 및 프레임내 압축 데이타를 다중하고 1동기 블록의 범위의 나머지 범위에 인터프레임 데이타 메모리(52)로부터의 프레임간 압축 프레임 데이타를 다중하여 에러 정정 엔코더(17)로 출력한다.에러 정정 엔코더(17)는 에러 정정용의 패리티를 부가하여 다중 회로(19)에 출력한다. 동기·ID 작성회로(20)는 동기 신호 및 ID 신호를 작성하여 다중 회로(19)에 출력하고, 다중 회로(19)는 동기 신호 및ID 신호를 MPX(58)의 출력에 부가하여 출력한다. 다중 회로(19)의 출력은 도시하지 않은 기록 헤드를 통하여 기록 매체에 기록된다.
다음에 복호측 회로에 대하여 제17도를 참조하여 설명한다.
재생 헤드(도시생략)에 의하여 기록 매체로부터 재생된 재생 출력 데이타는 에러 정정 회로(도시생략)에서 에러 정정된 후 디멀티플렉서(이하 DMPX로 칭함)(62)와, 어드레스 및 데이타장 추출 회로(61)에 제공된다. 어드레스 및 데이타장 추출 회로(61)는 각 동기 블록 단위로 부가되어 있는 매크로 블록의 어드레스 및 그 데이타장을 추출하여 DMPX(62) 및 헤더 추출 회로(63)로 출력한다. DMPX(62)는 매크로 블록의 데이타장에 기초하여 제어되고, 입력 데이타를 프레임내 압축 데이타와 프레임간 압축 데이타로 분리하여 각각 가변장 복호 회로(64,65)에 출력한다. 가변장 복호 회로(64,65)는 각각 프레임내 압축 데이타 및 프레임간 압축 데이타를 복호하여 헤더 추출 회로(63)로 출력함과 동시에 복호 출력을 각각 인트라프레임 버퍼(66) 및 인터프레임 버퍼(67)에 출력한다.
헤더추출 회로(63)는 프레임내 압축 데이타의 복호 데이타,프레임간 압축 데이타의 복호 데이타, 메크로블록의 어드레스 및 데이타장이 입력되고, 복호 데이타의 시계열을 원위치로 되돌리기 위한 지시 신호를 인트라데이타 재배치 해제 회로(68), 메모리 Iw 제어 회로(69) 및 메모리 P제어 회로(70)에 출력한다. 메모리 I 제어 회로(69) 및 메모리 P 제어회로(70)는 각각 지시 신호 및 인트라데이타 재배치 해제 회로(68)의 출력에 기초하여 인트라프레임 버퍼(66) 및 인터프레임 버퍼(67)의 기입 및 독출을 제어한다. 인트라프레임버퍼(66) 및 인터프레임 버퍼(67)로부터의 출력은 MPX(71)에 제공되고, MPX(71)는 인트라데이타 재배치 해제 회로(68)의 출력에 기초하여 입력된 데이타를 제18(c)도에 도시한 원래의 데이타 스트림으로 복원하여 역양자화 회로(34) 및 움직임 벡터 추출 회로(40)에 출력하도록 되어 있다.
입력 신호를 역양자화하는 역양자화 회로(34),역양자화 회로(34)의 출력을 역 DCT 처리하는 역 DCT회로(35), 헤더 신호를 추출하는 헤더 신호 추출 회로(37), 움직임 벡터를 추출하는 움직임 벡터 추출회로(40), 출력 신호를 1프레임 기간 지연시키는 프레임 메모리(41), 프레임 메모리(41)의 출력을 움직임벡터로 움직임 보상하는 예측 복호 회로(39), 역DCT회로(35)의 출력과 예측 복호 회로(39)의 출력을 가산하여 프레임간 압축 프레임 데이타를 복호하는 가산기(38) 및 프레임내 압축 데이타의 복호 데이타와 프레임간 압축 데이타의 복호 데이타를 전환하여 출력하는 스위치(36)의 구성은 종래와 동일하다.
다음에 이와 같이 구성된 실시예의 동작에 대하여 설명한다.
기록측을 도시하고 있는 제16도에서, 50장 부호화 회로(50)까지의 처리는 종래와 같다. 즉 다중 처리 회로(11)에 의하여 휘도 신호 Y 및 색차 신호 Cr,Cb가 8화소×8수평 주사선의 블록 단위로 다중되고,다시 2개의 휘도 블록 Y 및 각 1개의 색차 블록 Cr,Cb의 4개 블록에 의하여 매크로 블록 단위로 다중되어 감산기(12)에 출력된다. 프레임내 압축 프레임 데이타 작성시에는 스위치(14)가 오프되어 다중 처리 회로(11)의 출력은 DCT 회로(13)에서 DCT처리되고 양자화 회로(15)에서 양자화되어 비트 레이트가 저감 된다. 양자화 출력은 가변장 부호화 회로(50)에 제공되어 가변장 부호화되며 다중 회로(51)에 출력된다.
한편, 양자화 회로(15)의 출력은 역양자화 회로(21), 역 DCT 회로(22),가산기(23),가변 지연 회로(24), 움직임 보정 회로(25) 및 스위치(14)를 통하여 1프레임 기간 지연되어 감산기(12)에 귀환되고, 프레임간 압축 프레임 데이타 작성시에 감산기(12)는 다중 처리 회로(11)의 출력으로부터 전프레임의 데이타를 감산하여 차분을 DCT 회로(13)에 출력한다. 차분 데이타는 DCT 회로(13) 및 양자화 회로(15)에 의하여 데이터 레이트가 저감되고, 가변장 부호화 회로(50)에 의하여 가변장 부호로 변환되어 인터프레임 데이타 메모리(52)에 제공된다.
본 실시예에 있어서, 가변장 부호화 회로(50)는 매크로 블록 단위로 MB 신호를 작성하여 어드레스 생성 및 데이타장 계측 회로(53)에 출력하고 있다. 어드레스 생성 및 데이타장 계측 회로(53)는 프레임내 압축 프레임를 나타내는 리프레시 주기 신호도 제공되고, 프레임내 압축 프레임에 있어서 MB 신호마다(매크로블록마다) 어드레스를 생성함과 동시에 MB 신호간의 데이타장(매크로 블록의 데이타장)을 계측한다.
다중 회로(51)는 어드레스 생성 및 데이타장 계측 회로(53)로부터 어드레스 및 데이타장이 제공되고, 프레임내 압축 프레임의 부분 il 내지 i5를 구성하는 각 매크로 블록에 어드레스 및 데이타장을 부가하고(제18(f)도 참조), 인트라프레임 데이타 메모리(57)에 출력한다. 어드레스 생성 및 데이타장 계측 회로(53)는 메모리 P제어 회로(54), 메모리 I 제어 회로(55) 및 데이타 재배치 제어 회로(56)를 제어하며, 또한 메모리 P 제어 회로(54) 및 메모리 I 제어 회로(55)는 데이타 재배치 제어 회로(56)에 의해서도 제어된다. 이로써, 인터프레임 데이타 메모리(52) 및 인트라프레임 데이타 메모리(57)는 데이타의 기입 및 독출이 각각 메모리 P 제어 회로(54) 및 메모리 I제어 회로(55)에 의하여 제어되고, 기억한 데이타를 MPX(58)로 출력한다. 데이타 재배치 제어 회로(56)는 MPX(58)도 제어하며, 제18(c)도에 도시한 데이타 스트림을 제18(d)도에 도시한 배열로 재배치 변환하여 출력시킨다.
MPX(58)의 출력은 에러 엔코더(17)에 의하여 에러 정정용의 패리티가 부가되고 다중 회로(19)에서동기 신호 및 ID 신호가 부가되어 제18(d)도 내지 제18(f)도에 도시한 데이타 스트림이 되어 출력된다. 다중 회로(19)의 출력은 도시하지 않은 기록 헤드를 통하여 기록 매체에 기록된다.
이와 같이 본 실시예에서는 프레임내 압축 프레임 데이타를 5분할하고, 부분을 프레임간 압축 데이타와 조로 구성하여 동기 블록 단위로 균등하게 배열하고 있다. 그러므로 프레임내 압축 프레임 데이타는 기록매체상에 균등하게 기록된다.
한편 복호측에서는 도시하지 않은 기록 메체로부터의 재생 출력이 에러 정정된 후 제17도의 어드레스 및 데이타장 추출 회로(61) 및 DMPX(62)에 제공된다.
프레임내 압축 프레임 데이타는 기록 매체상에 균등하게 기록되어 있으므로 특수 재생이 행하여져도 프레임내 압축 프레임 분할수, 재생시의 배속수 및 I프레임 화상이 기록되는 트랙수 등에 기초하여 프레임을 재생함으로써 확실하게 프레임내 압축 프레임의 전체 부분을 재생 가능케한다.
어드레스 및 데이타장 추출 회로(61)는 각 동기 블록 단위로 부가되어 있는 매크로 블록의 어드레스 및 데이타장을 추출한다. DMPX(62)는 어드레스 및 데이타장 추출 회로(61)로부터의 데이타장에 기초하여 제어되고, 프레임내 압축 데이타와 프레임간 압축 데이타를 분리하여 각각 가변장 복호 회로(64,65)에 출력한다. 가변장 복호 회로(64,65)는 입력된 데이타를 고정장 데이타로 복호하여 각각 인트라프레임 버퍼(66) 및 인터프레임 버퍼(67)에 출력한다.
한편, 가변장 복호 회로(64,65)의 복호 데이타는 헤더 추출 회로(63)에도 제공된다. 헤더 추출 회로(63)는 어드레스 및 데이타장 추출 회로(61)의 출력도 제공되고, 시계열을 원위치로 되돌리기 위한 지시 신호를 작성하여 메모리 I제어 회로(69),메모리 P 제어 회로(70) 및 인트라데이타 재배치 해제 회로(68)로 출력한다. 인트라데이타 재배치 해제 회로(68)는 지시 신호 및 헤더 정보에 기초하여 메모리 I제어 회로(60), 메모리 P 제어 회로(70) 및 MPX(71)를 제어한다. 이로써, 메모리 I제어 회로(69) 및 메모리 P 제어 회로(70)는 각각 인트라프레임 버퍼(66) 및 인터프레임 버퍼(67)의 기입 및 독출을 제어하고, 고정장으로 변환된 프레임내 압축 데이타 및 프레임간 압축 데이타를 MPX(71)에 출력한다. MPX(71)는 인트라데이타 재배치 해제 회로(68)에 의해 제어되고, 제18(c)도에 도시한 데이타 배열,즉, 프레임내 압축 프레임 데이터 상호간에 프레임간 압축 프레임 데이타가 5프레임 연속한 데이타 스트림을 출력한다.
이후의 동작은 종래와 동일하고, 역양자화 회로(34) 및 역 DCT 회로(35)에 의하여 프레임내 압축 프레임 데이타의 복호 데이타가 스위치(36)의 단자 a에 제공되고, 예측 복호 회로(39)로부터의 전프레임의 복호 데이타와 역 DCT 회로(35)의 출력을 가산하는 가산기(38)로부터 프레임간 압축 프레임 데이타의 복호 데이타가 스위차(36)의 단자b에 제공된다. 스위차(36)는 헤더 신호 추출 회로(37)로 제어되고 단자 a,b를 전환하여 복호 출력한다.
제23도는 본 발명의 다른 실시예를 도시한 블록이다. 제23도에 있어서, 제16도와 동일한 구성 요소에는 동일 부호를 부여하며 그설명을 생략한다. 본 실시예는 고능률 부호화한 데이타로부터 프레임내 압축 데이터 및 프레임간 압축 데이타의 정보를 추출하고, 추출한 정보로부터 프레임내 압축 데이타를 각 동기 블록에 재배치하는 시스템에 적용한 것이다.
고능률 부호화된 입력 신호는 버퍼 회로(82)를 통하여 DMPX(83)에 제공됨과 동시에 헤더 추출·I/P식별 회로(81)에도 제공된다.헤더 추출·I/P식별 회로(81)는 입력된 데이타가 프레임내 압축 데이타인지 아니면 프레임간 압축 데이타인지를 식별함과 동시에 그 어드레스 정보를 추출한다. 버퍼 회로(82)는 헤더 추출 I/P 식별 회로(81)의 처리 시간만큼 입력 신호를 지연시켜서 DMPX(83) 및 데이타장 계측 회로(84)에제공한다. DMPX(83)는 에더 추출·I/P식별 회로(81)에 의해 제어되고, 프레임내 압축 데이타와 프레임간압축 데이타를 분리하여, 각각 다중 회로(51) 및 인터프레임 데이타 메모리(52)에 출력한다. 또 헤더 정보의 부가 방법에 따라서는 헤더추출·I/P식별 회로(81)를 복호화 회로에 구성할 수도 있다.
한편, 데이타장 계측 회로(84)는 매크로 블록의 데이타장을 계측하여 다중 회로(86)에 출력하고 어드레스 생성 회로(85)는 각 매크로 블록마다 어드레스를 생성하여 다중 회로(86)에 출력한다. 다중 회로(86)는 매크로 블록의 어드레스 및 데이타장을 다중하여 다중 회로(51)에 출력한다. 또 헤더 추출·I/P식별 회로(81)의 출력은 메모리 P 제어 회로(54),메모리 I제어 회로(55) 및 데이타 재배치 제어 회로(56)에도 제공된다. 다른 구성은 제16도와 동일하다.
이와 같이 구성된 실시예에 있어서는 이미 고능률 부호화된 입력 데이타가 입력된다. 헤더추출·I/P식별 회로(81)에 의하여 입력 데이타가 프레임내 압축 데이타인지 프레임간 압축 데이타인지 식별되고, DMPX(83)는 헤더추출·I/P식별회로(81)에 의해 제어되어 프레임간 압축 데이타를 인터프레임 데이타메모리(52)에 출력하고, 프레임내 압축 데이타를 다중 회로(51)에 출력한다.
한편, 데이타장 계측 회로(84)는 헤더 추출·I/P식별 회로(81)에 의해 제어되어 버퍼 회로(82)의 출력으로부터 매크로 블록의 데이타장을 계측하며, 어드레스 생성 회로(85)는 헤더 추출·I/P식별 회로(81)의 출력으로부터 각 매크로 블록마다 어드레스를 생성한다. 매크로 블록의 어드레스 및 데이타장은 다중 회로(86)로 다중되어 다중회로(51)에 제공된다. 이후의 동작은 제16도의 실시예와 동일하다.
제24도는 본발명의 제1특징의 다른 실시예에 있어서의 부호화를 설명하기 위한 설명도이다. 또, 제25도는 제24도를 1프레임마다 분리하여 도시한 설명도이다.
본 실시예에서는 제24도 및 제25도의 사선으로 표시한 바와 같이 프레임내 압축 프레임 I를 5분할하고, 각 부분 I1내지 I5 프레임간 압축 프레임 P의 소정영역에 배열한다. 즉, 제1프레임은 프레임내 압축 프레임의 부분 I1의 데이타와 프레임간 압축 프레임의 PIR의 데이타로 구성되고,제2프레임은 프레임간 압축 프레임 P2L,P2R사이에 프레임내 압축 프레임의 부분12의 데이타를 배열한다.
동일하게, 제3 및 제4프레임에서는 프레임간 압축 프레임 P3L,P3R사이에 프레임간 압축 프레임 P4L,P4R사이 및 각각 프레임내 압축 프레임 I3,I4를 배열하고, 제5프레임에서는 프레임간 압축 프레임 P5L과 프레임내 압축 프레임 I5를 배열한다. 이로써, 5프레임으로 프레임내 압축 프레임의 전영역을 부호화하는 것이 가능하게 된다.
제26도는 본 실시예에 있어서의 데이타 스트림을 설명하기 위한 설명도이다. 제26도에 도시한 바와 같이, 각 프레임의 데이타는 복수의 동기 블록으로 구성된다. 각 동기 블록은 프레임내 압축 프레임의 각 부분의 데이타와 프레임간 압축 프레임의 각 부분의 데이타로 구성된다. 또, 각 동기 블록에는 제16도의 실시예와 동일하게 동기 신호,ID, 어드레스 및 데이타장이 프레임내 압축 프레임 데이타에 부가되고 최후에 패리티가 부가되어 배열된다.
또, 본 실시예의 화면 구성은 제20(b)도에 도시한 것이된다. 즉 제1프레임에 있어서, 5분할한 최좌측의 최상의 프레임내 압축 프레임 I1', 좌로부터 2번째의 중앙의I2' 및 좌로부터 3번째의 최하의 I3'가 순차 재생되고, 제2프레임에 있어서, 우로부터 2번째의 최상의 프레임내 압축 프레임 I4', 최우측의 중앙의I5 및 최좌측의 최하의16'이 순차 재생된다. 이후 동일하게 하여, I5'프레임으로 1화면이 구성된다.
본 실시예에 있어서의 회로 구성은 제16도 내지 제18도의 실시예에 비하여 메모리 용량을 삭감할수 있다는 장점을 갖는다.
제27도는 본 발명의 제1특징의 또다른 실시예에 있어서의 부호화를 설명하기 위한 설명도이다. 제27(a)도 및 제27(b)도는 각각 제1프레임 및 제2프레임을 도시하고, 제27(c)도는 제5프레임을 도시하고 있다.
본 실시예에서, 1프레임의 화상을 m(본 실시예에서는 20) 분할하고,m분할한 각 부부을 다시 5분할한다.다른 데이타 배열 방법은 제25도와 동일하고, 예를들면, 제1프레임에서는 제27(a)도에 도시한 바와 같이, 좌우의 프레임간 압축 프레임 데이타 P의 단부에 각각 프레임내 압축 프레임 데이타I가 배열된다.
제28도는 본 실시예에 있어서의 데이타 스트림을 설명하기 위한 설명도이다. 또, 제29도는 제28도와 프레임 화상과의 대비를 도시하는 설명도이고 제3프레임의 상태를 도시하고 있다.
제24도의 실시예와 동일하게 각 프레임은 프레임내 압축 프레임 데이타 I와 프레임간 압축 프레임 데이터 P에 의하여 구성된다. 예를들면, 제3프레임에 있어서는 제29도에 도시한 바와 같이 프레임내 압축 데이타 I,I'는 각각 프레임간 압축 데이타 PL,PR사이 및 프레임간 압축 데이타 PL',PR'사이에 배열된다. 제29도의부호1∼k및1'∼k'으로 도시한 데이타는 각각 제28(c)도 및 제28(d)도에 도시한 바와 같이 배열된다.
또, 본 실시예의 화면 구성은 제20(c)도에 도시한 것이 된다. 즉 센터를 중심으로 하여 제20(b)도와 동일 구성인 2개의 부분으로 구성된다.
본 실시예에 있어서도, 제16도 내지 제18도의 실시예에 비해, 메모리 삭감 및 처리 시스템의 병렬화가 가능하다는 등의 처리 방법상의 특징이 있다.
제30도 및 제31도는 본 발명의 다른 실시예에 있어서의 데이타 포맷을 설명하기 위한 설명도이다. 제30도 및 제31도에서는 사선에 의하여 프레임내 압축 프레임 데이타를 도시하고 있다.
제16도 내지 제29도의 상기 각 실시예에서는 프레임내 압축 프레임 데이타를 동기 블록 단위러재배치하는 예를 도시하고 있다. 그러나, 화질이 다소 열화되는 것을 허용한다면 반드시 동기 블록 단위로 재배치할필요는 없다.
프레임내 압축 프레임 데이타를 동기 블록 단위로 한정할 필요없이 재배치하는 경우에는 에러의 전파를 방지하기 위하여 제30도에 도시한 포맷을 채용한다. 즉, 동기 블록 단위로 매크로 블록 어드레스(MBA) 및 매크로 블록 포인터(MBP)가 제공된다.
MBA는 매크로 블록이 화면상 어느 위치의 데이타인지, 즉, 1프레임 또는 1필드내에서의 순서를 도시하고 있다. 이 MBA에 후속하여 제30도에서는 MBP를 부가한다. MBP는 프레임내 압측 프레임 데이타의 개시 위치를 나타내고 있고, 제30(a)도에는 MBP의 마지막에서 nl 바이트, 제30(b)도에는 MBP의 마지막에서 n2 바이트인 것을 나타내고 있다.
프레임내 압축 프레임과 프레임간 압축 프레임이 동일 비율로 구성되어 있으므로, 제30(b)도에 도시한 바와 같이 프레임내 압축 프레임은 거의 균등하게 배치된다. 따라서, 반드시 프레임내 압축 프레임 데이타의 전체 데이타를 재생할 수 있다고 단정할 수는 없으나 소정의 프레임내 압축 프레임 데이타는 확실히 재생할수 있다. 또 동기 블록 단위로 MBA 및 MBP를 부가하고 있으므로 에러는 다음의 동기 블록으로 전파하지 않는다.
제31도는 MBA를 프레임내 압축 프레임 데이타의 직전에 배열한 예를 도시하고 있다. 또, 각 동기 블록의 선두에만 MBA를 부가하여도 좋다.
본 발명은 상기 실시예로 한정되는 것은 아니고, 예를들면 프레임내 압축 프레임의 분할수 등을 적절하게 설정할 수가 있다.
이상 설명한 바와 같이 본 발명의 제1특징에 의하면, 프레임내 압측 데이타를 기록 매체상에 균등하게 기록할 수 있으므로 프레임내 압축 데이타 및 프레임간 압축 데이타가 흔재하고 있는 경우에도 안정된 특수재생 화질을 얻을 수 있다는 효과를 갖는다.
이하, 도면을 참조하여 본 발명의 제2특징의 실시예에 대하여 설명한다. 제32도는 본 발명의 제2특징에 관한 디지탈 신호 기록 재생 장치의 부호화측의 일실시예를 도시하는 블록도이다. 또 제33도는 동일하게 복호화측의 일실시예를 도시하는 블록도이다. 제32도 및 제33도에 있어서 제11도와 동일한 구성 요소에는 동일 부호를 부여하였다. 본 실시예는 기록 재생 장치에 적용한 것이다.
제32도에 있어서, 전송로(180)를 통하여 입력되는 수신 영상 신호는 수신 복조회로(181)에 입력한다. 수신 영상 신호는 프레임 단위로 순차 스퀸스로 전송되고, 각 프레임은 수평방향 8화소×수직방향 8화소 등의 소블록으로 분화되고, 프레임 선두에는 선두 플레그가 부가되어 있다. 또, 각 블록 데이타는 DCT 처리 등의 부호화가 행하여지고 있다. 수신 복조 회로(181)는 수신 영상 신호를 복조하여 포맷 변환 회로(182) 및 어드레스 작성 회로(183)에 출력한다. 다중 회로(184)는 어드레스 작성 회로(183) 및 포맷 변환 회로(182)의 출력을 다중하여 출력한다.
제34도는 포맷 변환 회로(182), 어드레스 작성 회로(183), 다중 회로(184) 및 에러 정정 엔코더(162)를 설명하기 위한 설명도이다.
전송로(180)로부터의 1프레임의 화상 데이타는 제34(a)도에 도시한 바와 같이 선두에 프레임의 선두를 도시한 플레그가 부가되고, 이후 블록 1,2…의 복수의 블록 데이타에 의하여 구성되어 있다. 어드레스 작성 회로(183)는 선두 플래그에 대하여 일련의 프레임 번호 또는 헤더를 부여하고, 각 블록 1,2…에 대하여 각각 블록(B) 1,2…라는 어드레스 데이타를 작성하여 다중 회로(184)에 출력한다. 포맷 변환 회로(182)는 각 블록 데이타의 선두에 어드레스 데이타가 배열되도록 수신 화상 데이타의 포맷을 변환하여 다중 회로(184)에 출력한다. 다중 회로(184)는 각 블록 데이타의 선두에 어드레스 데이타를 부가하고, 제34(b)도에 도시한 데이타 스트림을 에러 정정 엔코더(162)에 출력하도록 되어 있다. 또, 데이타의 재생 효율을 향상시키기 위하여 포맷 변환 회로(182)는 재생 데이타의 순서를 바꾸어 넣을 수도 있다.
에러 정정 엔코더(162)는 기록에 적합한 패리티 신호 P를 다중 회로(184)의 출력에 부가하여 가산기(163)에 출력한다. 동기 · ID작성회로(164)는 동기 신호 및 ID 신호를 작성하여 가산기(163)에 출력한다. 가산기(163)는 에러 정정 엔코더(162)의 출력에 동기 신호 S를 부가하여 출력한다. 결국 가산기(163)로부터 제34(c)도에 도시한 바와 같이, 프레임 번호의 선두에 동기 신호 S가 부가되고 데이타 스트림의 도중에 패리티 신호 P 및 동기 신호 S가 부가된 데이타 스트림이 출력된다.
가산기(163)의 출력은 기록 변조 회로(165)에 제공된다. 기록 변조 회로(165)는 가산기(163)의 출력에 대하여 기록에 적합한 변조를 행하여 기록 앰프(166)에 출력한다. 기록 앰프(166)는 기록 변조 회로(165)로부터의 변조 신호를 증폭하여 자기 헤드(167)에 제공함으로써 자기 테이프(168)에 기록시킨다.
한편, 복호화측에 있어, 제33도에 도시한 바와 같이 자기 테이프(168)에 기록된 데이타는 자기 헤드(167)에 의하여 재생된다. 자기 헤드(167)로부터의 재생 신호는 재생 앰프(169)에 공급되고, 재생 앰프(169)는 재생 신호를 증폭하여 파형 등화 회로(170)에 제공한다. 파형 등화 회로(170)는 재생 신호를 파형 등화함으로써 부호간 간섭을 제거하고, 데이타의 식별을 가능케하여 동기 신호(171)에 출력한다. 동기 신호(171)는 동기 신호 및 ID 신호를 추출하여 재생 데이타를 동기 신호 단위로 복조 회로(172)에 제공한다. 복조 회로(172)는 재생 데이타를 복조하여 에러 정정 회로(193)에 제공한다.
에러 정정회로(193)는 재생 데이타의 에러 정정을 실시하여 지연 회로(185)에 출력하는 동시에, 정정할 수 없는 데이타에는 에러 플레그를 부가한다. 또 에러 정정 회로(193)는 에러 플레그 및 디코드데이타의 어드레스 데이타를 제로 작성 제어 회로(186)에 출력한다. 제로 데이타 작성 제어 회로(186)는 에러 플레그 및 어드레스 데이타로부터 에로를 갖는 블록(에러 블록)의 어드레스 데이타를 작성하여 스위치(187,188)에 출력하는 동시에 지연 회로(185)를 제어한다. 또, 제로 데이타 작성 회로(186)는 에러 플레그에 의하여 어드레스 데이타의 에러가 표시되고 있는 경우에, 그 어드레스 데이타의 전후의 어드레스 데이타로부터 어드레스를 추정하여 어드레스 데이타를 작성하도록 구성된다.
스위치(187)의 단자 a에는 에러 플레그가 부착된 제로 데이타 작성 회로(189)의 출력이 공급되고, 단자 b에는 데이타장 조정 비트(190)가 공급된다. 에러 플레그 부착된 제로 데이타 작성회로(189)는 블록 단위로 복호화하는 과정에 있어서 무시되는 용장 비트 또는 데이타가 없는 것을 도시한 플레크(F)를 부가한 제로 데이타를 작성하여 출력하고 있다. 데이타장 조정 비트(190)는 에러를 갖는 블록과 에러를 갖지 않는 블록을 연속시키기 위한 조정 비트이다. 스위치(187)는 제로 데이타 작성 제어 회로(186)의 출력에 따라 단자 a,b를 선택하여 스위치(188)의 단자 b에 공급한다.
스위치(188)의 단자 a에는 지연 회로(185)의 출력이 공급된다. 지연 회로(185)는 제로 데이타 작성 제어회로(186)에 의해 제어되어 에러 정정 회로(193)의 출력을 지연시키므로써 스위치(187) 출력과의 타이밍을 조정하도록 구성된다. 스위치(188)는 제로 데이타 작성 회로(186)에 의해 제어되어 단자 a,b를 선택하여 에러를 갖지 않는 블록에 대해서는 지연 회로(185)의 출력을 그대로 출력하고, 에러를 갖고 있는 블록에 대해서는 지연 회로(185)의 출력 대신 스위치(187)의 출력을 출력하도록 구성된다.
다음에 이와 같이 구성된 실시예의 동작에 대하여 제35도의 설명도를 참조하여 설명한다. 제35(a)도는 3배속 재생시의 헤드의 1스캔분의 합성 데이타를 도시하고, 제35(b)도는 스위치(188)의 출력을 도시하며, 제35(c)도는 에러 플레그 부착된 제로 데이타 작성 회로(189)의 출력을 도시한다. 도면중 파선으로 표시한 G1,K1'과 G2,K2'사이의 부분 및 G2,K3'과 G3,G4사이의 부분은 재생 불가능한 데이타, 에러가 많아서 사용 불가능한 데이타 또는 동기 신호가 재생이 되지 않아 사용 불가능한 데이타이다.
기록측에 있어서 수신 복조 회로(181)는 전송로(180)는 전송로(180)를 통하여 입력된 데이타를 복조하여 포맷 변환 회로(182) 및 어드레스 작성 회로(183)에 출력한다. 포맷 변환 회로(182), 어드레스 작성 회로(183) 및 다중 회로(184)에 의하여 수신 데이타에 프레임 데이타의 선두 프레임 번호가 부가되는 동시에 각 블록 단위로 어드레스 테이타가 부가되어 에러 정정 엔코더(162)에 공급된다. 수신 데이타는 에러 정정 엔코더(162)에 의하여 패리티 신호 P가 부가되고, 가산기(163)에 의하여 동기 신호 S 및 ID 신호가 부가되어 기록 변조 회로(165)에 제공된다. 기록 변조 회로(165)는 가산기(163)의 출력을 기록에 적합하게 변조하고, 이 변조 신호를 기록 앰프(166)를 통하여 자기 헤드(167)에 제공하여 자기 템프(168)에 기록시킨다.
재생측에 있어서 3배속 재생을 실행으로써 자기 헤드(167)로부터 제35(a)도에 도시한 재생 데이타가 얻어지는 것으로 한다면, 재생 데이타는 재생 앰프(169)를 통하여 파형 등화 회로(170)에 공급되어 파형 등화되고 동기 회로(171)에 의하여 동기 신호가 검출되어 동기 신호 단위로 복조 회로(172)에 의해 복조된다.
복조 출력은 에러 정정 회로(193)에 의해 에러 정정되어 지연 회로(185)에 출력된다.
에러 정정 회로(193)는 제35(a)도의 파선으로 도시한 부분, 즉 블록 G1,(K1+1)' 내지 G2,(K-1)' 및 블록G2,(K3+1)' 내지 G3,(K4-1)'에 대해서는 에러 플레그를 부가하는 동시에 이들의 어드레스 데이타를 제로 데이타 작성 회로(186)에 출력한다. 제로 데이타 작성 제어 회로(186)는 에러 플레그 및 어드레스 데이타로부터 지연 회로(185)의 지연량을 결정하는 동시에 스위치(187,188)를 제어한다. 스위치(187)는 에러 블록의 타이밍으로 에러 플래그 부착된 제로 데이타 작성 회로(189)로부터의 블록 단위의 제로 데이타(제35(c)도)를 스위치(188)의 단자 b에 출력하고, 이어서 이 제로 데이타와 에러를 갖고 있지 않는 블록을 연속시키기 위한 데이타장 조정 비트를 스위치(188)의 단자 b에 출력한다.
지연회로(185)의 출력은 스위치(188)의 단자 a에 공급되고, 스위치(188)는 제로 데이타 작성 제어 회로(186)에 의해 제어되어 단자 a,b를 선택한다. 이와 같이 스위치(188)는 제35(a)도의 블록 G1,K0' 내지 G1,K1'에 대응하는 기간동안에는 지연 회로(185)를 선택하여 재생 데이타의 복조 출력을 그대로 출력하고, 블록 G1,K1'에 후속하여 블록 G2,K2'까지에 대응하는 기간동안에는 스위치(187)의 출력을 선택하여 에러 플레그가 부가된 제로 데이타의 블록 G1(K1+1)' 내지 G2(K2-1)'를 출력하고, 다시 이 제로 데이타 블록과 블록 G2,K2'를 연결 접속시켜서 기록 레이트를 조정하기 위한 데이타장 조정 비트(사선부)를 출력한다. 이어서 스위치(188)는 블록 G2,K2' 내지 G2,K3'에 대응하는 기간동안에는 지연회로(185)의 출력을 선택한다.
그 다음에, 스위치(188)는 단자 b를 선택하여 제로 데이타의 블록 G2(K3+1)' 내지 G3(K4-1)'및 사선으로 표시한 데이타장 조정비트를 출력한다. 다음의 블록 G3,K4' 내지 G4,K5'에 대응하는 기간 동안에는 지연 회로(185)의 출력을 선택한다. 이와 같이 제35(a)도의 파선으로 표시한 재생되지 않은 부분에는 에러 플레그가 부가된 제로 데이타가 삽입되어서 스위치(188)로부터는 연속된 시퀀셜 데이타가 출력된다.
이와 같이 제2특징의 본 실시에에 있어서는 부호화측에 의하여 데이타에 어드레스를 부가하고, 복호화측에서는 에러 정정 회로(193)에 의하여 에러 플래그 및 그 어드레스 데이타를 발생한다. 데이타가 결락하여 부호화측에 불연속 데이타가 공급되는 경우에도 에러 블록의 어드레스 데이타에 기초하여 에러 블록을 에러플레그가 부착된 제로 데이타로 치환하여 어드레스가 연속한 시퀀셜 데이타를 출력한다. 따라서, 통상의 모니터 텔레비젼과 같이 입력되는 화상데이타 순으로 순차 화상을 재현하는 장치에 스위치(188)의 출력을 공급했을 경우에는 에러 블록에 대응하는 제로 데이타의 부분만이 재생되지 않고 다른 데이타는 재생이 가능하므로, 에러 전파를 최소한으로 억제할 수 있다. 이로써, 재생 화상의 화질이 향상된다.
이상의 설명과 같이 본 발명의 제2특징에 따르면 에러 블록 대신에 에러 플레그가 부가된 제로 데이타를 출력하여 화상의 재현 효율을 향상시킬 수 있는 효과가 있다.
이하 도면을 참조하여 본 발명의 제3특징의 한 실시예를 상세히 설명한다. 또 종래와 동일한 구성 요소에는 동일한 부호를 부여한다.
제36도는 본 발명의 제3특징의 최소의 실시예의 구성을 도시하는 도면이다. 이 도면에서, 재생 헤드(210)에서 독출된 신호는 엠프(211)에서 증폭된 후 파형 등화 회로(212)에서 파형 등화처리되어 비트 동기 회로(213)에 공급된다. 비트 동기 회로(213)에서는 공급된 신호가 디지탈 데이타로 변환되어 동기 회로(214)에서 각 블록의 동기 신호가 검출된 후, TBC(시간축 보정)회로(215)에서 시간축 보정 처리되어 스위치(223)에 공급된다.
한편, 특수헤드(216)에서 독출된 신호는 엠프(217)에서 증폭된 후, 파형 등화 회로(218)에서 파형등화 처리되어, 비트 동기 회로(219)에 공급된다. 비트 동기 회로(219)에서는 공급된 신호가 디지탈 데이타로 변환되고, 동기 회로(220)에서 각 블록의 동기 신호가 검출된 후 TBC 회로(221)에서 시간축 보정 처리되어 스위치(223)에 공급된다.
상기한 디지탈 데이타는 가변장 압축 부호화 처리된 데이타이고, 동기 신호, ID신호, 데이타와 패리티 신호로 구성되고 있고, 동기 신호로부터 패리티 신호까지를 1개의 블록으로 하는 즉 블록 단위로 유효한 데이타이다.
동기 회로(214,220)의 출력은 유효 데이타 검출 회로(222)에도 공급된다. 또한, 유효 데이타 검출 회로(222)에는 전환 신호도 공급된다. 유효 데이타 검출 회로(222)는 전환 신호와 동기 회로(214,220)의 출력데이타를 토대로 3배속 재생 모드와 같은 특수 재생시에 전환 포이트를 설정하여 스위치(223)를 제어하는 제어 신호를 출력한다. 또 TBC 회로(215,221)에 대하여 시간축 보정 신호를 출력하고 있고, 이 신호를 기초로 TBC 회로(215,221)에서는 동기를 취하고 있다. 또 스위치(223)에서 선택된 데이타는 복조 회로(224)에서 복조되어 헤더 추출 회로(225)에서 헤더 정보가 추출된다. 그후 에러 정정 회로(226)에서 에러 정정이 실시되고 복호 회로(227)에서 영상 신호로 복호된다.
제37도는 제1실시예의 동작을 설명하는 타이밍 챠트이다. 이 도면에서 재생 헤드(210)로 독출한 신호의 동기 데이타(n1,n2,n3,…)와 특수 헤드(216)에서 독출한 신호의 동기 데이타(m0,m1,m2,…)와는 동기가 취해져 있지 않다. 또 전환 신호가 HIGH이 경우는 특수 헤드측의 동기 데이타 및 데이타(Dm)이 선택되고, LOW인 경우는 재생 헤드측의 동기 데이타 및 데이타 Dn이 선택된다. 이와 같은 상태로 전환 신호가 X점에서 LOW에서 HIGH로 전환되었다고 하면(전환 신호는 종래와 동일하게 신호 진폭의 비교 결과 등으로 얻어지는 신호임), 이 경우 재생 헤드측의 동기 데이타는 X점의 전까지를 유효로 하고, 특수 헤드측의 동기 데이타는 X점 다음에 오는 데이타로부터 유효로 한다. 이것에 의하여 출력 동기 데이타는 n1,n2,m2,m3,…이 된다. 동일하게 출력 데이타는 Dn1,Dn2,Dm2,Dm3,…이 되고, 종래 무효하던 데이타 Dn2가 유효가 된다.
다음에 본 발명의 제3특징의 다른 실시예를 설명한다.
제38도는 그 구성을 도시하는 도면이다. 이 도면에서 재생 헤드(210)에서 TBC 회로(215)까지와 특수헤드(216)에서 TBC 회로(221)까지는 제36도의 실시예와 동일하게 설명을 생략한다.
TBC 회로(215)의 출력 신호는 복조 회로(230)에서 복조되고, 헤더 추출 회로(231)에 공급된다. 헤더 추출 회로(231)에서는 어드레스나 데이타장 등의 데이타에 관한 정보인 헤더 정보가 추출되고, 유효 데이타 검출 회로(222)에 공급된다. 동일하게 TBC 회로(221)의 출력 신호는 복조 신호(234)에서 복조된 후 헤더 추출 회로(235)에 공급되고, 이 헤더 추출 회로(235)에서는 추출된 헤더 정보가 유효 데이타 검출 회로(222)에 공급된다. 또 헤더 추출 회로(231,235)의 출력 데이타는 각각 버퍼(233,237)에 공급된다.
그런데, 유효 데이타 검출회로(222)에는 전환 신호도 공급되고 있고, 공급된 신호를 기초로 전환 포인트를 설정하는 판단 논리가 실행되며, 스위치(223)를 제어하는 제어 신호와 버퍼(233,237)를 제어하는 제어 신호가 출력된다.
버퍼(233,237)는 제어 신호에 의하여 데이타의 독출이 제어되고, 독출된 데이타는 다같이 수위치(223)에 공급된다. 스위치(223)는 상기한 제어 신호에 의하여 한쪽의 데이타가 선택되고, 에러 정정 회로(232)에 공급된다. 그리고 에러 정정된 데이타가 복호 회로(238)에 공급되고, 가변장 데이타가 복호됨으로써 원래의 화상 데이타가 재생된다.
제39도는 상기 실시예의 동작을 설명하는 타이밍 차트이다. 본 실시예에서는 데이타의 단락을 동기 신호가 아니고 데이타장의 단위로 실시하고 있다.
제39도에 있어서 버퍼(233)에 공급되는 재생 헤드측의 데이타를 Dai(i는 정수)로 하고, 버퍼(237)에 공급되는 특수 헤드측의 데이타를 Dbi로 한다. 또 전환 신호가 Y점에서 전환하는 경우, 출력 데이타는 Y점에서의 데이타 Da2 및 Db2를 취입한 것이 된다. 즉, 출력 데이타는 Da1,Da2,Db2,Db3,…이 된다. 이것으로 전환포이트에 있어서의 데이타를 무효로 하지 않아도 된다.
다음에 본 발명의 제3특징의 또 다른 실시예를 설명한다.
제40도에 그 구성을 도시한다. 상기 도면에서 헤더 추출 회로(231,235)까지는 제38도에 도시한 실시예와 동일하므로 설명을 생략한다.
헤더 추출 회로(231,235)의 출력은 각각 에러 정정 회로(232,236)에 공급되어 에러 정정이 가능한 경우는 에러 정정되고 정정이 불가능한 경우에는 에러 검출 플래그가 부가되어서 버퍼(233,237)에 공급된다. 또 에러 검출 플레그는 유효 데이타 검출 회로(222)에도 공급된다. 버퍼(233,237)는 유효 데이타 검출 회로(222)의 출력인 제어 신호에 의하여 제어되고 그 출력은 다같이 스위치(223)에 공급된다. 스위치(223)에서는 유효 데이타 검출 회로(222)의 출력인 제어 신호에 의해 버퍼에서 공급되는 2신호중 한쪽이 선택되고, 복호 회로(238)에 공급된다. 그리고 가변장 데이타가 복호되어 윈래의 화상 데이타가 얻어진다.
제41도는 상기 실시예의 동작을 설명하는 타이밍 차트이다. 본 실시예에서는 데이타의 전환을 부호화 데이타장 단위에서의 에러의 유무로 실시하고 있고, 전환 신호나 동기 신호는 특별한 관계가 없다.
제41도에서, 재생 헤드측 데이타 Da중 Da5,Da6은 에러 정정이 안되는 부분이다. 이 경우, 에러 검출 플레그가 부가되어 있으므로 에러 검출 신호는 HIGH가 된다. 동일하게 특수 헤드측 데이타 Db중 Db1,Db2는 에러 정정이 되지 않은 부분이다. 따라서 출력 데이타는 이들 에러 정정하지 못했던 부분을 제외한 데이타를 연결한 것이 된다. 구체적으로는 Da1,Da2,Da3,Da4,Db3,Db4,Db5가 된다. 이것에 의하여 유효한 데이타가 전부 재생된다.
이상 기술한 바와 같이, 재생 헤드와 특수 헤드를 구비한 드럼을 사용하여 3배속 재생시에 재생헤드로부터 독출한 신호와 특수 헤드로부터 독출한 신호를 전환할 때 전환 신호 이외의 동기 데이타 단위, 부호화 데이타장 단위, 에러 검출 신호를 기초로 신호를 전환하거나 또는 한쪽을 지연시켜 다른쪽에 연결함으로써 무효가 되는 데이타를 없앨 수 있다.
상기의 설명과 같이 전환 신호 이외에 동기 데이타 단위, 부호와 데이타장 단위, 에러 검출 신호를 기초로 신호를 전환하거나, 또는 한쪽을 자연시켜 다른쪽에 연결함으로써 무효가 되는 데이타를 없앨 수 있다.

Claims (6)

  1. 프레임내 압축 데이타 및 프레임간 압축 데이타를 가변장 부호화하여 기록 부호로서 기록 및 재생하는 가변장 부호의 기록 재생 장치에 있어서, 상기 가변장 부호화된 데이타중 프레임내 압축 데이타를 재배치하는 데이타 재배치 수단과; 상기 데이타 재배치 수단의 출력에 포함되는 프레임내 압축 데이타의 어드레스 정보 및 데이타장 정보를 상기 데이타 재배치 수단의 출력에 부가시키는 어드레스 및 데이타장 부가 수단을 구비하는 것을 특징으로 구비한 디지탈 신호 기록 재생 장치.
  2. 제1항에 있어서, 상기 재배치 수단은 상기 가변장 부호화된 데이타증 프레임내 압축 데이타를 기록 부호의 동기 블록 단위로 재배치하는 것을 특징으로 하는 디지탈 신호 기록 재생 장치.
  3. 프레임내 압축 데이타 및 프레임간 압축 데이타를 가변장 부호화하여 기록 부호로서 기록 및 재생하는 가변장 부호의 기록 재생 장치에 있어서, 상기 가변장 부호화된 데이타를 재배치하여 1프레임내 데이타를 프레임내 압축 데이타와 프레임간 압축 데이타의 조로 구성하는 동시에 프레임내 압축 데이타의 1프레임 데이타에 있어서의 배치를 프레임 단위로 변화시킴으로써 프레임내 압축 데이타의 전체 데이타를 균등하게 배열시키는 데이타 재배치 수단과 ; 상기 데이타 재배치 수단의 출력에 포함되는 프레임내 압축 데이타의 어드레스 정보 및 데이타장 정보를 부가하는 어드레스 및 테이타장 부가 수단을 구비한 것을 특징으로 하는 디지탈 신호 기록 재생 장치.
  4. 제3항에 있어서, 상기 재배치 수단은 상기 1프레임 데이타를 소정수로 분할하고 각 부분을 프레임내 압축 데이타와 프레임간 압축 데이타의 조로 구성하는 동시에 각조의 프레임내 압축 데이타의 배치를 프레임 단위로 변화시킴으로써 프레임내 압축 데이타의 전체 데이타를 균등하게 배열시키는 것을 특징으로 하는 디지탈 신호 기록 재생 장치.
  5. 고능률 부호화처리되고 각 블록 마다에 어드레스 정보가 다중된 부호화 데이타가 전송되며. 이 전송 데이타의 에러를 검출하는 에러 검출 수단과;에러 플래그가 부가된 블록 단위의 제로 데이타를 작성하는 제로 데이타 작성 수단과; 상기 전송 데이타 또는 상기 제로 데이타 작성 수단의 출력을 선택적으로 출력하는 전환 수단과; 상기 에러 검출 수단의 검출 결과로부터 에러 블록의 어드레스를 검출하여 상기 전송 데이타의 에러블록을 상기 제로 데이타 작성 수단의 출력으로 치환하도록 상기 전환 수단을 제어하는 제어수단과; 상기 전환 수단의 출력의 데이타 레이트를 일정화하기 위하여 상기 전송 데이타와 상기 제로 데이타 사이에 비유효 데이타를 삽입하는 비유효 데이타 삽입 수단을 포함하는 복호화측 장치를 구비한 것을 특징으로 하는 디지탈 신호 기록 재생장치.
  6. 회전하는 드럼상에 설치한 통상 재생용의 2개 이상의 통상 비디오 헤드와; 상기 통상 비디오 헤드에 인접하며 특수 재생시에만 사용하는 특수 재생용의 2개 이상의 특수 비디오 헤드와; 상기 통상 비디오 헤드에 의해 자기 데이프로부터 판독된 신호를 재생 처리함으로써 압축 부호화된 디자탈 신호를 재생하는 제 1재생 처리 수단과; 상기 특수 비디오 헤드에 의해 상기 자기 테이프로부터 판독된 신호를 재생 처리함으로써 압축 부호화된 디지탈 신호를 재생하는 제2재생 처리 수단과; 상기 제1 및 제2재생 처리 수단의 출력과 전환 신호를 기초로 비유효한 데이타가 가장 발생되지 않는 전환 포인트를 연산에 의하여 구하고 제어신호를 출력하는 연산 수단과; 상기 제어 신호를 기초로 상기 제1 및 제2재생 처리 수단의 출력중 한쪽을 선택하는 선택 수단과; 상기 선택 수단의 출력을 기초로 영상 신호를 복호하는 복호 수단을 구비한 것을 특징으로 하는 디지탈 신호 기록 재생 장치.
KR1019920023927A 1991-12-13 1992-12-11 디지탈 신호 기록 재생 장치 Expired - Fee Related KR0121328B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP03330650A JP3112532B2 (ja) 1991-12-13 1991-12-13 可変長符号の記録再生装置及びその記録再生方法
JP91-330650 1991-12-13
JP3338583A JPH05176346A (ja) 1991-12-20 1991-12-20 信号切り換え装置
JP91-338583 1991-12-20
JP92-067610 1992-03-25
JP4067610A JPH05274808A (ja) 1992-03-25 1992-03-25 伝送装置

Publications (2)

Publication Number Publication Date
KR930014283A KR930014283A (ko) 1993-07-22
KR0121328B1 true KR0121328B1 (ko) 1997-11-17

Family

ID=27299500

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920023927A Expired - Fee Related KR0121328B1 (ko) 1991-12-13 1992-12-11 디지탈 신호 기록 재생 장치

Country Status (4)

Country Link
US (1) US6014493A (ko)
EP (3) EP0546865B1 (ko)
KR (1) KR0121328B1 (ko)
DE (2) DE69220763T2 (ko)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5440345A (en) * 1992-07-17 1995-08-08 Kabushiki Kaisha Toshiba High efficient encoding/decoding system
JP3240017B2 (ja) * 1993-01-11 2001-12-17 ソニー株式会社 Ｍｐｅｇ信号記録方法およびｍｐｅｇ信号再生方法
EP0634868A4 (en) * 1993-01-19 1995-05-24 Sony Corp IMAGE SIGNAL ENCODING METHOD, IMAGE SIGNAL ENCODER, IMAGE SIGNAL DECODING METHOD, IMAGE SIGNAL DECODER, AND IMAGE SIGNAL RECORDING MEDIUM.
US5748245A (en) * 1993-03-29 1998-05-05 Canon Kabushiki Kaisha Encoding apparatus for encoding input information data while controlling a code quantity of encoded information data
US5812735A (en) * 1993-07-09 1998-09-22 Sony Corporaiton Picture signal decoding method and picture signal decoding apparatus
AU678490B2 (en) * 1993-07-12 1997-05-29 Sony Corporation Decoding method and apparatus
JP3711571B2 (ja) * 1994-09-29 2005-11-02 ソニー株式会社 画像符号化装置及び画像符号化方法
JP3365109B2 (ja) * 1994-12-28 2003-01-08 ソニー株式会社 データ再生装置及びデータ再生方法
JPH1079949A (ja) * 1996-09-04 1998-03-24 Oki Electric Ind Co Ltd 画像符号化装置、画像復号化装置及び画像伝送システム
DE19804628C2 (de) * 1997-02-06 2000-12-28 Samsung Electronics Co Ltd Verfahren zur Wiedergabe eines Videosignals mit niedriger Bandgeschwindigkeit in einem Videokassettenrecorder
KR100252108B1 (ko) * 1997-12-20 2000-04-15 윤종용 Mpeg 압축부호화 및 복호화기를 채용한 디지털 기록 재생장치 및 그 방법
GB2335815B (en) * 1998-03-25 2002-02-27 Sony Uk Ltd Data compression
US7983835B2 (en) 2004-11-03 2011-07-19 Lagassey Paul J Modular intelligent transportation system
US8331445B2 (en) * 2004-06-01 2012-12-11 Qualcomm Incorporated Method, apparatus, and system for enhancing robustness of predictive video codecs using a side-channel based on distributed source coding techniques
US8780957B2 (en) * 2005-01-14 2014-07-15 Qualcomm Incorporated Optimal weights for MMSE space-time equalizer of multicode CDMA system
JP5318561B2 (ja) * 2005-03-10 2013-10-16 クゥアルコム・インコーポレイテッド マルチメディア処理のためのコンテンツ分類
US8879856B2 (en) * 2005-09-27 2014-11-04 Qualcomm Incorporated Content driven transcoder that orchestrates multimedia transcoding using content information
US20070206117A1 (en) * 2005-10-17 2007-09-06 Qualcomm Incorporated Motion and apparatus for spatio-temporal deinterlacing aided by motion compensation for field-based video
US8654848B2 (en) * 2005-10-17 2014-02-18 Qualcomm Incorporated Method and apparatus for shot detection in video streaming
US8948260B2 (en) * 2005-10-17 2015-02-03 Qualcomm Incorporated Adaptive GOP structure in video streaming
US20070171280A1 (en) * 2005-10-24 2007-07-26 Qualcomm Incorporated Inverse telecine algorithm based on state machine
US9131164B2 (en) * 2006-04-04 2015-09-08 Qualcomm Incorporated Preprocessor method and apparatus
US8279928B2 (en) * 2006-05-09 2012-10-02 Canon Kabushiki Kaisha Image encoding apparatus and encoding method, image decoding apparatus and decoding method
JP4821723B2 (ja) * 2007-07-13 2011-11-24 富士通株式会社 動画像符号化装置及びプログラム
US8615698B1 (en) * 2011-09-28 2013-12-24 Google Inc. Skewed orthogonal coding techniques

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1272962B (de) * 1965-07-13 1968-07-18 Fernseh Gmbh Verfahren zur Abnahme eines Fernsehsignals mit einer im Vergleich zur Aufzeichnung geaenderten Bewegungsgeschwindigkeit von einem in Laengsrichtung bewegten bandfoermigen, insbesondere magnetischen Informationstraeger
US3745240A (en) * 1970-10-29 1973-07-10 Data Plex Systems Television transmission methods and apparatus
JPS59108482A (ja) * 1982-12-13 1984-06-22 Mitsubishi Electric Corp 磁気録画再生装置
KR950009856B1 (ko) * 1985-10-02 1995-08-29 도이체 톰손-브란트 게엠베하 블록마다 전송되는 신호의 보정방법
US4792953A (en) * 1986-03-28 1988-12-20 Ampex Corporation Digital signal error concealment
NL8600980A (nl) * 1986-04-18 1987-11-16 Philips Nv Werkwijze voor het overdragen van update informatie voor een stilstaand videobeeld.
JPH0720228B2 (ja) * 1987-04-30 1995-03-06 日本電気株式会社 画像の圧縮記録システム
CA1307340C (en) * 1987-04-30 1992-09-08 Toshio Koga Image processing system for a coded signal sequence subjected to predictive coding in different manners
JP2548246B2 (ja) * 1987-11-19 1996-10-30 松下電器産業株式会社 映像信号のディジタル磁気記録再生装置
DE3805436A1 (de) * 1988-02-22 1989-08-31 Bosch Gmbh Robert Verfahren zur wiedergabe von datensignalen
FR2630277B1 (fr) * 1988-04-15 1992-10-16 Thomson Csf Procede de codage et de decodage d'informations, par blocs, et dispositifs de codage et de decodage, pour la mise en oeuvre de ce procede
DE3831277A1 (de) * 1988-09-14 1990-03-15 Philips Patentverwaltung Verfahren zur speicherung und wiedergabe von videosignalen
US5150210A (en) * 1988-12-26 1992-09-22 Canon Kabushiki Kaisha Image signal restoring apparatus
US5122876A (en) * 1988-12-26 1992-06-16 Canon Kabushiki Kaisha Image signal restoring apparatus
JP3018366B2 (ja) * 1989-02-08 2000-03-13 ソニー株式会社 ビデオ信号処理回路
JP2797404B2 (ja) * 1989-04-20 1998-09-17 ソニー株式会社 動画像データの記録方式
JP3089475B2 (ja) * 1989-06-21 2000-09-18 ソニー株式会社 ディジタル画像信号の符号化装置
DE3925663A1 (de) * 1989-08-03 1991-02-07 Thomson Brandt Gmbh Digitales signalverarbeitungssystem
JPH0365888A (ja) * 1989-08-04 1991-03-20 Fujitsu Ltd 動画像符号化制御方式
JP2892696B2 (ja) * 1989-08-05 1999-05-17 松下電器産業株式会社 動画像信号記録装置と動画像信号再生装置
JP2689632B2 (ja) * 1989-08-15 1997-12-10 ソニー株式会社 画像信号の伝送装置および伝送方法
FR2651041B1 (fr) * 1989-08-16 1991-11-29 Sgs Thomson Microelectronics Circuit de comparaison de signaux haute frequence modules en amplitude
JPH0378380A (ja) * 1989-08-22 1991-04-03 Sony Corp 画像信号の記録装置
US5057918A (en) * 1989-09-15 1991-10-15 U.S. Philips Corporation Arrangement for encoding two-dimensional information, grouped in periodical information clusters using motion vector processing in a hybrid DPCM encoder
JP2897035B2 (ja) * 1989-09-20 1999-05-31 富士通株式会社 動画像符号化制御方式
JP2926780B2 (ja) * 1989-09-25 1999-07-28 キヤノン株式会社 映像再生装置
EP0713340B1 (en) * 1989-10-14 2001-08-22 Sony Corporation Video signal coding/decoding method and apparatus
JPH03176869A (ja) * 1989-12-05 1991-07-31 Matsushita Electric Ind Co Ltd ディジタル信号記録方法
JP2760112B2 (ja) * 1989-12-14 1998-05-28 キヤノン株式会社 再生装置
JPH03296974A (ja) * 1990-04-16 1991-12-27 Hitachi Maxell Ltd データ記録方式およびデータ再生方式
JPH0414973A (ja) * 1990-05-09 1992-01-20 Toshiba Corp 回転ヘッド式画像記録再生装置
JP2839943B2 (ja) * 1990-08-10 1998-12-24 富士通株式会社 画像データ復元方法及び装置
KR940005204B1 (ko) * 1991-10-18 1994-06-13 삼성전자 주식회사 영상데이터의 기록 및 그 재생방법
JP3024887U (ja) 1995-10-12 1996-06-07 保大 西沢 健康器具用保持具

Also Published As

Publication number Publication date
KR930014283A (ko) 1993-07-22
EP0546865B1 (en) 1997-07-09
US6014493A (en) 2000-01-11
EP0771110B1 (en) 1999-10-27
EP0546865A3 (en) 1993-10-06
DE69230227D1 (de) 1999-12-02
DE69220763D1 (de) 1997-08-14
EP0771109A2 (en) 1997-05-02
EP0771110A2 (en) 1997-05-02
EP0546865A2 (en) 1993-06-16
EP0771110A3 (en) 1997-06-11
EP0771109A3 (en) 1997-05-21
DE69220763T2 (de) 1997-11-06
DE69230227T2 (de) 2000-02-10

Similar Documents

Publication Publication Date Title
KR0121328B1 (ko) 디지탈 신호 기록 재생 장치
US5751893A (en) Variable length code recording/playback apparatus
KR0134871B1 (ko) 고능률 부호화 복호화 시스템
KR970007530B1 (ko) 대역 압축 신호 처리 장치
US5589993A (en) Digital high definition television video recorder with trick-play features
JPH04298802A (ja) 高能率符号化記録再生装置
JP3277713B2 (ja) ディジタルビデオ信号の記録装置、記録再生装置及び再生装置
KR100397241B1 (ko) 영상데이타기록장치및재생장치와그방법
KR100302027B1 (ko) 최소하나의테이프헤드를가진디지탈비디오레코더및이레코더를이용한화상데이타기록방법
JPS6395791A (ja) ディジタル画像信号の符号化装置及び符号化方法
JP3112532B2 (ja) 可変長符号の記録再生装置及びその記録再生方法
KR100207630B1 (ko) 오류정정능력이 향상된 디지탈 비디오 테이프 기록방법 및 재생방법
JP3147475B2 (ja) 可変長符号の記録再生装置
JPH05276491A (ja) 高能率符号化復号化装置
JP4113233B2 (ja) 伝送システム及び伝送方法
JP3307163B2 (ja) 符号化方法と符号化装置、および、復号化方法と復号化装置
JP3144898B2 (ja) 高能率符号化復号化システム
JPH0898144A (ja) 映像データの誤り訂正方式
JPH05276480A (ja) 磁気記録再生装置
JP3257243B2 (ja) ディジタルビデオ信号の記録方法及び記録装置
JPH05274808A (ja) 伝送装置
JPH0670302A (ja) 画像情報圧縮符号化装置及び画像情報伸長復号化装置
JP3506507B2 (ja) ディジタル映像信号記録再生装置およびディジタル映像信号再生装置
JPH05276483A (ja) 再生装置
JPH06165114A (ja) 可変長符号の記録再生装置

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

AMND Amendment
P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E601 Decision to refuse application
PE0601 Decision on rejection of patent

St.27 status event code: N-2-6-B10-B15-exm-PE0601

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

J2X1 Appeal (before the patent court)

Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL

PB0901 Examination by re-examination before a trial

St.27 status event code: A-6-3-E10-E12-rex-PB0901

B701 Decision to grant
PB0701 Decision of registration after re-examination before a trial

St.27 status event code: A-3-4-F10-F13-rex-PB0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 10

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 11

FPAY Annual fee payment

Payment date: 20080725

Year of fee payment: 12

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 12

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20090827

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20090827

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000