[go: up one dir, main page]

KR0122745B1 - 개선된 메모리 구조를 갖는 동영상 복호화장치 - Google Patents

개선된 메모리 구조를 갖는 동영상 복호화장치

Info

Publication number
KR0122745B1
KR0122745B1 KR1019930022609A KR930022609A KR0122745B1 KR 0122745 B1 KR0122745 B1 KR 0122745B1 KR 1019930022609 A KR1019930022609 A KR 1019930022609A KR 930022609 A KR930022609 A KR 930022609A KR 0122745 B1 KR0122745 B1 KR 0122745B1
Authority
KR
South Korea
Prior art keywords
data
memory
frame
buffer
read
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
KR1019930022609A
Other languages
English (en)
Other versions
KR950013262A (ko
Inventor
권오상
Original Assignee
배순훈
대우전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 배순훈, 대우전자주식회사 filed Critical 배순훈
Priority to KR1019930022609A priority Critical patent/KR0122745B1/ko
Priority to JP24935094A priority patent/JPH07184212A/ja
Priority to CN94117656A priority patent/CN1113638A/zh
Publication of KR950013262A publication Critical patent/KR950013262A/ko
Application granted granted Critical
Publication of KR0122745B1 publication Critical patent/KR0122745B1/ko
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/423—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Dram (AREA)
  • Television Signal Processing For Recording (AREA)

Abstract

본 발명은 저가의 다이나믹 램(Dynamic RAM)과 소용량과 버퍼 메모리를 이용하여 구현한 메모리구조를 갖는 동영상 복호화장치에 관한 것이다. 이를 이하여 본 장치는 움직임 보상을 위해 읽혀진 소정의 이전 프레임 데이타와 현재 전송된 차분 신호를 더하여 현재 프레임의 데이타를 복구하기 위한 신호 처리부; 1 프레임분의 데이터를 저장하는 프레임 메모리; 프레임 메모리로부터 패스트 페이지모드로 고속 출력되는 데이터를 저장하고, 움직임 보상시 신호처리부로 저장된 데이터를 전송하기 위한 버퍼 메모리; 신호처리부로부터 연속해서 출력되는 데이터를 기록하고, 소정 단위로 기록된 데이터를 프레임메모리로 전달하기 위한 버퍼; 및 움직임보상이 가능하도록 프레임메모와 버퍼메모리의 읽기 및 쓰기어드레스를 공급하는 어드레스 생성부를 포함하도록 구성된다.

Description

개선된 메모리 구조를 갖는 동영상 복호화장치
제1도는 2프레임메모리 구조를 갖는 종래의 동영상 복호화장치의 개략적인 블럭도.
제2도는 본 발명에 따른 개선된 메모리구조를 갖는 동영상 복호화장치의 개략적인 블록도.
제3도는 제2도에 도시된 버퍼 메모리의 구조도.
제4도는 제2도에 도시된 메모리구조에 따른 동작 타이밍도.
제5도는 제2도에 도시된 메모리구조에 따른 초기 동작타이밍도.
제6도는 제2도에 도시된 메모리구조에 따른 움직임 보상 예시도.
* 도면의 주요부분에 대한 부호의 설명
100 : 신호 처리부 200 : 프레임 메모리
300 : 버퍼 메모리 400 : 어드레스 생성부
500 : 버퍼 600 : 디스플레이부
본 발명은 동영상 복호화장치의 메모리 구조에 관한 것으로서, 특히 움직임 보상을 위해 구비되어 있는 프레임메모리를 다이나믹 램(Dynamic RAM; 이하, DRAM이라 칭함)을 이용하여 구현한 개선된 메모리 구조를 갖는 동영상 복호화장치에 관한 것이다.
디지탈 동영상 복호화장치는 디지탈 동영상 부호화장치에서 부호화되어 전송되는 데이터를 복원하기 위한 시스템으로서, 데이터 전송량을 줄이기 위해 동영상 부호화장치로부터 압축 부호화된 데이터가 전송되면, 전송된 데이터의 압축상태를 풀어서 원래의 상태로 복원하는 역할을 하는 것이다. 이러한 복원처리시 움직임보상 기능을 수행하기 위하여 기존의 동영상 복호화장치에는 이전 프레임을 저장하기 위한 프레임메모리와 현재 프레임을 저장하기 위한 프레임메모리가 별도로 구비되어 있다.
제1도는 상술한 바와 같이 2개의 프레임메모리를 구비한 동영상 복호화장치의 개략적인 블록도로서, 2개의 프레임메모리(40,50), 움직임보상을 하기 위하여 프레임메모리들(40,50)중 어느 한 프레임메모리(40 또는 50)에 저장되어 있는 이전 프레임과 인가되는 복호화된 차분신호를 이용하여 현재 프레임을 구하고 구해진 현재 프레임을 프레임메모리들(40,50)중 하나의 프레임메모리(50 또는 40)에 저장되도록 처리하는 신호처리부(10), 2개의 프레임메모리(40,50)에 대한 읽기 데이터를 신호처리부(10)로 선택적으로 전송하기 위한 멀티플렉서(20), 신호처리부(10)로부터 전송되는 쓰기 데이터를 프레임메모리(40,50)으로 선택적으로 전송하기 위한 디멀티플렉서(30), 신호처리부(10)에서 처리된 데이터를 디스플레이하기 위한 슬라이스 버퍼(70) 및 디스플레이부(80)로 구성된다.
특히, 프레임메모리(40,50)은 상술한 바와 같이 움직임 보상을 위하여 하나는 이전 프레임의 데이타를 저장하는 용도로 사용되고, 다른 하나는 이전프레임의 데이터와 전송된 차분 데이터를 이용하여 구해진 현재 프레임의 데이터를 저장하는 용도로 사용되는데, 이러한 용도는 각 프레임메모리(40,50)에 대하여 교대로 설정된다. 예를 들어 프레임메모리(40)가 이전 프레임테이터를 저장하는 용도로 사용될 때 프레임메모리(50)는 현재 프레임메모리를 저장하는 용도로 사용되고, 반면에 프레임메모리(50)가 이전 프레임데이터를 저장하는 용도로 사용될 경우에 프레임메모리(50)는 이전 프레임데이터를 저장하는 용도로 사용된다. 이와 같은 용도설정에 따라 각각의 프레임메모리(40,50)로 해당하는 데이터를 입출력하기 위하여 멀티플렉서(20) 및 디멀티플렉서(30)는 구동된다.
이러한 메모리구조를 갖는 기존의 동영상 복호화장치는 각각의 프레임메모리로, 대용량이면서 고속처리가 가능한 스태틱 램(Static RAM; 이하, SRAM이라 약함.)을 사용하고 있다. 그러나 SRAM은 단가가 높은 단점이 있어 시스템의 가격경쟁력을 저하시키는 요인이 되었다.
따라서 본 발명은 상술한 문제를 해결하기 위한 것으로, 저가의 다이나믹 램(Dynamic RAM)과 소용량의 버퍼 메모리를 이용하여 구현된 메모리구조를 갖는 동영상복호화장치를 제공하는데 그 목적이 있다.
상술한 목적을 달성하기 위하여 본 발명에 따른 동영상 복호화장치는, 움직임 보상을 위해 읽혀진 소정의 이전 프레임데이터와 현재 전송된 차분 신호를 더하여 현재프레임의 데이터를 복구하기 위한 신호 처리부를 구비한 동영상 복호화 장치에 있어서, 1프레임분의 데이터를 저장할 수 있는 다이나믹 램으로 구성된 프레임메모리; 프레임메모리로부터 패스트 페이지모드로 고속 출력되는 데이터를 저장하고, 움직임보상시 신호처리부로 저장된 데이터를 전송하기 위한 버퍼 메모리; 신호처리부로부터 연속해서 출력되는 데이터를 기록하고, 소정단위로 기록된 데이터를 프레임메모리로 전달하기 위한 버퍼; 및 움직임보상이 가능하도록 프레임메모리와 버퍼메모리의 읽기 및 쓰기 어드레스를 공급하는 어드레스 생성부를 포함하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세하게 설명하기로 한다.
우선, 본 발명에서 프레임메모리로 이용하고자 하는 다이나믹 램(이하 DRAM이라 약함)은 일반적으로 스태틱 램(이하 SRAM)보다 훨씬 처리속도가 느리므로 SRAM으로 구현되었던 기존의 프레임메모리를 단순히 DRAM으로 대체할 수는 없고, DRAM의 패스트 페이지 모드(fast page mode)를 이용하여야 한다.
그러나 프레임메모리는, 움직임 보상을 위하여 이전 프레임의 데이터를 읽을 경우에, 움직임 벡터에 따라 랜덤 억세스(Random Access)를 하여야 하므로, 단순히 패스트 페이지 모드를 이용한 DRAM으로 종전의 SRAM으로 구현하였을 때와 동일한 효과를 얻을 수는 없다. 따라서, 본 발명에서는 작은 용량을 갖는 버퍼 메모리를 이용하여 프레임메모리로부터 읽은 데이타를 임시적으로 저장한 후, 버퍼 메모리를 대상으로 움직임 보상(Motion Compensation; MC)을 위한 랜덤 억세스를 수행하는 메모리구조를 구현하였다.
이와 같이 구현될 경우에, 프레임메모리는 규칙적인 억세스가 이루어져 패스트 페이지 모드를 이용하여 읽기(또는 리드) 또는 쓰기(또는 라이트)를 할 수 있으며, 버퍼 메모리는 소용량 메모리를 이용하고, 특히 상술한 바와 같이 랜덤 액세스가 가능하여야 하므로 SRAM이나 듀얼 포트 메모리를 이용하여 구현한다. 그리고 버퍼 메모리로 옮겨진 데이터에 대한 프레임메모리의 저장 영역에는 이전 프레이데이타와 차분신호를 이용하여 구한 현재 프레임의 데이타를 기록할 수 있으므로, DRAM으로 구현되는 프레임메모리의 용량도 1프레임분량의 데이타를 저장할 수 있으면 충분하다.
제2도는 상술한 바와 같은 내용을 토대로하여 구현된 메모리구조를 갖는 동영상 복호화장치의 개략적인 블록도로서, 인가되는 복호화된 차분신호와 후술할 버퍼메모리(300)로부터 전송되는 이전 프레임데이터를 이용하여 현재 프레임데이터를 구하기 위한 신호 처리부(100), 다이나믹 램(이하 DRAM이라 약함)으로 구성되어 신호 처리부(100)로부터 전송되는 현재 프레임데이터를 저장하는 1 프레임 용량의 프레임메모리(200), 프레임 메모리(200)로부터 전송되는 데이터를 일시적으로 저장하였다가 움직임보상시 신호처리부(100)로 인가되는 이전 프레임데이타로 제공하기 위한 버퍼 메모리(300), 프레임메모리(200) 및 버퍼메모리(300)의 읽기 및 쓰기어드레스를 생성하는 어드레스 생성부(400), 매크로 블록단위로 데이터를 저장하였다가 소정 구간동안 해당 매크로 블록을 프레임메모리(200)로 출력하는 버퍼(500), 신호처리부(100)로부터 출력되는 데이터에 대하여 제1도에 도시된 슬라이스버퍼(70) 및 디스플레이부(80)와 같이 동작되어 디스플레이처리를 하는 디스플레이부(600)로 구성된다.
특히, 신호 처리부(100)는 버퍼메모리(300)로부터 읽은 데이터와 전송된 차분신호를 더하여 얻어진 현재 프레임데이터를 매크로 블록단위로 버퍼(500) 및 디스플레이부(600)로 각각 전송하도록 구성되고, 버퍼(500)는 신호처리부(100)로부터 연속적으로 출력되는 데이터를 소정 구간단위로 출력할 수 있도록 선입선출(First Input First Outpout; 이하, FIFO라 약함.) 버퍼로 구성된다. 이와 같이 신호 처리부(100)와 프레임메모리(200)간에 버퍼(500)를 경유하여 데이터를 전송하는 것은 프레임메모리(200)의 읽기 또는 쓰기기간이 매크로 블록단위로 정확하게 이루어지도록 하기 위한 것이다.
제3도는 제2도에 도시된 버퍼 메모리(300)의 구조도로서, 움직임 보상을 위한 리드(Read)와 라이트(Write)가 2슬라이스를 옵셋(Offset)으로하여 진행되는 경우를 예시한 것이다. 제4도는 제2도에 도시된 메모리구조에 따른 각 부의 동작 타이밍도이고, 제5도는 제2도에 도시된 메모리구조에 따른 각 부의 초기 타이밍도이다.
제6도는 제2도에 도시된 메모리구조에 따른 움직임 보상 예시도로서, 제6도의 (a)는 프레임 구조이고, 제6도의 (b)는 매크로 블럭의 구조이고, 제6도의 (c)는 슬라이스의 구조이고, 제6도의 (d)는 이전 프레임의 움직임 탐색영역과 현재 프레임의 처리영역을 예시한 것이다.
제6도에 도시된 바와같이 움직임 보상시, 신호처리는 매크로 블럭 단위로 이루어지는 것이 보통이므로 한 매크로 블럭이 프레임메모리(200)에 대하여 같은 페이지를 사용하도록 어드레스 매핑을 한다면 DRAM의 패스트 페이지 모드를 수행하는 것과 동일하므로 상술한 바와같이 SRAM을 사용했을 경우와 같이 프레임데이타에 대한 고속처리가 가능하게 된다.
그리고, 패스트 페이지 모드를 수행하기 위하여 제4도에 도시된 바와 같이 프레임메모리(200)에 대하여 소정의 구간동안(본 예에서는 한 매크로블록처리기간의 반주기동안)은 리드동작만을 수행하고(FMR; Frame Memory Read) 같은 시간의 소정 구간 동안 라이트 동작(FMW; Frame Memory Write)만을 수행하도록 한다.
그러면, 이와 같이 구성된 본 실시예의 동작을 상세하게 설명하기로 하는데, 버퍼메모리(300)는 4슬라이스분의 양을 저장하는 경우를 예를 든다. 그리고 MC 쓰기(프레임메모리(200)에서 읽은 데이터의 일시적 저장상태), MC리드(신호처리부(100)에서 움직임 보상을 위하여 필요로 하는 데이터를 버퍼메모리(300)로부터 전송하는 상태)를 동시에 수행하며, 각각의 동작 영역은 제3도와 같이 수직적으로 2슬라이스씩 떨어져 수행되며, 각각은 수직적으로 순환되어 사용되는 경우를 예를 들어 설명하기로 한다.
먼저, 한 프레임의 첫 2슬라이스 동안 프레임메모리(200)에 기록된 이전 프레임데이터로부터 2슬라이스분의 데이터를 읽어 버퍼메모리(300)에 기록한다.
그리고, 3번째 슬라이스 시간이 시작되면서 3번째 슬라이스데이타가 프레임메모리(200)로부터 읽혀져 버퍼메모리(300)에 기록될 때, 버퍼메모리(300)에 기록되어 있던 1번째 슬라이스 또는 2번째 슬라이스에 기록되어 있던 데이터가 동시에 읽혀져 신호처리부(100)로 전송된다. 이때 버퍼메모리(300)는 어드레스 생성부(400)로부터 제공되는 어드레스에 의하여 해당되는 슬라이스에 기록되어 있는 데이터를 신호처리부(100)로 전송하게 되는데, 어드레스 생성부(400)는 움직임벡터에 의해 해당되는 어드레스를 생성한다. 4번째 슬라이스에 대한 버퍼베모리(300)로의 쓰기모드 수행은 상술은 3번째 슬라이스에 대한 처리 동작과 동이하게 이루어진다. 즉, 처리 데이터가 1 슬라이스 더 진행된 영역인 것을 제외하고는 동일하다.
신호 처리부(100)는 버퍼메모리(300)로부터 전송된 데이타와 인가되는 복호화된 차분신호를 더하여 구한 현재 프레임데이터를 소정의 시간이 경과된 후에 출력한다. 출력된 신호는 버퍼(500)로 전송되고, 버퍼(500)는 소정 시간이 경과된 후 기록되었던 현재 프레임데이터를 매크로 블록단위로 프레임메모리(200)에 기록된다.
즉, 제4도에 도시된 바와 같이 FMR(프레임메모리 읽기), FMW(프레임메모리 쓰기)가 1매크로블럭 정보처리단위로 수행될 경우에, 버퍼(500)는 신호 처리부(100)로부터 연속적으로 출력되는 현재 프레임데이터를 저장하면서 FMW 구간이 되면 한 매크로 블록에 해당되는 데이터를 프레임메모리(200)로 출력한다. 이와 같은 처리를 하기 위하여 버퍼(500)는 상술한 바와 같이 선입선출버퍼로 구성된다. 프레임메모리(200)에 기록된 프레임데이터는 다음 프레임 처리시 사용하게 된다. 프레임메모리(200)의 읽기 및 쓰기어드레스는 어드레스 생성부(400)로부터 제공되는데, 쓰기 어드레스는 버퍼(500)로부터 전송되는 1매크로 블록에 해당되는 데이터가 해당되는 영역에 기록될 수 있도록 제공되고, 읽기 어드레스는 패스트 페이지모드에 따라슬라이스단위로 해당 영역으로부터 읽어 낼 수 있도록 제공된다.
이상, 상술된 바와 같이 본 발명은 1 프레임데이터를 저장할 수 있는 용량을 갖는 저가의 DRAM과 소용량의 버퍼 메모리 및 버퍼를 이용하여 움직임보상을 위한 메모리구조를 구현한 동영상 복호화장치를 제공함으로써, 고가의 SRAM을 이용한 동영상 복호화장치에 비해 가격경쟁력을 향상시킬 수 있는 효과가 있다.
본 발명은 상술한 실시예로서 설명되었으나 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 즉, 상술한 실시예에서는 MC 옵셋을 2 슬라이스인 경우를 예시하였으나 제6도에서 도시한 바와 같이 움직임 벡터가 -16~+15까지이고, 움직임 처리의 기본 단위가 제6도에 도시된 바와 같이 MC 옵셋은 최소 1슬라이스 +2매크로 블록으로 설정하여 구동되도록 구현할 수도 있다. 따라서, 다른 옵셋을 가지도도 상기한 동작을 똑같이 수행할 수 있게 된다. 따라서 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구의 범위에 의하여 정하여져야 한다.

Claims (7)

  1. 움직임 보상을 위해 읽혀진 소정의 이전 프레임데이터와 현재 전송된 차분 신호를 더하여 현재 프레임의 데이터를 복구하기 위한 신호 처리부(100)를 구비한 동영상 복호화장치에 있어서, 1프레임분의 데이터를 저장할 수 있는 다이나믹 램으로 구성된 프레임메모리(200); 상기 프레임메모리(200)로부터 패스트 페이지모드로 고속 출력되는 데이터를 저장하고, 움직임보상시 상기 신호처리부(100)로 저장된 데이터를 전송하기 위한 버퍼 메모리(300); 상기 신호처리부(100)로부터 연속해서 출력되는 데이터를 기록하고, 소정단위로 기록된 데이터를 상기 프레임메모리(200)로 전달하기 위한 버퍼(500); 및 상기 움직임보상이 가능하도록 상기 프레임메모리(200)와 상기 버퍼메모리(300)의 읽기 및 쓰기어드레스를 공급하는 어드레스 생성부(400)를 포함하는 것을 특징으로 하는 개선된 메모리구조를 갖는 동영상복호화장치.
  2. 제1항에 있어서, 상기 프레임메모리(200)는, 한 매크로 블럭이 같은 페이지를 사용하도록 어드레스 매핑을 하여 상기 패스트 페이지 모드에 따른 읽기 또는 쓰기모드를 수행하도록 구성되는 것을 특징으로 하는 개선된 메모리구조를 갖는 동영상 복호장치.
  3. 제1항에 있어서, 상기 프레임메모리(200)는, 한 매크로 블록단위로 읽기모드와 쓰기모드가 교번적으로 수행되도록 상기 패스트 페이지 모드를 수행하는 것을 특징으로 하는 개선된 메모리구조를 갖는 동영상 복호화장치.
  4. 제1항에 있어서, 상기 버퍼 메모리(300)는, 랜덤 액세스가 가능한 소용량 스태틱 램으로 구성되는 것을 특징으로 하는 개선된 메모리구조를 갖는 동영상 복호화장치.
  5. 제1항에 있어서, 상기 버퍼 메모리(300)는, 듀얼 포트 메모리로 이루어지는 것을 특징으로 하는 개선된 메모리구조를 갖는 동영상 복호화장치.
  6. 제1항에 있어서, 상기 어드레스 생성부(400)는 상기 버퍼메모리(300)의 상기 프레임메모리(200)로부터 출력되는 데이타를 기록하는 영역과 움직임 보상을 위해 상기 신호처리부(100)로 전송하는 데이터를 읽는 영역간에 소정의 옵셋을 두고 처리되도록 상기 버퍼메모리(300)의 읽기 및 쓰기 어드레스를 생성하는 것을 특징으로 하는 개선된 메모리 구조를 갖는 동영상 복호화장치.
  7. 제1항에 있어서, 상기 버퍼(500)는, 선입선출 버퍼로 구성되는 것을 특징으로 하는 개선된 메모리구조를 갖는 동영상 복호화장치.
KR1019930022609A 1993-10-28 1993-10-28 개선된 메모리 구조를 갖는 동영상 복호화장치 Expired - Lifetime KR0122745B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019930022609A KR0122745B1 (ko) 1993-10-28 1993-10-28 개선된 메모리 구조를 갖는 동영상 복호화장치
JP24935094A JPH07184212A (ja) 1993-10-28 1994-10-14 メモリシステム
CN94117656A CN1113638A (zh) 1993-10-28 1994-10-28 用于运动补偿视像解码器的存储系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930022609A KR0122745B1 (ko) 1993-10-28 1993-10-28 개선된 메모리 구조를 갖는 동영상 복호화장치

Publications (2)

Publication Number Publication Date
KR950013262A KR950013262A (ko) 1995-05-17
KR0122745B1 true KR0122745B1 (ko) 1997-11-17

Family

ID=19366810

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930022609A Expired - Lifetime KR0122745B1 (ko) 1993-10-28 1993-10-28 개선된 메모리 구조를 갖는 동영상 복호화장치

Country Status (3)

Country Link
JP (1) JPH07184212A (ko)
KR (1) KR0122745B1 (ko)
CN (1) CN1113638A (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100243177B1 (ko) * 1994-01-31 2000-02-01 윤종용 그래픽 데이타 처리 방법 및 장치
EP1511325A3 (en) * 1997-02-13 2006-07-19 Mitsubishi Denki Kabushiki Kaisha Moving picture prediction system
CN1058120C (zh) * 1997-03-04 2000-11-01 力捷电脑股份有限公司 数字扫描之运动失真补偿装置与操作方法
KR100251449B1 (ko) * 1997-06-25 2000-04-15 윤종용 영상통신을 위한 영상데이타 전송시스템
KR100360879B1 (ko) * 1999-12-03 2002-11-13 엘지전자 주식회사 디지털 방송 신호의 디코딩 및 디스플레이시 메모리제어방법
CN1309257C (zh) * 2001-12-13 2007-04-04 联发科技股份有限公司 视讯解码的存储器存取方法
KR100498363B1 (ko) * 2003-08-07 2005-07-01 엘지전자 주식회사 휴대폰의 복원영상 후처리 방법
KR100498362B1 (ko) * 2003-08-07 2005-07-01 엘지전자 주식회사 휴대폰의 복원영상 후처리 방법

Also Published As

Publication number Publication date
CN1113638A (zh) 1995-12-20
JPH07184212A (ja) 1995-07-21
KR950013262A (ko) 1995-05-17

Similar Documents

Publication Publication Date Title
JPH07222166A (ja) 復号ビデオ画像シーケンス再配列方法
KR960020555A (ko) 2차원 영상을 3차원 영상으로 변환하는 방법
KR20060123632A (ko) 직사각형 영역에 대한 버스트 메모리 액세스 방법
KR0122745B1 (ko) 개선된 메모리 구조를 갖는 동영상 복호화장치
JPH10341444A (ja) Ｍｐｅｇデコーダにおけるメモリマネージャ
KR940017886A (ko) 이동 화상 디코딩 시스템
JPH06225292A (ja) イメージデコーデングシステムのためのモジュールメモリ
JP2611637B2 (ja) 画像圧縮伸長装置
KR950703838A (ko) 화상 복호화 방법 및 장치와, 화상 부호화 방법 및 장치(Method and apparatus for decoding image and method and apparatus for encoding image)
US6356702B1 (en) Image display apparatus and special picture reproduction controller
JP3020528B2 (ja) 画像処理装置
JPH06282643A (ja) 画像合成効果装置
KR0166853B1 (ko) 디지탈 영상신호 처리용 메모리 시스템
KR100306371B1 (ko) 두개의메모리제어기를가지는엠펙(mpeg)복원장치및복원방법
KR970008413B1 (ko) 영상복호장치
JP3232589B2 (ja) 画像メモリ制御方法および画像表示装置
JP2862121B2 (ja) 画像処理回路
KR0123086B1 (ko) 순차주사방식의 영상복호방법 및 장치
JP3879219B2 (ja) ディジタル動画像の転送方式
JPS63156291A (ja) 画像メモリ
KR940025368A (ko) 움직임 보상을 위한 메모리 장치
SU1633454A1 (ru) Блок буферной пам ти дл терминального устройства
KR960018863A (ko) 화상출력장치 및 화상복호화 장치
KR950030681A (ko) 영상복호기에서의 프레임 메모리 구조
JPH01162481A (ja) 圧縮画情報復元装置

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19931028

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19931028

Comment text: Request for Examination of Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19970129

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19970721

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19970908

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19970908

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20001229

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20010830

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20020828

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20030829

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20040825

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20050823

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20060705

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20070903

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20080901

Start annual number: 12

End annual number: 12

PR1001 Payment of annual fee

Payment date: 20090901

Start annual number: 13

End annual number: 13

PR1001 Payment of annual fee

Payment date: 20100901

Start annual number: 14

End annual number: 14

PR1001 Payment of annual fee

Payment date: 20110901

Start annual number: 15

End annual number: 15

FPAY Annual fee payment

Payment date: 20120903

Year of fee payment: 16

PR1001 Payment of annual fee

Payment date: 20120903

Start annual number: 16

End annual number: 16

EXPY Expiration of term
PC1801 Expiration of term

Termination date: 20140428

Termination category: Expiration of duration