[go: up one dir, main page]

KR0129559B1 - Minimum value sorting apparatus for use in a video encoder - Google Patents

Minimum value sorting apparatus for use in a video encoder

Info

Publication number
KR0129559B1
KR0129559B1 KR1019920023930A KR920023930A KR0129559B1 KR 0129559 B1 KR0129559 B1 KR 0129559B1 KR 1019920023930 A KR1019920023930 A KR 1019920023930A KR 920023930 A KR920023930 A KR 920023930A KR 0129559 B1 KR0129559 B1 KR 0129559B1
Authority
KR
South Korea
Prior art keywords
motion vector
matching error
matching
aligning
aligned
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019920023930A
Other languages
Korean (ko)
Other versions
KR940017868A (en
Inventor
이민섭
Original Assignee
배순훈
대우전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 배순훈, 대우전자주식회사 filed Critical 배순훈
Priority to KR1019920023930A priority Critical patent/KR0129559B1/en
Publication of KR940017868A publication Critical patent/KR940017868A/en
Application granted granted Critical
Publication of KR0129559B1 publication Critical patent/KR0129559B1/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00Image analysis
    • G06T7/20Analysis of motion

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)

Abstract

국부 최소치 분류 장치는 영상 부호화 장치의 움직임 처리기에서 국부 최소치를 이용한 움직임 추정시, 1 차원 정합과정에서 발생하는 정합 오차를 작은순으로 정렬하면서, 또한 정합오차에 사용된 블록에 대한 움직임 벡터를 함께정렬하여, 다수개의 국부 최소치를 갖는 블록의 움직임 벡터를 발생시키는 것으로서, 1 차원 정합오차를 교대로 처리하는 2 개의 종속 분류기, 2 개의 종속 분류기를 스위칭하는 스위치 및 이들 스위치 및 종속 분류기를 제어하는 제어부를 포함한다.The local minimum classifier sorts the matching error occurring in the 1-dimensional matching process in small order when the motion processor uses the local minimum value in the motion processor of the image encoding apparatus, and also sorts the motion vectors for the blocks used for the matching error. In order to generate a motion vector of a block having a plurality of local minimums, two sub-classifiers for alternately processing one-dimensional matching errors, a switch for switching two sub-classifiers, and a controller for controlling these switches and the sub-classifiers are provided. Include.

Description

최소치의 분류 장치Minimum sorting device

제 1도는 국부 최소치를 이용한 이동량 측정 방법의 흐름도.1 is a flowchart of a method for measuring movement using a local minimum value.

제 2도는 본 발명에 따른 최소치 분류 장치의 블록도.2 is a block diagram of a minimum classifying apparatus according to the present invention.

제 3도는 제 2 도에 도시된 제 1 또는 제 2 종속 분류기의 상세 블록도.3 is a detailed block diagram of the first or second dependent classifier shown in FIG.

제 4도는 제 3도에 도시된 비교부의 상세 블록도.4 is a detailed block diagram of the comparison unit shown in FIG.

제 5도는 최소치 분류 장치의 타이밍도.5 is a timing diagram of a minimum classifier.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

10,12 : 종속 분류기 14 : 제어부10,12 subordinate classifier 14 control unit

16, 18, 62-72, 76 :스위치 20-24, 32-36, 38-60 : 레지스터16, 18, 62-72, 76: switches 20-24, 32-36, 38-60: resistors

26-30 : 비교부 74 : 비교기26-30: comparator 74: comparator

본 발명은 영상 부호화 장치의 움직임 처리기에 관한 것으로서, 특히 국부최소치를 이용한 움직임 추정시 국부 최소치를 선별하는 최소치 분류 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a motion processor of an image encoding apparatus, and more particularly, to a minimum classifier for selecting a local minimum value when estimating a motion using a local minimum value.

국부 최소치를 이용한 이동량 측정에 대한 설명은 본 출원인에 의해 1992년 10월 7일, 명칭국부 최소치를 이용한 이동량 측정 장치 및 방법으로 출원된 특허제 92-18391 호에 개시되어 있으므로, 본 명세서에서는 상세한 설명을 생략한다.Description of the movement amount measurement using the local minimum is disclosed in Patent No. 92-18391 filed by the Applicant on October 7, 1992, with the apparatus and method for the movement amount measurement using the local minimum value. Omit.

제 1 도에 도시된 바와같이, 국부 최소치를 이용한 이동량 측정은 비교하고자 하는 영상 블록의 수평, 수직 방향으로 누적 데이타를 생성하고(S2), 생성된 1차원(1D)누적 데이타를 탐색영역에서 생성된 1D누적 데이타와 비교하여 정합 오차를 계산하며(S4), 정합 오차가 작은 순서대로 기설정한 갯수만큼 블록들을 선택하며(S6), 선택된 다수의 블록에 대하여 2 차원적(2D)인 화소 단위로 블록을 비교하여(S8), 촤대의 유사성을 갖는 위치를 선택하여 최종 이동량을 결정한다.As shown in FIG. 1, the moving amount measurement using the local minimum generates cumulative data in the horizontal and vertical directions of the image blocks to be compared (S2), and generates the generated one-dimensional (1D) cumulative data in the search region. The matching error is calculated by comparing the 1D accumulated data (S4), the predetermined number of blocks are selected in the order of the smallest matching error (S6), and the two-dimensional (2D) pixel unit for the plurality of selected blocks. By comparing the blocks with each other (S8), a final moving amount is determined by selecting positions having similarities between the bands.

본 발명의 목적은 이전 프레임의 움직임 가능 영역내의 블록들과 현재 블록 사이의 수평 및 수직 정합 오차가 작은 다수개의 블록들에 대한 움직임 벡터를 얻을 수 있는 장치를 제공하는데 있다,본 발명에 따른 국부 최소치 분류 장치는 영상 부호화 장치의 움직임 처리기에서 국부 최소치를 이용한 움직임 추정시, 1 차원 정합 과정에서 발생하는 정합 오차를 작은순으로 정렬하면서, 또한 정합 오차에 사용된 블록에 대한 움직임 벡터를 함께 정렬하여, 다수개의 국부 최소치를 갖는 블록의 움직임 벡터를 발생시키는 것으로서, 1 차원 정합 오차를 교대로 처리하는 2 개의 종속 분류기, 2 개의 종속 분류기를 스위칭하는 스위치 및 이들 스위치 및 종속분류기를 제어하는 제어부를 포함한다.SUMMARY OF THE INVENTION An object of the present invention is to provide an apparatus capable of obtaining motion vectors for a plurality of blocks having small horizontal and vertical matching errors between blocks in a movable region of a previous frame and a current block. When the classification apparatus estimates the motion using the local minimum in the motion processor of the image encoding apparatus, the classification apparatus sorts the matching error occurring in the one-dimensional matching process in small order, and also sorts the motion vectors for the blocks used for the matching error together. Generating a motion vector of a block having a plurality of local minimums, comprising two slave classifiers for alternately processing one-dimensional matching errors, a switch for switching two slave classifiers, and a controller for controlling these switches and the slave classifiers. .

이하, 본 발명을 첨부된 도면을 참조하여 상세히 설명한다.Hereinafter, with reference to the accompanying drawings the present invention will be described in detail.

제 2 도는 본 발명에 따른 최소치 분류 장치의 블록도이다.2 is a block diagram of a minimum classifying apparatus according to the present invention.

최소치 분류 장치는 정합 오차 및 움직임 벡터를 순서대로 정렬하는 상측 경로의 제 1 종속 분류기(10) 및 하측 경로위 제 2종속 분류기(12)와, 전체 제어 신호로써, 입력되는 정합 오차 및 움직임 벡터를 제 1또는 제 2 종속 분류기로 연결하는 제 1 스위치(16)와, 제 1 스위치(16)의 연결과 반대되도록 제 1 또는 제 2 종속 분류기를 연결하여 정렬된 움직임 벡터가 출력되도록 하는 제 2 스위치(18)와, 전체 제어신호를 입력으로 하여, 제 1 및 제 2 종속 분류기에서 정합 오차 및 움직임 벡터가 정렬되게 하거나 또는 정렬된 움직임 벡터가 출력되도록 하는 제어 신호를 제공하는 제어부(14)고 구성된다.The minimum classifying apparatus includes a first subordinate classifier 10 of the upper path and a second subordinate classifier 12 of the lower path that sort the matching error and the motion vector in order, and input the matching error and the motion vector as a whole control signal. A first switch 16 connecting to the first or second dependent classifier and a second switch connecting the first or second dependent classifier so as to be opposite to the connection of the first switch 16 so that an aligned motion vector is output; (18) and a control unit (14) for providing a control signal for inputting the entire control signal and for causing the matching error and the motion vector to be aligned or outputting the aligned motion vector in the first and second subordinate classifiers. do.

제 3 도는 제 2도에서 도시된 제 1 또는 제 2 종속 분류기의 상세 블록도이다.3 is a detailed block diagram of the first or second dependent classifier shown in FIG.

종속 분류기는 각각 n 단으로 구성된 정합 오차 비교장치(19),x축 움직임벡터 저열 장치(37), y축 움직임 벡터 정렬 장치(49)로 구성된다.The dependent classifier is composed of a matching error comparator 19 composed of n stages, an x-axis motion vector storage device 37, and a y-axis motion vector alignment device 49.

정합 오차를 비교하는 정합 오차 비교 장치의 각각의 단은 비교하고자 하는 정합 오차를 저장하는 제 1 레지스터(20),(22),(24)와, 비교 대상이 되는 정렬된 정합 오차를 저장하는 제 2 레지스터(32),(34),(36)와, 제 1 레지스터의 출력과 제2 레지스터의출력을 비교하여 제어 신호에 따라서 두 출력 신호중의 하나를 다음 단의 제 1 레지스터로 출력하고, 나머지 한 신호를 동일한 단의 제 2 레지스터에 제공하며, 또한 x 축 및 y 축 움직임 벡터 정렬 장치의 스위칭 신호를 제공하는 비교부(26),(28),(30)로 구성된다.Each stage of the matching error comparing device for comparing matching errors includes first registers 20, 22, and 24 for storing matching errors to be compared, and an order for storing the aligned matching errors to be compared. 2 registers 32, 34 and 36 are compared with the output of the first register and the output of the second register, and one of the two output signals is output to the first register of the next stage according to the control signal, and the remaining It comprises a comparator 26, 28, 30 which provides a signal to the second register of the same stage and also provides a switching signal of the x- and y-axis motion vector alignment device.

x축 방향의 움직임 벡터 정렬장치(37)는 비교하고자 하는 정합 오차를 발생시킨 블록에 대한 움직임 벡터를 저장하는 제 3 레지스터(38),(40),(42)와,비교 대상인 정렬된 정합 오차를 발생시킨 블록에 대한 움직임 벡터를 저장하는 제 4 레지스터(44),(46),(48)와, 비교부(26),(28),(30)의 스위칭 제어신호에 따라서 제 3 및 제 4 레지스터의 움직임 벡터중 하나를 다음 단의 제 3 레지스터로 출력하고, 나머지 하나를 동일한 단의 제 4 레지스터에 저장하는 스위치(62),(64),(66)로 구성된다.The motion vector alignment device 37 in the x-axis direction includes third registers 38, 40, and 42 that store motion vectors for blocks that generate a matching error to be compared, and an aligned matching error to be compared. Third and fourth according to the switching control signals of the fourth registers 44, 46, 48, and the comparators 26, 28, and 30 that store the motion vector for the block that has generated? It consists of switches 62, 64 and 66 which output one of the motion vectors of the four registers to the third register of the next stage and store the other one in the fourth register of the same stage.

그리고, y 축 방향의 움직인 벡터 정렬 장치(49)는 x 축 방향의 움직임 벡터정렬 장치(37)와 동일하게 구성된다.The moved vector alignment device 49 in the y axis direction is configured similarly to the motion vector alignment device 37 in the x axis direction.

제 4 도는 제 3 도에 도시된 비교부의 상세 블록도이다.4 is a detailed block diagram of the comparison unit illustrated in FIG. 3.

도시된 바와 같이 비교부는 제 1 및 제 2 레지스터의 출력을 각각 입력 1 및 입력 2 로 하여, 두 신호의 크기를 비교하는 비교기와, 제어신호(OP1),(OP2) 및 비교 상태에 따라 입력 1 및 입력2 를 출력 1 및 출력 2 로 연결하는 스위치(76)로 구성된다.As shown, the comparator uses the outputs of the first and second registers as inputs 1 and 2, respectively, and compares the magnitudes of the two signals, and inputs 1 according to the control signals OP1 and OP2 and the comparison state. And a switch 76 connecting the input 2 to the output 1 and the output 2.

제 5 도는 제 2도의 최소치 분류 장치의 제 1 단에서 수행되는 신호의 타이밍도를 도시한다.5 shows a timing diagram of a signal performed in the first stage of the minimum classifier of FIG.

이하, 제 2 도 내지 제 5 도를 참조하여 본 발명의 실시예를 설명한다.Hereinafter, embodiments of the present invention will be described with reference to FIGS. 2 to 5.

이전 프레임의 움직임 가능 영역내의 블록과 현재 블록사이의 수평 및 수직 정합 오차 및 각 블록에 대한 움직임 벡터가 최소치 분류 장치로 입력되면, 제 1 스위치(16)는 전체 제어 신호에 따라서 입력되는신호를 정렬할 수 있도록 제 1 분류기(10) 또는 제 2 분류기(12)로 연결하고, 제 2 스위치(18)는 정렬이 끝난 제 1 또는 제 2 분류기에 연결되어 정렬된 움직임 벡터를 추출한다.When the horizontal and vertical matching error between the block in the movable region of the previous frame and the current block and the motion vector for each block are input to the minimum classifier, the first switch 16 arranges the input signals according to the entire control signal. The first classifier 10 or the second classifier 12 is connected so that the second switch 18 is connected to the sorted first or second classifier to extract the aligned motion vector.

예를들면, 입력 신호가 제 1 분류기(10)로 입력되도록 스위치(16)가 작동할 경우, 제 1 종속 분류기(10)는 입력 신호를 오차가 작은 순서대로 정렬한다. 한편, 스위치(18)는 제 2종속 분류기(12)에 연결되어, 정렬된 움직임 벡터가 출력되도록 한다.For example, when the switch 16 is operated such that an input signal is input to the first classifier 10, the first subordinate classifier 10 aligns the input signals in the order of least error. On the other hand, the switch 18 is connected to the second slave classifier 12 so that the aligned motion vector is output.

정합 오차 및 움직임 벡터(dx),(dy)가 제 1 또는 제 2 종속 분류기로 입력될 경우, 제 3 도에 도시된 바와 같이, 정합 오차는 n 개의 단으로 구성된 정합 오차 비교 장치를 통하여 정렬되고, 움직임 벡터 (dx),(dy)는 n 개의 X축 움직임 벡터 정렬장치(37) 및 Y축 움직임 벡터 정렬장치(49)를 통하여 정렬된다.When the matching error and the motion vector dx, dy are input to the first or second dependent classifier, as shown in FIG. 3, the matching error is aligned through a matching error comparison device composed of n stages. , Motion vectors (dx), (dy) are aligned through n number of X-axis motion vector aligners 37 and Y-axis motion vector aligners 49.

종속 분류기가 입력되는 데이타를 순서대로 정렬하고 있을 경우(OP1=0), (OP2=1)어떤 정합 오차가 제 1 레지스터(20)에 입력되면 비교부(26)는 입력된 정합오차와 제 2 레지스터(32)에 정렬된 정합 오차를 입력 1 및 입력 2 로 입력하여 비교한다.When the dependent classifier sorts the input data in order (OP1 = 0), (OP2 = 1), if any matching error is input to the first register 20, the comparator 26 enters the input matching error and the second. Matching errors aligned in register 32 are input by input 1 and input 2 and compared.

이때 입력 1의 정합 오차가 입력 2 의 정합 오차보다 같거나 적을 경우, 입력 1의 정합 오차는 츨력 2 를 통하여 제 2 레지스터(32)에 저장되고, 제 2 레지스터(32)에 저장된 데이타는 제 2 단의 제 1 레지스터(22)로 입력된다. 그리고 이때,스위치(62),(68),(76)의 스위치 제어신호(C1)로서 로직1을 출력한다.At this time, if the matching error of the input 1 is less than or equal to the matching error of the input 2, the matching error of the input 1 is stored in the second register 32 through the output 2, the data stored in the second register 32 is the second It is input to the first register 22 of the stage. At this time, the logic 1 is output as the switch control signal C1 of the switches 62, 68, and 76.

이와달리, 입력 1 의 데이타가 입력 2 의 데이타보다 클 경우 입력 1의 정합 오차는 출력 1 을 통하여 제 2레지스터(32)에 저장되고, 제 2 레지스터(32)에 저장된 데이타는 그대로 유지된다. 이때, 스위치(62),(68),(76)의 스위치 제어신호(c1)는 로직0을 출력하여 스위칭을 제어한다.In contrast, if the data of input 1 is larger than the data of input 2, the matching error of input 1 is stored in second register 32 via output 1, and the data stored in second register 32 is maintained as it is. At this time, the switch control signals c1 of the switches 62, 68, and 76 output logic 0 to control switching.

제 1 레지스터(20)에 입력된 정합 오차에 사용된 블록의 수평축 움직임 벡터(Vy)가 제 3 레지스터(38)에 입력되면, 입력된 움직임 벡터와 제 4 레지스터(44)에 저장된 정렬된 움직임 벡터는 스위치(62)에 의하여 재정렬된다. 즉, 스위칭 제어신호(c1)가 1 일 경우, 제 3 의 레지스터(38)의 움직임 벡터가 제 4 레지스터(44)에 입력되고, 제 4 레지스터(44)의 움직임 벡터는 제 2단의 제 3 레지스터(40)에 입력된다. 또한 스위치 제어신호(c1)가 0 일 경우, 제 1 단의 제 3 레지스터(38)의 움직임 벡터가 제 2 단의 제 3 레지스터(40)에 입력되고, 제 4 레지스터(44)의 움직임 벡터는 그대로 유지된다.When the horizontal axis motion vector Vy of the block used for the matching error input to the first register 20 is input to the third register 38, the input motion vector and the aligned motion vector stored in the fourth register 44 are input. Is rearranged by the switch 62. That is, when the switching control signal c1 is 1, the motion vector of the third register 38 is input to the fourth register 44, and the motion vector of the fourth register 44 is the third of the second stage. It is input to the register 40. When the switch control signal c1 is 0, the motion vector of the third register 38 of the first stage is input to the third register 40 of the second stage, and the motion vector of the fourth register 44 is It stays the same.

마찬가지로 제 1 레지스터(20)에 입력된 정합 오차에 사용된 블록의 수직축 움직임 벡터(Vx)가, 제 5 레지스터(50)에 입력되면, 입력된 움직임 벡터와 제 6 레지스터(56)에 저장된 정렬된 움직임 벡터는 스위치(68)에 의하여 재정렬된다. 즉, 스위치 제어 신호(c1)가 1일 경우, 제 5 레지스터(50)의 움직임 벡터가 제 6의 레지스터(56)에 입력되고, 제 6 의 레지스터(56)의 움직임 벡터는 제 2 단의 제 5 레지스터(52)에 입력된다. 또한 스위치 제어신호(c1)가 0 일 경우 제 1 단의 제 5 레지스터(50)의 움직임 벡터가 제 2 단의 제 5 레지스터(52)에 입력되고, 제 6 의 레지스터(56)의 움직임 벡터는 그대로 유지된다.Similarly, when the vertical axis motion vector Vx of the block used for the matching error input to the first register 20 is input to the fifth register 50, the input motion vector and the aligned motion stored in the sixth register 56 are aligned. The motion vector is rearranged by the switch 68. That is, when the switch control signal c1 is 1, the motion vector of the fifth register 50 is input to the sixth register 56, and the motion vector of the sixth register 56 is made of the second stage. 5 is input to the register 52. When the switch control signal c1 is 0, the motion vector of the fifth register 50 of the first stage is input to the fifth register 52 of the second stage, and the motion vector of the sixth register 56 is It stays the same.

제 5 도에 도시된 바와같이, 제 1 단에서 수행되는 신호 흐름의 타이밍도를 보면 다음과 같다. 정합 오차 신로가 입력되면 클럭 신호(CLK)의 라이징 에지에서 래치되어 제 1 레지스터(20)에 저장되며, 이 값은 제 2 레지스터(32)의 값과 비교되어 스위치 제어신호(c1)을 발생시키고 이것에 의해 스위치를 제어하여 다음단으로 비교된 신호를 제공한다.As shown in FIG. 5, the timing diagram of the signal flow performed in the first stage is as follows. When the match error path is input, the signal is latched at the rising edge of the clock signal CLK and stored in the first register 20. The value is compared with the value of the second register 32 to generate the switch control signal c1. This controls the switch to provide the signal compared to the next stage.

전술한 방식에 의하여, 입력되는 정합 오차 및 움직임 벡터는 정합 오차의 크기가 작은 순서대로 정렬된다. 소정의 처리 단위에 의해서 종속 분류기로 입력되는 정합 오차 및 움직임 벡터의 정렬이 끝난후, 정렬된 움직임 벡터는 스위칭 제어신호에 의하여 순서대로 배출된다. 제 4 도에 도시된 비교부에서의 스위칭 제어 신호를 표 1 로 나타낸다.By the above-described method, the input matching error and the motion vector are arranged in the order of the smallest matching error. After the matching of the matching error and the motion vectors inputted to the subordinate classifier by the predetermined processing unit is completed, the sorted motion vectors are discharged in order by the switching control signal. Table 1 shows the switching control signals in the comparator shown in FIG.

표 1 에 도시된 방식으로 스위칭함으로써 정렬된 움직임 벡터 출력시킬 수 있다.By switching in the manner shown in Table 1, an aligned motion vector can be output.

본 발명에 따른 최소치 분류장치에 의하여 일차원 블록정합에서 얻어진 수많은 블록들에 대한 정합오차를 그 크기가 작은 순서대로 정렬함으로써 다음 단계(2차원 블록 정합)에 필요한 몇 개의 블록에 대한 움직임 벡터를 용이하게 얻을 수 있다.The minimum classification apparatus according to the present invention aligns the matching errors for a number of blocks obtained in one-dimensional block matching in the order of the smallest size, thereby facilitating a motion vector for several blocks required for the next step (two-dimensional block matching). You can get it.

특히, 본 발명에서 제안한 최소치 블록 장치는 간단한 하드웨어 구성으로 이루어지기 때문에 초대규모 집적회로(VLSI) 설계가 가능하며, 2 개의 종속 분류기를 사용함으로써 시간의 지연없이 연속적으로 2 차원 정합에 필요한 블록들을 선별할 수 있기 때문에 전체적인 움직임 처리기의 성능을 향상시킬 수 있다In particular, since the minimum block device proposed in the present invention has a simple hardware configuration, it is possible to design a very large scale integrated circuit (VLSI), and by using two subordinate classifiers, the blocks required for 2D matching are continuously selected without delay. Can improve the performance of the overall motion processor.

Claims (4)

이전 프레임의 움직임 가능 영역내의 블록들과 현재 블록 사이의 수평 및 수직 정합 오차 및 상기 블록들의 위치 정보인 움직임 벡터를 정렬시켜, 상기 정합 오차가 작은 다수개의 블록들에 대한 움직임 벡터를 얻기 위한 것으로서,상기 정합 오차 및 움직임 벡터를 순서대로 정렬하는 제 1경로상의 제 1수단(10)과;상기 정합 오차 및 움직임 벡터를 순서대로 정렬하는 제 2경로상의 제 2수단(12)과; 입력되는 상기 정합오차 및 움직임 벡터를 소정 제어신호에 의해 상기 제 1 또는 제 2경로로 연결하는 제 1스위칭 수단(16)과; 상기 제어 신호에 의해 상기 제 1스위칭 수단과 반대 경로로 연결되며, 정렬된 움직임 벡터가 출력되도록 하는 제 2스위칭 수단(18)과; 상기 제어 신호를 입력으로하여, 상기 제 1 및 제 2수단에서 상기 정합 오차 및 움직임 벡터가 정렬되거나 또는 정렬된 움직임 벡터가 출력되도록 하는 제어신호를 제공하는 제어 수단을 포함하는 최소치 분유 장치.In order to obtain a motion vector for a plurality of blocks having a small matching error by aligning the horizontal and vertical matching error between the blocks in the movable region of the previous frame and the current block and the position information of the blocks, First means (10) on a first path for aligning the matching error and motion vectors in order; second means (12) on a second path for aligning the matching error and motion vectors in order; First switching means (16) for connecting the matching error and the motion vector to the first or second path by a predetermined control signal; Second switching means (18) connected to the first switching means by the control signal in an opposite path and for outputting an aligned motion vector; And a control means for inputting the control signal and providing a control signal in which the matching error and the motion vector are aligned or output the aligned motion vector in the first and second means. 제 1 항에 있어서, 상기 제 1 및 제 2수단이, 상기 수평 및 수직 정합 오차를 작은 순서대로 정렬하는 n개의 정합 오차 비교 수단과; 상기 정합 오차 비교 수단의 스위칭 신호에 따라서 움직임 벡터를 정렬하는 n개의 움직임 벡터 정렬 수단을 포함하는 최소치 분류장치.2. The apparatus of claim 1, wherein the first and second means comprise: n match error comparing means for aligning the horizontal and vertical matching errors in a small order; And n motion vector aligning means for aligning the motion vector according to the switching signal of the matching error comparing means. 제 2 항에 있어서, 상기 정합 오차 비교 수단이, 비교하고자 하는 정합 오차를 저장하는 제 1저장수단과; 비교대상 신호인 정렬된 정합 오차를 저장하는 제 2저장 수단과;상기 제 1저장 수단의 출력과 상기 제 2 저장 수단의 출력을 비교하여, 상기 제어 신호에 따라서 상기 출력을 다음 단의 제 1저장 수단 또는 상기 제 2저장 수단으로 제공하고ㅡ 또한 상기 스위칭 신호를 제공하는 비교 수단을 포함하며, 상기 움직임 벡터 정렬 수단이, 상기 비교하고자 하는 정합 오차를 발생시킨 블록에 대한 움직임 벡터를 저장하는 제 3저장 수단과 ; 상기 비교대상 신호인 정렬된 정합 오차를 발생시킨 블록에 대한 움직임 벡터를 저장하는 제 4저장 수단과 ; 상기 스위칭 신호에 따라서 상기 제 3 및 제 4저장 수단의 움직임 벡터 중 하나를 다음 단으로 출력하고 나머지 하나를 제 4저장 수단에 저장하도록 하는 스위칭 수단을 포함하는 최소치 분류 장치.3. The apparatus of claim 2, wherein the matching error comparing means comprises: first storing means for storing matching errors to be compared; Second storage means for storing an aligned matching error which is a signal to be compared; comparing the output of the first storage means with the output of the second storage means, and storing the output in the first stage according to the control signal. Means for providing to said means or said second storage means-and for providing said switching signal, wherein said motion vector aligning means stores a motion vector for the block that caused said matching error to be compared. Storage means; Fourth storage means for storing a motion vector for a block that has generated an aligned matching error as said comparison signal; And switching means for outputting one of the motion vectors of the third and fourth storage means to the next stage and storing the other in the fourth storage means in accordance with the switching signal. 제 3 항에 있어서, 상기 움직임 벡터의 수평 움직임 벡터와 수직 움직임 벡터에 대해 별도로 처리하는 최소치 분류 장치.The minimum classifying apparatus according to claim 3, wherein the horizontal motion vector and the vertical motion vector of the motion vector are processed separately.
KR1019920023930A 1992-12-11 1992-12-11 Minimum value sorting apparatus for use in a video encoder Expired - Fee Related KR0129559B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019920023930A KR0129559B1 (en) 1992-12-11 1992-12-11 Minimum value sorting apparatus for use in a video encoder

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920023930A KR0129559B1 (en) 1992-12-11 1992-12-11 Minimum value sorting apparatus for use in a video encoder

Publications (2)

Publication Number Publication Date
KR940017868A KR940017868A (en) 1994-07-27
KR0129559B1 true KR0129559B1 (en) 1998-04-10

Family

ID=19345241

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920023930A Expired - Fee Related KR0129559B1 (en) 1992-12-11 1992-12-11 Minimum value sorting apparatus for use in a video encoder

Country Status (1)

Country Link
KR (1) KR0129559B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3670208B2 (en) * 2000-11-08 2005-07-13 アルプス電気株式会社 Plasma processing apparatus, plasma processing system, performance confirmation system thereof, and inspection method

Also Published As

Publication number Publication date
KR940017868A (en) 1994-07-27

Similar Documents

Publication Publication Date Title
Oliva et al. Transformation autoregressive networks
KR0129559B1 (en) Minimum value sorting apparatus for use in a video encoder
KR960028564A (en) Motion vector selection method and image processing device performing the method
Abut et al. Vector quantizer architectures for speech and image coding
KR101124637B1 (en) Data processing device
JPS6143875A (en) Basic cell type full search vector quantization encoder
Sedaaghi et al. Real-time implementation of grey-scale morphological operators
Cadden Equivalent sequential circuits
US6198311B1 (en) Expandable analog current sorter based on magnitude
US5939925A (en) Semiconductor circuitry to process analog signals using weighted- sum operations
Aibe et al. A probabilistic neural network hardware system using a learning-parameter parallel architecture
Dlugosz et al. Novel, low power, nonlinear dilatation and erosion filters realized in the CMOS technology
KR920008268B1 (en) Sorting circuit
Ranganathan et al. VLSI architectures for pattern matching
Adkins The VAMPIRE chip: a vector-quantizing associative memory processor implementing real-time encoding
Merten et al. A codeword-based compactor for on-chip generated debug data using two-stage artificial neural networks
Galias Designing discrete-time cellular neural networks for the evaluation of local Boolean functions
JPS61120002A (en) Method and device for detecting corner point of image
Van Thanh et al. Inverted Bottleneck Convolution Module for Yolov8
JPH0549017A (en) Moving vector detection circuit
Poikonen et al. Rank identification for an analog ranked order filter
Ogawa et al. A delay-encoding-logic array processor for dynamic-programming matching of data sequences
Dogaru et al. A versatile cellular neural circuit based on a multi-nested approach: functional capabilities and applications
JPH06348903A (en) Character recognition device
McIlrath A low-power analog correlation processor for real-time camera alignment and motion computation

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

A201 Request for examination
PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20001112

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20001112

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000