[go: up one dir, main page]

KR0129609B1 - 사용변수제어/망변수제어의(upc/npc) 적응적 셀간격 조정방법 - Google Patents

사용변수제어/망변수제어의(upc/npc) 적응적 셀간격 조정방법

Info

Publication number
KR0129609B1
KR0129609B1 KR1019940035750A KR19940035750A KR0129609B1 KR 0129609 B1 KR0129609 B1 KR 0129609B1 KR 1019940035750 A KR1019940035750 A KR 1019940035750A KR 19940035750 A KR19940035750 A KR 19940035750A KR 0129609 B1 KR0129609 B1 KR 0129609B1
Authority
KR
South Korea
Prior art keywords
cell
variable control
upc
queue
csq
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019940035750A
Other languages
English (en)
Other versions
KR960027810A (ko
Inventor
남윤석
한운영
조성래
조광수
Original Assignee
양승택
한국전자통신연구원
조백제
한국전기통신공사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 양승택, 한국전자통신연구원, 조백제, 한국전기통신공사 filed Critical 양승택
Priority to KR1019940035750A priority Critical patent/KR0129609B1/ko
Publication of KR960027810A publication Critical patent/KR960027810A/ko
Application granted granted Critical
Publication of KR0129609B1 publication Critical patent/KR0129609B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5638—Services, e.g. multimedia, GOS, QOS
    • H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
    • H04L2012/5649—Cell delay or jitter
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
    • H04L2012/5681—Buffer or queue management

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

본 발명은 RAT 및 RDT 알고리즘을 개선하여 지연을 축소할 수 있도록 함으로써 ATM에서의 셀전송 지연변이로 인한 망에서의 폭주발생을 방지하기 위한 크레딧을 이용한 UPC/NPC의 적응적 셀간격조정방법에 관한 것으로, 사용자의 트래픽이 협상된 트래픽 파라메타를 준수하는 지를 감시하는 사용변수제어/망변수제어(UPC/NPC)와 연동하여 사용변수제어/망변수제어(UPC/NPC) 판단결과를 셀간격조정방법에 사용하기 위하여, 이론적인 셀 도착시간이 TAT(i); 실제 셀 도착기간이 ta(i); 허용된 셀지연변이가 τ일 경우,
라 정의하고, 크레딧이 클경우 출력셀의 작은 셀간 간격도 허용하며 크레딧이 작을수록 출력셀의 셀간 간격을 최대간격에 가깝도록 보장하는 것을 특징으로 한다.

Description

사용변수제어/망변수제어(UPC/NPC)의 적응적 셀간격 조정방법
제1도는 본 발명이 적용되는 ATM 가입자 보드의 블럭 구성도.
제2도는 RAT 알고리즘의 스페이서 구성도.
제3도는 RDT 알고리즘의 스페이서 구성도.
제4도는 크레딧을 이용한 UPC/NPC의 적응적 셀간격 조정과정을 나타내는 흐름도.
본 발명은 비동기식 전송 모드(Asynchronos Transfer Mode; 이하 ATM이라 칭함) 교환기의 가입자보드 또는 트렁크접속보드 등에서 ATM 계층기능을 수행함에 있어, ATM 트래픽을 감시하고 제어하는 사용변수제어(Usage Parameter Control; 이하 UPC라 칭함) 기능에 관한 것으로서, 특히 셀이 교환기측으로 입력되는 방향으로 트래픽 감시기능(policer)의 출력셀을 입력으로 하여 셀간의 간격을 조정하는 방법에 관한 것이다.
고정길이의 셀에 정보를 실어 전송하는 ATM은 다양한 트래픽 특성을 가지는 여러 종류의 서비스 정보들을 통계적 다중화하여 전송함으로써 회선용량을 효율적으로 이용할 수 있는 통신방법이다. 이와 같이 ATM 통신방법은 통계적으로 다중화하기 때문에 연결설정시 연결의 서비스가 요구하는 전송품질을 망에서 만족스럽게 제공할 수 있는지에 따라 연결을 수락하게 되며, 연결설정후 망에서는 사용자가 협상된 트래픽 요소를 준수하는지를 감시하고 협상된 이외의 트래픽을 사용하게되면 비준수 셀을 폐기하는 등의 제한을 가함으로써, 특정사용자의 트래픽 협상 위반이 다른 사용자의 전송품질 및 망의 트래픽 자원관리에 악영향을 끼치지 않도록 예방한다. 따라서 단말기는 망과 협상된 트래픽 파라메타를 준수하여 셀을 발생시킬 필요가 있으며, 단말기에서 발생하여 망으로 입력되는 트래픽은 단말기 또는 NT(Networ Terminal) 등에서 협상된 트래픽 파라메타를 준수하도록 셀간 간격을 조정하는 트래픽 쉐이핑(shaping) 기능 등을 가질 필요가 있다.
제1도는 본 발명이 적용되는 ATM 가입자 보드의 블럭 구성도로서, UNI(User-Network Interface)에서는 UPC 기능을 두어 사용자의 트래픽이 사용자와 망간에 협상된 트래픽 파라메타를 준수하는지를 감시하는 트래픽감시 기능블럭(policer)를 두어 협상된 트래픽 파라메타를 준수하지않는 트래픽에 대해서는 셀을 폐기하는 등의 수행으로 다른 연결에 대한 전송품질저하 등의 문제를 예방한다. NPC는 망-노드(Network Node)에서 UPC와 동일한 기능을 수행한다. 그러나 ATM에서는 셀 전송지연이 발생하며, 또한 지연이 일전하지 않아 셀전송 지연변이가 발생한다. ATM에서의 셀전송 지연 변이는 ATM 셀 다중화에 의하여 필연적으로 발생하며, 다중화가 발생하는 계층적 기능을 살펴보면, 우선 두개 혹은 그 이상의 ATM 연결로부터 셀들이 다중화되는 ATM 계층이 주요 요인이며, 이외에도 물리계층 오버헤드(overhead)나 OAM(Operation And Management) 셀이 삽입되는 동안 몇몇 셀들이 지연될 수도 있으며, 또한 ATM 계층에서의 셀다중화와 유사하게 AAL(ATM Adaptation Layer) 계층에서의 다중화에서도 셀지연변이(Cell Delay Varation)가 발생할 수 있다. 또한 허용가능한 셀지연변이의 최대값은 구간사이 즉, ATM 연결 종단점과 TB사이, TB와 망간의 UNI사이 및 망내의 NNI간에서도 구간의 특성이 다르므로 차이가 생기고, ITU-T 권고 I.371에서는 이러한 셀지연변이의 허용치를 고려한 ATM연결의 최대셀률 1/T의 감시에 유용한 알고리즘의 예로 VSA(Virtual Scheduling Algorithm)와 CSLB(Continuos State Leaky Bucket Algorithm)을 제시하였으며, 또한 이와같은 알고리즘을 스페이싱 기능과 연계하여 수행하는 알고리즘도 제안되고 있다. 이러한 셀지연변이 발생과 UPC/NPC에서 어느정도의 셀지연변이를 허용하기 때문에 UPC/NPC 기능처리 이후에도 셀의 군집성이 존재하며, 이는 망의 스위치에서 폭주의원인이 되며, UNI 및 NNI의 입력단에서는 망에서 폭주가 발생하지 않도록 입력 트래픽의 형태를 변경할 필요가 있다.
한편, 본 발명이 관여하는 트래픽쉐이핑은 셀스트립의 트래픽 특성을 원하는대로 변경하기 위하여 VCC(Virtual Chenel Commection)나 VPC(Virtual Path Cpnnection)상의 셀스트림의 트래픽 특성을 변경하는 기능으로서, ATM 연결상의 셀순서가 보장되어야 하며, 기법의 예로는 최대셀률을 축소하는 방법, 군집셀의 길이를 제한하는 방법, 적절한 셀 재배치에 의한 CDV 축소 방법, 큐서비스방법 등이 있다. 트래픽쉐이핑을 수행하는 스페이서(spacer) 알고리즘으로는 버퍼를 이용하여 셀을 재배치함으로써 CDV를 축소하는 기법이 소개되고 있으며, UPC/NPC 기능과 밀접한 연관성을 가지고 동작하도록 되어 있다. 이때 사용되는 UPC/NPC 알고리즘으로는 LB(Leaky Bucket)또는 VSA 등이 적용된 예가 있으며, 스페이서에서의 셀 재배치 방법에 대해서는 스페이서으로 셀이 입력되는 시간을 기준으로하는 RAT(Recent Arrival Time)방법과 스페이서에서 셀이 출력되는 시간을 기준으로하는 RDT(Recent Departure Time)방법이 있다.
먼저 기존의 RAT 및 RDT 알고리즘의 동작을 기술하면 다음과 같다.
RAT 알고리즘을 기술하기 위하여 RAT 알고리즘을 실현하는 구성도와 동작 알고리즘으로 나누어 설명한다.
도면 제2도에서 도시된 바와 같이 RAT 알고리즘을 사용하는 스페이서의 핵심부는 VPI/VCI로 구분되어 RAT 및 협상된 피크구간(PI)값 T를 기억하고 있는 CAT(Connection Attribute Table)와 입력되는 셀들을 저장하고 스페이서에서 출력될 때까지 셀들을 관리하기 위한 공통버퍼와 셀 시간마다 1씩 증가하며 공통버퍼 내의 셀 이동을 관리하기 위한 스케줄러(scheduler)와 공통버퍼(CB : Common Buffer)를 이용하기 위한 헤드(Head) 및 테일(Tail)의 포인터(pointer, P)를 관리하는 다수의 논리요소로써 구성된다.
도면에서 공통버퍼(CB)는 셀메모리(Cell Memory, CM)의 집합이며, 셀메모리는 하나의 셀(53 byte)을 저장할 수 있는 메모리와 하나의 포인터(P)로 구성되며, 포인터는 다른 셀메모리를 가리켜 셀메모리로 연결리스트(linked-list)를 구성하기 위한 것이다. 공통버퍼는 셀메모리의 집합인 3개의 논리적인 큐(Queue)로 구분되는데, 이들은 유효하지 않은 유휴셀들이 연결된 FQ(Free Queue)와, 스페이서 알고리즘에 의하여 계산된 특정한 시간에 전송될 수 있도록 대기하면서 스케줄러에 의하여 출력큐로 전송하기 위한 셀들로 연결된 CSQ(Cell Slot Queue)와, CSQ로부터 셀을 수신하여 셀 시간마다 한 셀씩 차례로 출력하기 위한 셀들로 연결된 OQ(Output Queue)이다. 따라서 FQ는 FQ 헤드와 FQ 테일과 FQ에 속하는 셀메모리들의 연결리스트로 구성되며, OQ도 동일한 방법으로 구성되며, CSQ는 CSQ(i)(i=0,1,2,...,K)의 묶음이며 각 CSQ(i)는 FQ 및 OQ와 동일한 방법으로 구성된다.
RAT 알고리즘은 하나의 셀 입력시 먼저 셀의 VPI/VCI에 해당하는 연결을 인식하고 CAT에서 전번셀이 몇번째 CSQ에 등록되었는지에 대한 시간정보 RAT와 연결의 협상된 피크구간T를 보고, 스케줄러의 현재 카운터인 TIME을 기준으로, 현재의 입력셀을 CSQ의 몇번째 배열에 넣어야 할 것인가를 결정하기 위하여 현재의 RAT를 다음과 같이 계산한다.
RAT(n)=최대치(TIME,(RAT(n-1)+T) 모드K) (식1)
상기 식에서 K는 스케줄러의 최대값으로서 CSQ의 배열 수와 같으며, 스케줄러는 셀 시간다 1씩 증가하며 모듈러 K로 동작한다. 상기식에 의하여
i) [ RAT(n-1) + T] 모드 K TIME 이면 전번 RAT보다 T 큰 시간에 출력되도록 입력셀을 CSQ(RAT(n))에 배열하고
ii) [ RAT(n-1) + T] 모드 K TIME 이면 가능한한 빨리 출력할 수 있도록 스케줄러가 가리키는 현재시간의 CSQ에 배열한다.
CSQ에 동록될 때 이미 등록된 셀이 있는 경우 CSQ의 테일에 등록한다.
RAT 알고리즘의 스페이서 동작을 살펴보면, 스페이서는 아래 기술된 3개의 사건에 의하여 구동된다.
첫째, 스페이서의 초기상태에서는 공통버퍼의 모든 셀메모리들이 FQ에 등록되어 있게 되며, 하나의 셀이 스페이서로 입력된 경우를 생각할 수 있다. 입력셀은 FQ 헤드가 가리키는 셀메모리에 입력되며,FQ헤드는 이 셀메모리가 가리키는 다음의 셀메모리를 가리키도록 값을 변경하고, 셀을 입력중인 셀메모리의 포인터는 0으로 초기화한다. 셀이 입력되는 동안 이 셀메모리를 CSQ에 등록하기 위한 CSQ(i)의 i를 식(1)의 RAT(n)으로부터 계산한 다음, CSQ(i)의 헤드가 0이면 CSQ(i)에 등록된 셀메모리가 없는 것으로 정의하여 CSQ(i)의 헤드 및 테일이 이 새로운 셀메모링를 가리키도록 하고, CSQ(i)으 헤드가 0이 아니면 CSQ(i)의 테일이 가리키는 셀메모리의 포인터를 이 새로운 셀메모리를 가리키도록 값을 변경하고 CSQ(i)의 테일 또한 새로운 셀메모리를 가리키도록 한다.
둘째, 셀 클럭으로 동작하는 스케줄러가 기동되면 현재 스케줄러가 가리키는 카운터값 TIME에 해당하는 CSQ의 CSQ(TIME)에 등록된 모든 셀메모리들을 OQ로 등록변경한다. 셀클럭에 따라 스페이서는 현재의 카운터값 TIME에 해당하는 CSQ(TIME)의 헤드를 OQ의 테일에 연결하기 위하여, OQ의 헤드가 0이 아니면 OQ의 테일이 가리키는 셀메모리의 포인터를 CSQ(TIME)의 헤드가 가리키는 값으로 변경하고 OQ의 테일은 CSQ(TIME)의 테일이 가리키는 포인터로 변경한다. OQ의 헤드가 0이면 OQ의 헤드는 CSQ(TIME)의 헤드로 OQ의 테일은 CSQ(TIME)의 테일로 각각의 값을 변경한다. 셀메모리의 등록변경이 완료된 CSQ(TIME)의 헤드는 0으로 한다. CSQ(TIME)의 헤드가 0이면 CSQ(TIME)에 등록된 셀메모리가 없는 경우이며, 이때는 셀메모리 등록변경이 발생하지 않는다.
셋째, OQ에서 셀이 출력되는 경우이다. 셀클럭으로 동작하는 출력셀 요구신호에 의하여 OQ의 헤드가 0이 아니면 OQ의 헤드가 가리키는 셀메모리의 내용이 출력되게 하고, OQ의 헤드가 가리키는 셀메모리를 FQ의 테일에 연결하기 위하여 FQ의 헤드가 0이면 FQ의 헤드와 테일이 이 셀메모리를 가리키도록 하고 0이 아니면 FQ의 테일과 이 테일이 가리키는 셀메모리의 포인터에 이 셀메모리를 가리키도록 한다. 이 셀메로리가 OQ의 마지막 셀인 경우에는 OQ의 헤드에는 0으로 기록된다.
한편, 제3도는 RDT 알고리즘의 스페이서 구성도로서, RAT 알고리즘의 스페이서와 유사한 구조이며, 입력셀을 연결할 CSQ의 배열을 결정하는 방법이 스페이서의 OQ에서 출력되는 시간을 기준으로 하기 때문에 각 VPI/VCI의 입력셀들은 각 연결의 전번 셀이 OQ에서 출력될 때가지 CSQ에 연결할 수 없게 된다. 따라서 RDT 알고리즘에서는 임시로 셀을 저장할 필요가 있으며 이를 위하여 공통버퍼내에 CSQ와 OQ 이외에 TQ(Tempory Queue)를 갖는다. TQ는 CSQ와 동일한 배열로 구성되며 TQ(i)(i=1,2,…,N)의묶음으로서 N값은 VPI/VCI의 최대 연결수이다. 또한 CAT에는 각 연결에 관련된 셀이 CSQ와 OQ에 있는지에 관한 정보를 가져야 한다.
RDT 알고리즘은 하나의 셀 입력시 셀의 VPI/VCI에 해당하는 연결 i를 인식하고, CSQ 또는 OQ에 해당 연결의 이전 셀이 등록되어 있으면 입력셀은 TQ(i)의 테일에 연결하고, CSQ 또는 OQ에 등록된 셀이 없으면 CAT에서 전번셀이 OQ에서 출력된 시간정보 RDT와 연결의 협상된 피그구간 T를 보고, 스케줄러의 현재 카운터인 TIME을 기준으로 하여 현재의 입력셀은 CSQ의 몇번째 배열에 넣어야 할 것인가를 결정하기 위하여 다음과 같이 계산한다.
j = RDT(n)
= 최대(TIME, (RDT(n-1)+T) 모드 K) (식 2)
여기서, K는 스케줄러의 최대값으로서 CSQ의 배열 수와 같으며, 스케줄러는 셀 시간마다 1씩 증가하며 modular K로 동작한다. 위의 식에 의하여 입력셀은 CSQ(j)에 등록된다. RAT 알고리즘과 마찬가지로 CSQ에 등록 할 때 이미 등록된 셀이 있는 경우 CSQ의 테일에 등록한다. OQ로부터 하나의 셀이 출력될 경우, CAT에서 출력셀의 VPI/VCI를 나타내는 연결 k에서 RDT 를 현재의 RDT로 개선한 다음, 다른 입력된 셀이 TQ(k)에 등록되어 있는지를 확인한다. 셀이 등록되어 있으면 TQ(k)의 Head에 있는 셀을 다음과 같이 CSQ(j)의 테일에 연결한다.
j = RDT(n-1)+T (식 3)
그러나, RAT 및 RDT 알고리즘은 출력셀의 셀간 간격을 일률적으로 피크구간(Peak Interval) 이상으로 보장하려는 기법으로 스페이서에서의 지연이 많이 포함되며, 이때의 지연은 전단에서 발생한 CDV의 최대값이 된다. 이러한 지연은 ATM 망을 통하여 데이타를 전송하는 단말에서 전송품질 저하의 직접적인 불이익을 초래한다.
따라서 본 발명은 RAT 및 RDT 알고리즘을 개선하여 지연을 축소할 수 있도록 함으로써 ATM에서의 셀전송 지연변이로 인한 망에서의 폭주발생을 방지하기 위한 크레딧을 이용한 UPC/NPC의 적응적 셀간격조정방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명을 VPI/VCI로 구분되는 가상연결별로 피크구간과 최근도착시간 또는 최근출발시간을 저장하는 CAT(Connection Attribute Table)과, 포인터와 셀데이타로 구성되는 셀메모리(Cell Memory)를 단위로 연결리스트(Linked List) 노드들의 집합인 빈큐(FQ)와 셀슬롯큐(CSQ)와 출력큐(OQ)와 또는 임시큐(TQ)로 구비되는 셀버퍼(Cell Buffer)와, 셀버퍼에 등록되는 셀메모리를 관리하기 위한 빈큐와 셀슬롯큐와 출력큐와 또는 임시큐의 포인터와, 셀 클럭을 카운터하여 셀슬롯큐에 등록된 셀메모리를 출력큐로 이동하는 스케줄러를 포함하는 셀 간격 조정 방법에 있어서, 사용자의 트래픽이 협상된 트래픽 파라메타를 준수하는지를 감시하는 사용변수제어/망변수제어(UPC/NPC)와 연동하여 사용변수제어/망변수제어(UPC/NPC) 판단결과를 셀간격조정 방법에 사용하기 위하여, 이론적인 셀 도착시간이 TAT(i); 실제 셀 도착기간이 Ta(i); 허용된 셀지연변이가 τ일 경우,
라 정의하고, 크레딧이 클경우 출력셀의 작은 셀간 간격도 허용하며 크레딧이 작을수록 출력셀의 셀간 간격을 최대간격에 가깝도록 보장하는 것을 특징으로 한다.
이하, 첨부된 도면 제3도를 참조하여 본 발명을 상술한다.
크레딧을 이용한 본 발명의 스페이서(spacer) 알고리즘을 살펴보기 위아여 먼저, VSA(Virtual Scheduling Algorithm)을 기술한다. VSA는 ITU-T 권고 I.371에서 다른 UPC/NPC 알고리즘의 성능을 측정하는 기준모델로서 제시된 알고리즘이다.
만일, 협상된 최대셀율이 1/T이고 이때의 셀간간격은 T이며, 허용된 CDV는 로 할당된 경우, 하나의 셀이 입력되면 다음의 식에 의하여 트래픽 파라메타를 준수한 셀인지를 확인한다.
ta TAT -τ (식 4)
위의 식을 만족하지 않으면 준수셀로 판정하고, 다음에 입력될 셀을 판정하는데 사용할 TAT를 다음식에 의하여 개선한다.
TAT = 최대치(ta,TAT)+T (식 5)
이때, 종래의 RAT, RDT 알고리즘은 전번셀의 도착시간 또는 출발시간을 기준으로 현재의 입력셀이 삽입되는 큐의 위치를 결정하는 것으로서, 스페이서에서 출력되는 셀들이 인접셀간의 간격을 PCR만큼 보장하기 위한 것이었다. 결국 지연이 큰 셀이 입력되면 그 셀 이후부터 일정한 간격으로 넓혀주므로 버스트 트래픽들은 지연이 누적되어 출력된다. 따라서 지연을 줄이기 위해서는 하나의 버스트한 구간의 셀간격 조정결과가 다음 버스트 구간의 셀간격 조정에 영향을 주지 않아야 한다.
본 발명에서는 버스트 하지 않은 구간 다음에 오는 셀을 간격 조정할 경우에, 현 구간의 셀들이 버스트 할 것이라는 가정에서 앞의 버스트하지 않은 구간의 영향을 보상하는 방법으로 PI(Peak Interval)보다 작은 간격으로 조정하는 방법을 고려하였다. 또한 스페이서 기능을 수행하기 위해서는 트래픽감시 기능(policer;이하 폴리서라 칭함)을 수행하기 위하여 기억해야 할 VPI/VCI 및 PI 등이 마찬가지로 필요하며, VPI/VCI로 부터 PI를 읽기 위한 로직 또한 동일하다. 따라서 폴리서와 스페이서를 연계하여 구현함으로써 동일한 기억 내용 및 로직 등을 절약 할 수 있기 때문에 유리하며, 실제로 스페이서를 구현한 경우 이와같이 연계하여 구성하는 것이 일반적이다. 예를들면, 폴리서 기능을 구현하기 위한 로직 및 메모리에 약간의 로직 및 메모리를 추가함으로써 스페이서 기능을 포함하도록 구현한 예가 있다.
본 발명에서는 폴리서의 알고리즘인 VSA의 결과를 스페이서의 셀간격 조정에 사용하도록 하였으며, 크레딧(credit) 수를 다음과 같이 정의한다.
여기에서
TAT(i0): 이론적인 셀 도착시간
ta(i): 실제 셀 도착시간
τ : 허용된 CDV (식 6)
(x)+ : 0보다 큰값
0≤(TAT(i) - ta(i))+≤τ
폴리서의 VSA와 관련하여 상기 식6의 성질을 살펴보면,
(1) VSA에서 처음 입력되는 셀은 항상 준수셀로 판정하며, ta(i)TAT(i) 인 경우도 처음 입력되는 셀과 똑같은 조건이 된다. 식6에서도 처음셀 및 ta(i)TAT(i) 인 경우 CD는 최대값을 갖는다.
(2) 비준수셀 판정은 버스트 셀이 입력될 경우에 발생할 수 있으며, TAT(i)-ta(i)=τ되는 셀은 policer에서서 준수셀로 판정받으나, TAT(i)-ta(i)τ되는 셀은 비준수셀로 판정된다. 위의 식에서는 각각 CD=1인 경우와 CD1인 경우에 해당된다.
(3) 버스트 셀이 입력될 경우, VSA에서는 TAT(i)-ta(i)가 T씩 증가하며, 식6에서는 CD가 1씩 감소한다. 폴리서의 출력셀을 스페이서의 입력으로 사용할 경우, CD의 최소값을 CDmin이라 하고, 최대값을 CDmax라 하면 다음과 같이 된다
크레딧을 셀간격 조정에 적용하는 방법은, 크레딧이 CDmax에 가까울 때는 셀간격을 거의 조정하지 않고 CDmin에 가까울수록 PI 값만큼 셀간격을 보정하는 방법이다. CDmax, CDmin 그리고 CD로 부터 다음과 같이 관계를 정의한다.
이 관계를 이용하여, 다음 (식8)과 같이 선형적으로 조정하는 방법, 비선형적으로 조정하는 방법 등을 생각할 수 있으며,
이를 실제로 사용하기 위해서는 다음 (식 9)와 같이 여러단계로 특정한 문턱값을 정의하여 사용하게 된다.
에서
크레딧을 이용한 셀간격 조절방법을 구현하기 위해서는 기본적으로 셀순서를 보장할수 있어야한다. 본 발명의 셀 간격 조정 방법을 RAT에 적용할 경우, 하나의 셀 입력시 셀의 VPI/VCI에 해당하는 연결에서 전번셀이 CSQ에 삽입된 시간을 나타내는 RAT(n-1)과 연결의 협상된 PI(Peak Interval)을 보고, Scheduler의 현재 Counter값에 따라 입력셀을 등록할 CSQ(i)의 i를 계산한다. 즉, 현재의 입력셀을 CSQ의 몇번째 배열에 넣어야 할 것인가를 결정하며, 다음의 (식 10)
은 Peak Interval T가 적응적 셀간격 B로 바뀐것 이외에는 RAT 알고리즘과 동일하다. 같은 방법으로 RDT 알고리즘에 적용하여 현재의 입력셀을 CSQ의 몇번째 배열에 넣어야 할 것인가를 계산하면 다음과 같이 된다.
본 발명의 셀간격 방법에서 CD와 무관하게 A=0로 고정하는 경우, B=T가 되어 위의 식들은 원래의 RAT 및 RDT 알고리즘이 된다.
제4도는 크레딧을 이용한 UPC/NPC의 적응적 셀간격 조정과정을 나타내는 흐름도로서, 하나의 셀이 입력되면 메모리로부터 폴리서(policer) 및 스페이서(spacer)에 필요한 파라메타를 가져와서(10) 본 발명의 파라메타 A를 계산하기 위한 전단계로로 A'를 계산하고(20), 만약 A'0 이 예(YES)이면 입력셀이 트래픽 파라메타를 준수하지 못한 것으로 판정하여 폴리서의 기능에 의하여 태깅(tagging)되거나 디스카드(discard)로 처리되며(40), 아니오(NO) 이면 본 발명의 스페이서 알고리즘(31 내지 34)을 수행한다. 스페이서 알고리즘 수행은 A'를 받아를 계산함(31)으로써 (식 7)과 같은 결과를 얻으며, (식 8)로부터 산출한 값을 (식 9)로 미리 저장한 값을 액세스(Access) 하기 위하여 A를 가지고 표 찾기(Table Lookup) 방법으로 B'를 구하고(32), PI와 곱하여 B를 계산(33)하면 (식 9)와 같은 결과를 얻는다. 이렇게 구한 파라메타 B를 (식 10)에 적용한 RAT 알고리즘(34) 또는 (식 11)에 적용한 RDT 알고리즘(34)은 셀간격 조정이 적응적으로 이루어지게 된다.
상기와 같이 이루어지는 본 발명은 폴리서의 결과를 스페이서의 셀간격 조정에 사용할 수 있도록 스페이서를 연계하여 구현함으로써 동일한 기억내용 및 로직 등을 절약할 수 있다.

Claims (2)

  1. VPI/VCI로 구분되는 가상연결별로 피크구간과 최근도착시간 또는 최근출발시간을 저장하는 CAT(Connection Attribute Table)과, 포인터와 셀데이타로 구성되는 셀메모리(Cell Memory)를 단위로 연결리스트(Linked List) 노드들의 집합인 빈큐(FQ)와 셀슬롯큐(CSQ)와 출력큐(OQ)와 또는 임시큐(TQ)로 구비되는 셀버퍼(Cell Buffer)와, 셀버퍼에 등록되는 셀메모리를 관리하기 위한 빈큐와 셀슬롯큐와 출력큐와 또는 임시큐의 포인터와, 셀 클럭을 카운터하여 셀슬롯큐에 등록된 셀메모리를 출력큐로 이동하는 스케줄러를 포함하는 셀 간격 조정 방법에 있어서,
    사용자의 트래픽이 협상된 트래픽 파라메타를 준수하는지를 감시하는 사용변수제어/망변수제어(UPC/NPC)와 연동하여 사용변수제어/망변수제어(UPC/NPC) 판단결과를 셀간격조정 방법에 사용하기 위하여,
    이론적인 셀 도착시간이 TAT(i);
    실제 셀 도착기간이 Ta(i);
    허용된 셀지연변이가 τ일 경우,
    라 정의하고, 크레딧이 클경우 출력셀의 작은 셀간 간격도 허용하며 크레딧이 작을수록 출력셀의 셀간 간격을 최대간격에 가깝도록 보장하는 것을 특징으로 하는 사용변수제어/망변수제어(UPC/NPC)의 적응적 셀간격 조정방법.
  2. 제1항에 있어서, 상기 셀 간격 조정은
    하나의 셀이 입력되면 메모리로부터 폴리서 및 스페이서에 필요한 파라메타를 가져오는(10) 단계;
    로 A'를 계산하고(20), 만약 A'0 이 예(YES)이면 입력셀이 트래픽 파라메타를 준수하지 못한 것으로 판정하여(30), 아니오(NO) 이면 A'를 받아를 계산하는(31) 단계;
    A를 가지고 표 찾기 방법으로 B'를 구하는 단계;
    B'를 피크구간(PI)과 곱하여 B를 계산(33)하는 단계;
    상기 B를 i=RAT(n)=max TIME,(RAT(n-1)+B) mod CSQmax 또는 i=RDT(n)-max TIME, (RDT(n-1)+B) mod CSQmax 적용하는 단계를 포함하여 이루어지는 것을 특징으로 하는 사용변수제어/망변수제어(UPC/NPC)의 적응적 셀간격 조정방법.
KR1019940035750A 1994-12-21 1994-12-21 사용변수제어/망변수제어의(upc/npc) 적응적 셀간격 조정방법 Expired - Fee Related KR0129609B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940035750A KR0129609B1 (ko) 1994-12-21 1994-12-21 사용변수제어/망변수제어의(upc/npc) 적응적 셀간격 조정방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940035750A KR0129609B1 (ko) 1994-12-21 1994-12-21 사용변수제어/망변수제어의(upc/npc) 적응적 셀간격 조정방법

Publications (2)

Publication Number Publication Date
KR960027810A KR960027810A (ko) 1996-07-22
KR0129609B1 true KR0129609B1 (ko) 1998-04-14

Family

ID=19402756

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940035750A Expired - Fee Related KR0129609B1 (ko) 1994-12-21 1994-12-21 사용변수제어/망변수제어의(upc/npc) 적응적 셀간격 조정방법

Country Status (1)

Country Link
KR (1) KR0129609B1 (ko)

Also Published As

Publication number Publication date
KR960027810A (ko) 1996-07-22

Similar Documents

Publication Publication Date Title
US6205151B1 (en) ATM cell scheduler which uses a heap memory and associates timestamps with each channel
EP1192768B1 (en) A method for measurement-based connection admission control (mbac) in a packet data network
US5796735A (en) System and method for transmission rate control in a segmentation and reassembly (SAR) circuit under ATM protocol
US5432713A (en) Usage parameter control circuit for effecting policing control in an ATM network
US5509001A (en) Apparatus and method for controlling cells input to ATM network
US6137779A (en) Transmission rate calculation scheme using table-lookup
US6108303A (en) Method and apparatus for traffic control in a cell-based network
US7149185B1 (en) Measurement-based connection admission control (MBAC) device for a packet data network
US6504824B1 (en) Apparatus and method for managing rate band
EP0838924A1 (en) Method to determine a scheduled rate value to be used in a policing algorithm, and related policing device
US6134239A (en) Method for rejecting cells at an overloaded node buffer
US5999515A (en) Method and apparatus for shaping processing in which discard of ATM cell effectively performed
KR0129609B1 (ko) 사용변수제어/망변수제어의(upc/npc) 적응적 셀간격 조정방법
KR100343935B1 (ko) Ｉｍｔ-2000 시스템내 ａｔｍ 교환기에서의 ｄｂｗｒｒ 셀스케줄링 장치 및 방법
US7352754B2 (en) ATM-based data transmitting and receiving device and method
US5905710A (en) Method for controlling a re-emission interval in an asynchronous transfer mode interval controller
EP0596914B1 (en) Method and unit for the control of the cell flow in a telecommunication system according to the atm technique
KR100248409B1 (ko) 에이티엠 가입자 정합장치에서 대역비보증 및 비실시간 서비스를 위한 버퍼 제어장치
WO1994015438A1 (en) Device for the conversion of data blocks, frame structured, into atm cells and vice versa
JP3159961B2 (ja) セル受信側装置及びトラヒック制御システム
KR100276079B1 (ko) 버킷 칼렌다를 이용한 셀 스페이서 및 그 제어방법
KR970002720B1 (ko) Atm 통신방식의 aal 중재장치
KR100319456B1 (ko) 비동기 전송 모드 교환기에서 보증 프레임 속도에 대한사용 파라미터 제어시스템 및 그 방법
JP3492861B2 (ja) Ａｔｍ交換方式におけるトラヒック平滑化装置
KR0151911B1 (ko) 에이티엠 망에서 출력대역제어를 위한 셀 간격 제어 장치 및 그 방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

Fee payment year number: 1

St.27 status event code: A-2-2-U10-U11-oth-PR1002

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R11-asn-PN2301

St.27 status event code: A-5-5-R10-R13-asn-PN2301

PR1001 Payment of annual fee

Fee payment year number: 4

St.27 status event code: A-4-4-U10-U11-oth-PR1001

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R11-asn-PN2301

St.27 status event code: A-5-5-R10-R13-asn-PN2301

R17-X000 Change to representative recorded

St.27 status event code: A-5-5-R10-R17-oth-X000

PR1001 Payment of annual fee

Fee payment year number: 5

St.27 status event code: A-4-4-U10-U11-oth-PR1001

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R11-asn-PN2301

St.27 status event code: A-5-5-R10-R13-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R11-asn-PN2301

St.27 status event code: A-5-5-R10-R13-asn-PN2301

PR1001 Payment of annual fee

Fee payment year number: 6

St.27 status event code: A-4-4-U10-U11-oth-PR1001

PR1001 Payment of annual fee

Fee payment year number: 7

St.27 status event code: A-4-4-U10-U11-oth-PR1001

FPAY Annual fee payment

Payment date: 20041101

Year of fee payment: 8

PR1001 Payment of annual fee

Fee payment year number: 8

St.27 status event code: A-4-4-U10-U11-oth-PR1001

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Not in force date: 20051112

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

St.27 status event code: A-4-4-U10-U13-oth-PC1903

PC1903 Unpaid annual fee

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20051112

St.27 status event code: N-4-6-H10-H13-oth-PC1903

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R11-asn-PN2301

St.27 status event code: A-5-5-R10-R13-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R11-asn-PN2301

St.27 status event code: A-5-5-R10-R13-asn-PN2301

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R11-asn-PN2301

St.27 status event code: A-5-5-R10-R13-asn-PN2301

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000