KR100187663B1

KR100187663B1 - Reticle used in manufacturing semiconductor devices

Info

Publication number: KR100187663B1
Application number: KR1019960002763A
Authority: KR
Inventors: 이두희
Original assignee: 김주용; 현대전자산업주식회사
Priority date: 1996-02-06
Filing date: 1996-02-06
Publication date: 1999-06-01
Anticipated expiration: 2016-02-06
Also published as: KR970063403A

Abstract

본 발명은 반도체 소자 제조용 래티클에 관한 것으로, 웨이퍼의 오정렬로 인해 발생되는 패턴의 균일도 저하를 방지하기 위하여 노광 필드부의 외측 각 모서리 부분에 크기가 서로 다른 다수의 패턴이 형성된 모니터 링부를 형성하므로써 웨이퍼의 수평도 및 초점 거리를 정확하고 빠르게 조절할 수 있으며, 또한 패턴의 균일도 소자의 수율이 증대될 수 있도록 한 반도체 소자 제조용 래티클에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a reticle for manufacturing a semiconductor device. In order to prevent the uniformity of a pattern caused by misalignment of a wafer, a wafer is formed by forming a plurality of patterns having different patterns at each outer corner of the exposure field. It relates to a reticle for manufacturing a semiconductor device that can adjust the horizontality and the focal length of the precisely and quickly, and also to increase the yield of the pattern uniformity of the device.

Description

Reticle for Semiconductor Device Manufacturing

제1도는 본 발명에 따른 반도체 소자 제조용 래티클의 평면도.1 is a plan view of a reticle for manufacturing a semiconductor device according to the present invention.

제2도는 제1도에 도시된 모니터링부의 확대 평면도.2 is an enlarged plan view of the monitoring unit shown in FIG.

제3도는 제1도의 반도체 소자 제조용 래티클을 이용한 사진 공정에 의해 패턴이 형성된 웨이퍼의 평면도.3 is a plan view of a wafer on which a pattern is formed by a photolithography process using the reticle for manufacturing a semiconductor device of FIG.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1 : 기판 2 : 스크라이브 라인1 substrate 2 scribe line

3A 내지 3C : 정렬 타겟 4A 내지 4D : 제1 내지 제4모니터링부3A to 3C: alignment targets 4A to 4D: first to fourth monitoring units

5 : 노광 필드 7 : 패턴5: exposure field 7: pattern

8 : 웨이퍼 13A 내지 13C : 제1 내지 제3정렬 패턴8 wafer 13A to 13C first to third alignment pattern

14A 내지 14D : 제1 내지 제4모니터링 패턴부14A to 14D: first to fourth monitoring pattern parts

17 : 모니터 패턴17: monitor pattern

본 발명은 반도체 소자 제조용 래티크렝 관한 것으로, 특히 노광 공정시 웨이퍼의 수평도 및 초점 거리를 빠르고 정확하게 조절 할 수 있도록 한 반도체 소자 제조용 래티클에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a lattice for manufacturing semiconductor devices, and more particularly to a reticle for manufacturing semiconductor devices, which enables to quickly and accurately adjust the horizontality and focal length of a wafer during an exposure process.

일반적으로 반도체 소자를 제조하기 위해서는 도전층, 절연막 등과 같은 여러 가지의 층을 형성해야 하며, 각각의 층을 형성한 후에는 필요한 부분은 남기고 필요없는 부분은 제거시키기 위한 패터닝 공정이 필요하다. 이와 같은 패터닝 공정은 사진(Lithography) 및 식각(Etch) 공정에 의해 이루어지는데, 상기 사진 공정은 감광막(Photoresist)을 도포하고 소정의 래티클(Reticle)을 이용하여 상기 감광막을 노광(Exposure)시킨 후 현상(Develop)시켜 감광막 패턴을 형성하는 과정이고, 상기 식각 공정은 사진 공정에 의해 얻어진 상기 감광막 패턴을 마스크(Mask)로 이용하여 패터닝 하고져 하는 층의 노출된 부분을 제거시키는 과정이다. 즉, 상기 패터닝 공정은 래티클상에 레이-아웃(Lay-out)된 패턴을 소정의 층에 그대로 구현시키는 기술이다. 그런데 상기 노광 공정시 노광 장비(Stepper)의 스테이지(Stage)상에 장착된 웨이퍼의 수평(Level) 상태가 정확히 조절되지 않은 경우 상기 웨이퍼의 중아부와 주변부 또는 주변부간의 패턴이 서로 다르게 형성되는 현상이 발생된다. 이를 방지하기 위해서는 상기 웨이퍼의 각 부분에 형성된 패턴의 폭을 임계 치수(Critical Dimension) 측정 장비를 이용하여 각각 측정하고, 측정된 결과에 따라 상기 스테이지의 위치를 수직 또는 수평으로 이동시켜 상기 웨이퍼의 수평도를 조절한다. 그러나 이와 같은 조치는 작업자에 따라 일정치 않고, 상기 임계 치수 측정 장비의 상태에 따라 다르게 실시되기 때문에 소자의 수율에 영향을 미치게 된다.In general, in order to manufacture a semiconductor device, various layers such as a conductive layer and an insulating film must be formed, and after each layer is formed, a patterning process is required to remove necessary portions while leaving the necessary portions. The patterning process is performed by a lithography and etching process, and the photolithography process is performed by applying a photoresist and exposing the photoresist using a predetermined reticle. It is a process of developing a photoresist pattern by developing, and the etching process is a process of removing exposed portions of the layer to be patterned by using the photoresist pattern obtained by a photo process as a mask. In other words, the patterning process is a technique of embodying a pattern laid out on a reticle in a predetermined layer. However, when the level of the wafer mounted on the stage of the exposure apparatus is not accurately adjusted during the exposure process, a phenomenon in which patterns between the middle part of the wafer and the periphery or periphery of the wafer are different from each other is formed. Is generated. In order to prevent this, the width of the pattern formed on each part of the wafer is measured by using a critical dimension measuring device, and the position of the stage is moved vertically or horizontally according to the measured result to horizontally Adjust the degree. However, this measure affects the yield of the device because it is not constant according to the operator and is differently performed according to the state of the critical dimension measuring equipment.

따라서 본 발명은 노광 필드부의 외측 각 모서리 부분에 크기가 서로 다른 다수의 패턴이 형성된 모니터링부를 형성하므로써 상기한 단점을 해소할 수 있는 반도체 소자 제조용 래티클을 제공하는데 그 목적이 있다.Accordingly, an object of the present invention is to provide a reticle for manufacturing a semiconductor device capable of solving the above-mentioned disadvantages by forming a monitoring unit in which a plurality of patterns having different sizes are formed on each outer edge portion of the exposure field unit.

상기한 목적을 달성하기 위한 본 발명은 선택적으로 크롬이 코팅될 수 있는 기판과, 회로 패턴이 형성되며, 웨이퍼의 노광될 다이와 일치되도록 상기 기판의 중앙부에 형성된 노광 필드부와, 상기 기판의 세 모서리 부분에 형성되며, 상기 노광 필드부의 경계를 나타내기 위한 정렬 타겟과, 상기 노광 필드부 외측의 네 모서리 부분에 형성되며, 크기가 서로 다른 다수의 패턴이 형성된 모니터링부로 이루어지는 것을 특징으로 하며, 상기 모니터링부에 형성된 패턴은 바 패턴 또는 콘택 홀 패턴인 것을 특징으로 한다.The present invention for achieving the above object is a substrate that can be selectively coated with chromium, a circuit pattern is formed, the exposure field portion formed in the center of the substrate to match the die to be exposed of the wafer, and three corners of the substrate And an alignment target formed at a portion, the alignment target for indicating a boundary of the exposure field portion, and a monitoring portion formed at four corner portions outside the exposure field portion and having a plurality of patterns having different sizes. The pattern formed on the portion may be a bar pattern or a contact hole pattern.

이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.Hereinafter, with reference to the accompanying drawings will be described in detail the present invention.

제1도는 본 발명에 따른 반도체 소자 제조용 래티클의 평면도이고, 제2는 제1도에 도시된 모니터링부의 확대 평면도이다.FIG. 1 is a plan view of a reticle for manufacturing a semiconductor device according to the present invention, and FIG. 2 is an enlarged plan view of the monitoring unit shown in FIG.

본 발명에 따른 반도체 소자 제조용 래티클은 제1도에 도시된 바와 같이 웨이퍼의 노광될 다이(Die)와 일치되는 기판(1)의 중앙부에 회로 패턴이 형성된 노광 필드부(5)가 형성되고, 상기 기판(1)의 세 모서리 부분에는 상기 노광 필드부(5)의 경계를 나타내기 위한 제1 내지 제3정렬 타겟(Fit Target; 3A 내지 3C)이 각각 형성되되, 상기 제2정렬 타겟(3B)은 상기 기판(1)의 일측 하단 모서리부에 형성되고, 상기 제1 및 제3정렬 타겟(3A 및 3C)은 상기 제2정렬 타겟(3B)으로부터 수직 및 수평으로 소정거리 이격된 상기 기판(1)에 형성된다. 또한 상기 기판(1)은 사용되는 감광막의 종류에 따라 크롬(Cr)을 선택적으로 코팅(Coating)시킬 수 있는 석영 기판을 이용한다. 그리고 상기 노광 필드부(5) 일측 외부의 상부 및 하부에는 상기 노광 필드부(5)와 인접되도록 제1 및 제4모니터링부(4A 및 4D)가 각각 형성되며, 상기 노광 필드부(5) 다른 일측 외부의 상부 및 하부에는 상기 노광 필드부(5)와 인접되도록 제2 및 제3모니터링부(4B 및 4C)가 각각 형성된다. 또한 상기 제1 내지 제4모니터링부(4A 내지 4D)에는 제2도에 도시된 바와 같이 크기가 서로 다른 다수의 패턴(7)이 형성되며, 상기 패턴(7)은 바(Bar) 패턴 또는 콘택 홀(Contact Hole) 패턴으로 이루어진다. 그러면 상기와 같이 구성된 반도체 소자 제조용 래티클을 이용한 사진 공정을 제3도를 참조하여 설명하면 다음과 같다.In the reticle for manufacturing a semiconductor device according to the present invention, as shown in FIG. 1, an exposure field portion 5 having a circuit pattern formed on a central portion of a substrate 1 corresponding to a die to be exposed of a wafer is formed. First to third alignment targets 3A to 3C are formed at three corners of the substrate 1 to indicate the boundary of the exposure field portion 5, respectively, and the second alignment target 3B is formed. ) Is formed at one lower edge portion of the substrate 1, and the first and third alignment targets 3A and 3C are spaced apart from each other vertically and horizontally from the second alignment target 3B by the substrate ( 1) is formed. In addition, the substrate 1 uses a quartz substrate capable of selectively coating chromium (Cr) according to the type of photoresist used. First and fourth monitoring units 4A and 4D are formed at upper and lower portions of the outside of one side of the exposure field unit 5 so as to be adjacent to the exposure field unit 5, respectively. Second and third monitoring units 4B and 4C are formed at upper and lower portions of one side to be adjacent to the exposure field unit 5, respectively. In addition, a plurality of patterns 7 having different sizes are formed in the first to fourth monitoring units 4A to 4D, and the patterns 7 may be bar patterns or contacts. It consists of a hole pattern. Next, a photographic process using the reticle for manufacturing a semiconductor device configured as described above will be described with reference to FIG. 3.

감광막이 형성된 웨이퍼(8)를 노광 장비의 스테이지상에 장착시킨 후 상기 반도체 소자 제조용 래티클을 사용하여 상기 웨이퍼(8)의 제1 내지 제4노광 필드(FA, FB, FC 및 FD)를 각각 노광시킨다. 그리고 상기 감광막을 현상시킨다. 이때 상기 제3노광 필드(FC) 일측 모서리부의 스크라이브 라인(2)상에는 제1 내지 제3정렬 패턴(13A 내지 13C)이 각각 형성된다. 그리고 상기 제1 내지 제4노광 필드(FA, FB, FC 및 FD)와 인접된 상기 스크라이브 라인(2)상에는 제1 내지 제4모니터링 패턴부(14A 내지 14D)가 각각 형성되며, 상기 제1 내지 제4모니터링 패턴부(14A 내지 14D) 각각에는 상기 패턴(7)과 일치되는 부분에 각각의 모니터 패턴(17)이 형성된다. 여기서 상기 제1 내지 제3정렬 패턴(13A 내지 13C)은 상기 반도체소자 제조용 래티클에 형성된 제1 내지 제3정렬 타겟(3A 내지 3C)에 의해 형성된 패턴이고, 상기 제1 내지 제4모니터링 패턴부(14A 내지 14D)에 형성된 각각의 모니터 패턴(17)은 상기 반도체 소자 제조용 래티클에 형성된 제1 내지 제4모니터링부(4A 내지 4D)의 패턴(7)에 의해 형성된 패턴이다. 이때 상기 제1 내지 제4모니터링 패턴부(14A 내지 14D)에 형성된 각각의 모니터 패턴(17)의 상태를 검사하여 상기 웨이퍼(8)의 수평도를 쉽게 검사할 수 있다. 예를 들어 0.25μm의 폭을 갖는 패턴을 형성하는 경우 상기 제3모니털이 패턴부(14C)의 0.4μm이하의 폭을 갖는 모니터 패턴(17)들이 형성되지 않았다면 상기 제3노광 필드(FC) 부분의 수평도가 정확히 조절되지 않았음을 나타낸다. 그러므로 이를 고려하여 상기 웨이퍼(8)의 수평도가 조절되도록 상기 스테이지를 이동시킨다.After mounting the wafer 8 on which the photoresist film was formed on the stage of the exposure equipment, the first to fourth exposure fields FA, FB, FC and FD of the wafer 8 were respectively formed by using the semiconductor element manufacturing reticle. It exposes. Then, the photosensitive film is developed. In this case, first to third alignment patterns 13A to 13C are formed on the scribe line 2 at one corner of the third exposure field FC. First to fourth monitoring pattern portions 14A to 14D are formed on the scribe lines 2 adjacent to the first to fourth exposure fields FA, FB, FC, and FD, respectively. Each of the fourth monitoring pattern portions 14A to 14D is provided with a respective monitor pattern 17 at a portion corresponding to the pattern 7. Here, the first to third alignment patterns 13A to 13C are patterns formed by the first to third alignment targets 3A to 3C formed on the semiconductor device manufacturing reticle, and the first to fourth monitoring pattern portions. Each monitor pattern 17 formed at 14A to 14D is a pattern formed by the pattern 7 of the first to fourth monitoring portions 4A to 4D formed on the semiconductor element manufacturing reticle. At this time, it is possible to easily inspect the horizontality of the wafer 8 by inspecting the state of each monitor pattern 17 formed in the first to fourth monitoring pattern portions 14A to 14D. For example, in the case of forming a pattern having a width of 0.25 μm, the third exposure field part FC is formed if the third monitor has not formed monitor patterns 17 having a width of 0.4 μm or less of the pattern portion 14C. Indicates that the level of is not adjusted correctly. Therefore, in consideration of this, the stage is moved to adjust the level of the wafer 8.

상술한 바와 같이 본 발명에 의하면 노광 필드부의 외측 각 모서리부에 모니터링부가 형성된 래티클을 이용하여 스크라이브 라인상에 모니터링 패턴부를 형성하고, 상기 모니터링 패턴부에 형성된 각각의 모니터 패턴을 검사하므로써 웨이퍼의 수평도 및 초점 거리를 정확하고 빠르게 조절할 수 있다. 또한 패턴의 균일도 향상으로 소자의 수율이 증대될 수 있는 탁월한 효과가 있다.As described above, according to the present invention, a monitoring pattern portion is formed on a scribe line by using a reticle in which a monitoring portion is formed at each outer corner of the exposure field portion, and horizontal inspection of the wafer is performed by inspecting each monitor pattern formed on the monitoring pattern portion. The degree and focal length can be adjusted accurately and quickly. In addition, there is an excellent effect that the yield of the device can be increased by improving the uniformity of the pattern.

Claims

In a reticle for manufacturing a semiconductor device, a substrate on which chromium can be selectively coated, a circuit pattern is formed, and an exposure field portion formed at a center portion of the substrate so as to coincide with a die to be exposed on the wafer, and three corner portions of the substrate. And an alignment target for indicating a boundary of the exposure field part, and a monitoring part formed at four corners outside the exposure field part and having a plurality of patterns having different sizes. .

The reticle for manufacturing a semiconductor device according to claim 1, wherein the pattern formed in the monitoring unit is a bar pattern.

The reticle of claim 1, wherein the pattern formed in the monitoring unit is a contact hole pattern.