[go: up one dir, main page]

KR100198382B1 - 멀티-부팅 기능을 갖는 컴퓨터 장치 - Google Patents

멀티-부팅 기능을 갖는 컴퓨터 장치 Download PDF

Info

Publication number
KR100198382B1
KR100198382B1 KR1019960014793A KR19960014793A KR100198382B1 KR 100198382 B1 KR100198382 B1 KR 100198382B1 KR 1019960014793 A KR1019960014793 A KR 1019960014793A KR 19960014793 A KR19960014793 A KR 19960014793A KR 100198382 B1 KR100198382 B1 KR 100198382B1
Authority
KR
South Korea
Prior art keywords
boot
rom
output
selection signal
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019960014793A
Other languages
English (en)
Other versions
KR970076211A (ko
Inventor
박지경
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019960014793A priority Critical patent/KR100198382B1/ko
Priority to US08/852,874 priority patent/US6079016A/en
Publication of KR970076211A publication Critical patent/KR970076211A/ko
Application granted granted Critical
Publication of KR100198382B1 publication Critical patent/KR100198382B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G06F9/4406—Loading of operating system
    • G06F9/441—Multiboot arrangements, i.e. selecting an operating system to be loaded

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Human Computer Interaction (AREA)
  • Stored Programmes (AREA)

Abstract

본 발명은 컴퓨터 장치에 관한 것으로 복수개의 부트-롬과 이들을 선택적으로 작동시켜 부팅이 이루어지도록 하는 회로를 구비한 멀티-부팅 기능을 갖는 컴퓨터 장치에 관한 것으로서, 제1부트-롬(50)과 제2부트-롬(52)을 각각 구비하고 이들을 선택적으로 작동되게 하는 부트롬선택부(75)와 선택 신호를 인가하는 부트롬선택신호 발생부(60)를 구비하여, 필요에 따라 여러 개의 부트-롬 중 하나를 선택하여 부팅 되도록 할 수 있다. 또한 컴퓨터 장치가 동작중인 경우에도 소프트웨적으로 원하는 부트-롬에 데이터를 기입 할 수 있다.

Description

멀티 -부팅 기능을 갖는 컴퓨터 장치
제1도는 컴퓨터 장치의 구성을 보이는 블록도.
제2도는 롬의 기본적인 단자들과 이들에 인가되는 신호들을 보이는 도면.
제3도는 제2도에 도시된 롬의 동작에 따른 타이밍도.
제4도는 종래의 컴퓨터 장치의 부팅 과정 에 따른 순서도.
제5도는 본 발명의 바람직한 실시예에 따른 상세 블록도.
제6도는 제5도의 부트-롬 선택부의 블록도.
제7도는 제6도의 부트-롬 선택회로의 바람직 한 실시예에 따른 상세 회로도.
제8도는 본 발명의 멀티 -부팅 기능을 갖는 컴퓨터 장치의 부팅 과정을 보이기 위한 순서도.
* 도면의 주요부분에 대한 부호의 설명
70 : 마이크로 프로세서 75 : 부트-롬 선택부
80 : 기입인에이블신호 출력부 90 : 칩선택신호 출력부
81 : 1비트 레지스터 91 : 래치부
[산업상의 이용분야]
본 발명은 컴퓨터 장치에 관한 것으로서, 구체적으로는 복수개의 부트 -롬과 이들을 선택 적으로 작동시켜 부팅이 이루어지도록하는 회로를 구비한 멀티-부팅 기능을 갖는 컴퓨터 장치에 관한 것이다.
[종래의 기술 및 그의 문제점]
제 1도는 컴퓨터 장치의 구성을 보이는 블록도이다.
제1도에 도시된바와 같이, 현재, 컴퓨터 장치는 일반적으로 다음과 같은 구성을 .갖고 있다. 그 구성은, 컴퓨터 장치의 전반을 제어 하는 중앙처리 장치(2) 즉, 마이크로프로세서와, 외 부와의 입·출력 기능을 갖는 입·출력장치 (4)와, 프로그램과 각종 데이터가 저장되는 기억 장치(12)로 구성된다. 상기 기억장치 (12)는 중앙처리장치(2)에 의해 실행되는 프로그램과 데이터가 저장되는 주기억장치(6)와, 주기억장치(6)와 더불어 보조적인 저장기능을 갖는 보조기억장치(8)와, 컴퓨터장치에 전원 인가되거나 컴퓨터 장치를 재구동하기 위한 리셋시에 최초로 수행되는 프로그램 즉, 부팅 프로그램이 저장된 부트-롬(10)으로 구성된다.
일반적으로 부트-롬(10)에 저장된 프로그램을 부팅 프로그램 또는 BIOS프로그램 (Basic Input/output System program)이라 한다. 부팅 프로그램은 컴퓨터 장치의 초기화 및 자체 진단, OS부팅을 위한 초기화 등의 기능을 수행한다. 또한 컴퓨터 장치의 하드웨어정보와 외 부와의 기본적인 입출력을 위한 기능(BIOS 기능)을 포함하여 구성된다. 이러한 부팅 프로그램이 저장된 부트-롬(10)을 다르게 표현하여 BIOS-롬이라 하기도 한다.
일반적으로 부트-롬(10)은 EPROM(Erasable PROM), EEPROM(Elec-trically Erasable PROM)등을 사용하여 왔으나, 근래에 들어 반복하여 재프로그래밍이 편리한 플래쉬 -롬(flash ROM)을 사용하는 경향으로 되어 가고 있다. 이상과 같은 컴퓨터 장치의 여러 구성 요소는 각종의 신호를 교환하기 위한 버스선(bus line, 14)과 연결되어 필요에 따라 신호를 교환한다
상기 부트 프로그램은 제조회사에 따라 각기 조금의 상이한 점을 가지고 있으나 대부분 다음과 같은 과정을 수행하는 부분을 포함하고 있다.
부트 프로그램은, 컴퓨터장치에 전원이 인가되거나, 작동중인 컴퓨터장치를 다시 재구동시 키기 위한 리셋시에 최초로 수행되는 프로그램이다. 우선 컴퓨터 장치가 파워 -온(또는 리 셋)되어 구동(재구동)을 시작하면 컴퓨터장치의 중앙처리장치(2)는 특정 부분의 어드레스(address)에 있는 명령어를 패치(fetch)하여 실행하게 된다. 여기서 특정 부분의 어드레스가 부트 -롬(10) 메모리상의 어드레스가 된다. 이때, 부팅 프로그램의 순서에 따라 순차적으로 프로그램이 실행된다. 컴퓨터장치에 구성된 각각의 요소들에 대한 이상 유무를 검사하고, 설정된 초기값에 따라 컴퓨터장치에 구성된 각각의 요소들을 초기화한다.
제2도는 롬의 기본적인 단자들과 이들에 인가되는 신호들을 보이는 도면이고, 제3도는 제2도에 도시된 롬의 동작에 따른 타이밍도이다.
제2도 및 제3도를 참조하여 , 롬으로부터 데이터가 출력되거나, 롬에 데이터가 기입되는 일반적인 과정은 컴퓨터 장치의 중앙처리장치에 의해 제어된다. 이러한 롬의 동작과정을 설 명 하면 다음과 같다.
먼저, 롬을 활성화시키기 위한 신호인 로우레벨의 칩선택신호(chlp select signal,)가 롬의단자에 인가된다. 이에 따라 롬은 활성화 상태로 들어간다. 이어서, 롬의 어드레스를 지정하기 위한 어드레스 신호 (addr(n:0))가 어드레스단자(An-A0)에 인가된다. 데이터를 롬으로부터 읽기 위해서는 로우레벨의 출력인에이블신호(out enable signal,)가단자에 인가되고, 지정된 어드레스의 메모리 영역에 저장된 데이터가 데이터 입출력 단자(Dm-D0)로 출력된다. 데이터를 기입하기 위해서는 기입인에이블신호(write enable signal,)가 롬의단자에 인가되고 데이터 입출력단자(Dm∼D0)로 데이터가 입력되어 지정된 어드레스의 메 모리 영역에 기입된다.
제4도는 종래의 컴퓨터 장치의 부팅 과정을 보이기 위한 순서도이다.
제4도를 참조하여, 컴퓨터 장치가 부팅되는 과정을 순차적으로 설명하면 다음과 같다.
제4도에 있어서, 컴퓨터 장치가 파워-온되는 단계 20과, 이어지는 단계 22에서는 파워-온 된 후 컴퓨터 장치에 구성된 각 요소들이 안정적으로 동작되기 위해 소정의 시간동안 리셋 된다. 이어, 단계 24에서, 컴퓨터 장치의 중앙처리장치 즉, 마이크로 프로세서는 부트-롬에 저장된 부팅 프로그램에 따라 순차적으로 이를 수행한다. 단계 24에서, 부트 프로그램의 순차적인 진행에 따라 컴퓨터 장치의 각각의 요소들이 초기화된다. 단계 26이 진행 되면서 단계 28에서는 자체진단기능(Power-On Self-Test, POST)이라고 불리는 기능이 수행되며, 에러가 발생되지 않으면 단계 30으로 진행하고, 에러가 발생되면 단계 40으로 진행 된다.
단계 30에서는, 컴퓨터 장치를 운용하기 위한 운용프로그램(OS, operating system)에 의한 부팅 과정이 수행되고, 단계 32로 진행하여 부팅 프로그램에 의한 하드웨어적인 부팅 과정 이 종료된다. 단계 40에서는, 발생된 에러에 대응된 에러 메시지를 모니터에 출력하고, 단계 42로 진행하여 종료된다.
그러나 상술한 바와 같은 종래의 컴퓨터 장치는 여러 문제점들을 가지고 있으며 그 문제 점 들을 설명하면 다음과 같다.
먼저, 현재의 부트-롬은 기억 용량이 제한적이다. 기억 용량을 크게 하는 경우 메모리 어 드레스를 많이 차지하게 되어 다른 메모리 영역이 상대적으로 줄어들게 되는 문제점이 있다.
또한 기억 용량의 제한으로 인하여 자체진단기능(POST)은 최소한의 진단 기능만을 가지 고 있게 된다. 따라서, 완벽한 자체진단기능을 수행하는 데에는 부족한 문제점이 있다. 이러 한 문제점을 보완하기 위하여 컴퓨터 장치의 각 요소를 상세히 진단하기 위한 프로그램 (diagnostic program)이 있기는 하지만, 이는 반드시 하드웨어적인 부팅이 수행되고 OS부팅까지 이루어진 후에야 실행시킬 수 있는 문제점이 있다.
다른 문제점은, 부트-롬에 저장된 여러 초기값들은 사용자에 의해 프로그램 될 수 있도록 하고 있으므로, 만약 사용자에 의해 잘못 프로그램 되면 부트-롬에 의한 부팅이 재대로 이 루어지지 못하는 경우가 발생될 수 있고, 심한 경우는 부트-롬의 재 프로그램이 불가능한 경우도 발생될 수 있다.
또 다른 문제점은, 부트-롬이 하나만 구비되어 있으므로 부트-롬에 문제가 발생되면 근본적으로 컴퓨터 장치를 구동시킬 수 없는 문제점이 있다.
[발명의 목적]
따라서 본 발명의 목적은 상술한 여러 문제점을 해결하기 위해 제안된 것으로서, 소정의 하드웨어적인 부팅 과정을 수행하는 BIOS프로그램이 저장된 복수개의 부트-롬과 복수개 의 부트-롬 중에 하나의 부트-롬을 선택할 수 있는 부트-롬 선택회로를 컴퓨터 장치에 구비 하여 하나의 부트-롬에 문제가 발생되면 다른 부트-롬으로 컴퓨터 장치를 부팅할 수 있도록 하는 멀티-부팅 기능을 갖는 컴퓨터 장치를 제공하는 데 있다.
[발명의 구성]
상술한 목적을 달성하기 위한 본 발명의 특징에 의하면, 멀티-부팅 기능을 갖는 컴퓨터 장치는 : 부팅 프로그램이 각각 저장되고, 어드레스 및 데이터 라인에 대해서 중첩되어 있는 복수개의 메모리 부와; 상기 복수개의 메모리부 중 하나를 선택하기 위한 선택신호들을 출력하는 부트-롬 선택신호 발생부와, 마이크로 프로세서로부터 제공되는 메모리 제어 신호들을 입력 받고, 상기 선택신호들을 입력받아 이에 응답하여 상기 메모리부 중 하나를 선택 적으로 작동시키기 위한 제어 신호들을 출력하는 부트-롬 선택부를 포함하는 구성을 갖는다.
이 실시예에 있어서, 상기 메모리부는 전기적으로 데이터를 재 기입할 수 있는 플래시 -롬을 사용하는 제1부트-롬과, 제2부트-롬을 포함한다.
이 실시예에 있어서, 상기 부트-롬 선택신호 발생부는 상기 제 1부트-롬을 선택하기 위한 제 1선택신호를 출력하는 제 1리셋스위치와; 상기 제2부트-롬을 선택하기 위한 제2선택신호를 출력하는 제2리셋스위치를 포함한다.
이 실시예에 있어서, 상기 부트-롬 선택신호 발생부는, 복수개의 키들이 조합된 각각의 신 호를 출력하는 키보드와; 상기 키보드로부터 출력되는 소정의 신호들의 입력에 응답하여 상기 제 1,2선택신호들 중 하나를 선택적으로 출력하는 키보드 컨트롤러를 포함한다.
이 실시예에 있어서, 상기 부트-롬 선택신호 발생부는, 상기 제 1부트-롬을 선택하기 위한 제 1선택신호를 출력하는 제 1리셋스위치와; 상기 제2 부트-롬을 선택하기 위한 제2선택신호를 출력하는 제2리셋스위치와; 복수개의 키들이 조합된 각각의 신호를 출력하는 키보드와; 상기 키보드로부터 출력되는 소정의 신호들의 입력에 응답하여 상기 제1,2선택신호들 중 하나를 선택적으로 출력하는 키보드 컨트롤러를 포함한다.
이 실시예에 있어서, 상기 부트-롬 선택부는, 상기 마이크로 프로세서로부터 제공되는 기 입인에이블신호와 기입선택신호를 입력받고, 상기 부트-롬 선택신호 발생부로부터 제공되 는 제1선택 신호를 입력받아 이에 응답하여 제 1기입인에이블신호를 출력하고, 상기 기입 선택신호의 입력에 응답하여 제2기입인에이블신호 및 제2부트-롬 선택신호를 출력하는 기 입인에이블신호 출력부와; 상기 마이크로 프로세서로부터 제공되는 칩 선택신호와 상기 부트-롬 선택신호 발생부로부터 제공되는 제 1,2선택신호를 입력 받고, 상기 제 1선택신호의 입력에 응답하여 제 1칩 선택신호를 출력하고, 상기 제2 선택신호의 입력에 응답하여 제2칩선택신호를 출력하고, 상기 제2부트-롬 선택신호를 입력받아 상기 제2칩 선택신호를 출력 하는 칩 선택신호 출력부를 포함한다 .
이 실시예에 있어서, 상기 기입인에이블신호 출력부는 상기 제1선택신호를 입력받아 클리 어되고, 상기 기입선택신호를 입력받아 저장하고, 상기 제 2부트-롬 선택신호를 출력하는 레지스터와; 상기 레지스터의 출력과 상기 기입선택신호를 입력받아 상기 제 1기입인에이 블신호를 출력하는 제 1오아게이트와; 상기 기입인에이블신호를 반전출력하는 제1인버터와; 상기 레지스터의 출력과 상기 인버터의 출력을 입력받아 상기 제2기입인에이블신호를 출력 하는 제1난드게이트를 포함한다.
이 실시예에 있어서, 상기 칩 선택신호 출력부는 상기 제1선택신호를 입력받아 클리어되고, 전원전압단자에 입력단자가 연결되며 상기 제2선택신호를 동기신호로 입력받아 입력신호를 래치하여 출력단자로 출력하는 래치부와; 상기 래치부의 출력을 반전하여 출력하는 제2인버터와; 상기 제2부트-롬 선택신호를 반전하여 출력하는 제3인버터와; 상기 제2인버터의 출 력과 상기 제3인버터의 출력을 입력받는 앤드게이트와; 상기 래치부의 출력과 상기 제2부트-롬 선택신호를 입력받는 제2오아게이트와; 상기 칩 선택신호를 반전 출력하는 제4인버터 와; 상기 앤드게이트의 출력과 상기 제4인버터의 출력을 입력 받아 상기 제 1칩 선택신호를 출력하는 제2난드게이트와; 상기 제2오아게이트의 출력과 상기 제4인버터의 출력을 입력받아 상기 제2칩 선택신호를 출력하는 제3난드게이트를 포함한다.
[작용]
상술한 멀티 -부팅 기능을 갖는 컴퓨터 장치에 의하면, 복수개의 부트-롬 중 어느 하나에 의해 컴퓨터 장치가 하드웨어적인 부팅 과정이 수행되도록 할 수 있다.
[실시예]
이하 본 발명의 실시예를 첨부 도면 제5도 내지 제8도에 의거하여 상세히 설명한다.
제5도 내지 제7도를 참조하면, 본 발명의 신규한 멀티 -부팅 기능을 갖는 컴퓨터 장치는, 제 1부트-롬(50)과 제2부트-롬(52)을 각각 구비하고 이들을 선택적으로 작동되게 하는 부트롬선택부(75)와 선택신호를 인가하는 부트롬선택신호 발생부(60)를 구비하여, 필요에 따라 여러 개의 부트롬 중 하나를 선택하여 부팅 되도록 할 수 있다. 또한 컴퓨터 장치가 동작중인 경우에도 소프트웨적으로 원하는 부트-롬에 데이터를 기입할 수 있다.
제5도는 본 발명의 바람직한 실시예에 따른 상세 블록도이다.
제5도를 참조하면, 본 발명의 실시예에 따른 멀티 -부팅 기능을 갖는 컴퓨터 장치는, 제 1부트-롬(50)과 제2부트-롬(52)으로 구성된 메모리부와, 상기 제 1,2부트-롬(50,52) 중에 하나를 선택하기 위한 선택신호()를 출력하는 부트-롬 선택신호 발생부(60)와, 중앙처리장치(CPU)인 마이크로 프로세서(70)와, 상기 선택신호()를 입력받아 상기 제 1,2부트-롬(50,52)중 하나를 선택적으로 작동시키는 부트-롬 선택회로(75)가 구비된다.
또한, 상기 부트-롬 선택신호 발생부(60)는, 제1선택신호()를 발생시키는 제1리셋스위 치(62)와, 제2선택신호( RS2)를 발생시키는 제2리셋스위치(64)와, 키보드(66)와, 상기 키보드(66)로부터 키입력에 따른 출력신호를 입력받는 키보드 컨트롤러 (68)를 구비한다.
다음은 상술한 바와 같은 멀티-부팅 기능을 갖는 컴퓨터 장치의 동작에 대하여 상세히 설 명한다.
제5도를 참조하여, 컴퓨터 장치가 전원이 인가되는 파워 -온 시나 또는 제1리셋스위치 클릭하게 되면 제1선택신호()가 출력되게 된다. 그리고 제2선택신호( RS2)를 출력하기 위 해서는 제2리셋스위치 (64)를 클릭하면 된다. 또는 키보드(66)상에 특정키 예를 들면, 컨트롤키와 알트키와 델리트키를 모두 누르게 되면 키보드 컨트롤러는 제 1리셋신호()를 출력하게 된다. 그리고 다른 특정키 예를 들면 , 컨트롤키와 알트키와 엔드키를 모두 누르게 되면 키보드 컨트롤러(68)는 이를 인식하여 제2선택신호( RS2)를 출력하게 된다.
부트-롬 선택부(75)의 경우 그 동작은 다음과 같다 제1선택신호()의 입력에 응답하여 마이크로 프로세서(70)로부터 출력되는 칩 선택신호()를 입력받아 제1칩 선택신호()를 제1부트-롬(50)의단자로 출력하게 된다. 따라서 제1부트-롬(50)은 활성화된다 이후,부트-롬 선택부(75)는 마이크로 프로세서(70)로부터 기입인에이블신호()가 출력되면 이 를 입력받아 제 1기입인에이블신호()를 제 1부트-롬(50)의단자로 출력하게 된다.
또한, 부트-롬 선택부(75)에 제2선택신호( RS2)가 인가되는 경우는 상기 칩 선택 신호()를 입력받아 제2칩 선택신호()를 제2부트-롬(50)의단자로 출력하게 된다. 따라서 제2부트-롬(52)은 활성화된다.
한편, 마이크로 프로세서 (70)로부터 출력되는 출력인에이블신호()의 경우는 부트-롬이 활성화되지 않은 경우에는 출력인에이블신호()가 의미가 없음으로 상기 제 1,2선택신호()의 입력에 상관없이 제 1,2부 트-롬(50,52)에 동시에 입력되게 된다.
다음은 제6도 및 제7도를 참조하여 상술한 부트-롬 선택부(75)에 대하여 바람직한 실시예 를 상세히 설명한다. 제6도는 제5도의 부트-롬 선택부의 블록도이고, 제7도는 제6도의 부트-롬 선택회로의 바람직한 실시예에 따른 상세 회로도이다.
제6도에 있어서, 먼저 제1부트-롬(50) 선택되어 동작되는 과정을 설명한다.
부트-롬 선택부(75)는 칩 선택신호()와 제 1,2선택신호()를 입력받아 제1,2칩 선택신호()를 출력하는 칩 선택신호 출력부(90)와, 기입인에이블신호()와 기입선택신호(WS)를 입력받아 제2기입인에이블신호()와 제2부트-롬 선택신호(BR2S)를 출력하는 기입인에이블신호 출력부(80)로 구성된다.
상기 기입인에이블신호 출력부(80)는 1비트 레지스터 (81)와 다수개의 논리게이트로 구성 된다. 또한 칩 선택신호 출력부(90)는 래치부(91)와 다수개의 노리게이트로 구성된다. 상기 1비트 레지스터 (81)는 소정의 어드레스를 갖고, 마이크로 프로세서로부터 출력되는 1비트의 기입선택신호(WS)를 저장하고 이에 대응한 신호를 출력한다.
상기 래치부(91)와 1비트 레지스터 (81)는 제1선택신호()를 입력받아 각각 클리어된다. 그러므로 래치부(91)와 1비트 레지스터 (81)의 출력단자는 로우레벨의 신호를 출력하게 된 다. 그리고 앤드게이트(94)는 하이레벨의 신호를 출력하고, 제2오아게이트(95)는 로우레벨의 신호를 출력하게 된다.
따라서 제2난드게이트(97)의 출력은 칩 선택신호()의 입력에 따라 동일한 레벨의 신호를 출력하게 되고, 제3난드게이트(98)는 칩선택신호()의 입력에 상관없이 하이레벨의 신호를 출력하게 된다. 이때, 제1오아게이트(82)는 기입인에이블신호()의 입력에 따라 동일한 레벨의 신호를 출력하게 되며, 제1난드게이트(84)는 기입인에이블신호()의 입력에 상관없이 하이레벨의 신호를 출력하게 된다.
다음은 제2부트-롬(52)이 선택되어 동작되는 과정을 설명한다.
먼저, 제2선택신호(RS2)가 인가되면, 래치부의 입력 단자(Q)의 신호를 래치하여 출력 단자(Q)로 하이레벨의 신호를 출력한다. 이에 따라 앤드게이트(94)는 로우레벨의 신호를 출력 하고, 제2오아게이트(95)는 하이레벨의 신호를 출력한다. 그러므로 제3난드게이트(98)는 선 택신호()의 입력과 동일한 레벨의 신호를 출력하게 되고, 제2난드게이트(97)는 항상 하이 레벨의 신호를 출력하게 된다.
이상과 같이 제1,2선택신호()의 입력에 따라 제1,2부트-롬(50,52) 중 선택적으로 하나가 작동되게 된다.
다음은 소프트웨어 상에서 부트-롬을 선택하는 것에 대하여 설명한다.
제6도 및 제7도를 참조하여 , 마이크로 프로세서 (70)에서 1비트 레지스터(81)에 기입선택 신호(WS)를 출력하면, 1비트 레지스터 (81)는 하이레벨의 신호를 출력한다. 이에 따라 제2난드게이트(97)와 제1오아게이트(82)는 하이레벨의 신호를 출력하고, 제3난드게이트(98)와 제1난드게이트(84)는 각각 칩선택신호()와 기입인에이블신호()에 대응된 신호를 출력하게 된다.
이상과 같은 멀티 -부팅 기능을 갖는 컴퓨터 장치의 부팅 과정을 제8도를 참조하여 설명 한다. 제8도는 본 발명의 멀티-부팅 기능을 갖는 컴퓨터 장치의 부팅 과정을 보이기 위한 순서도이다.
먼저, 컴퓨터 장치가 파워 -온 되는 단계 100과, 단계 200에서 제 1부트-롬(50)에 의해 정상적으로 부팅이 되는가를 판단한다. 정상적으로 부팅이 이루어지면, 단계 104로 에러가 발생 되면 단계 110으로 진행한다.
단계 104에서는 제 1부트-롬(50)에 의해 정상적으로 부팅이 이루어진다. 단계 110에서는 오퍼레이터가 제2리셋스위치(64)를 클릭하여 제2선택신호를 발생시키면 제2부트-롬(52)이 작동되어 부팅과정이 수행되게 된다.
[발명의 효과]
상술한 바와 같이, 멀티-부팅 기능을 갖는 컴퓨터 장치에 의한 효과는 다음과 같다. 먼저, 복수개의 부트-롬 중 하나의 부트-롬에 의해 선택적으로 부팅 할 수 있으므로 어느 하나의 부트-롬에 문제가 발생되어도 다른 부트-롬에 의해 부팅이 가능한 효과가 있다.
또한 자체 진단기능의 경우, 최소한의 자체진단기능을 갖는 부트-롬과, 상세한 자체 진단기 능을 갖는 부트-롬을 각각 구비하여 필요에 따라 선택적으로 부팅 되도록 할 수 있으므로 OS부팅이 이루어지기 전에도 상세한 자체진단기능을 수행할 수 있는 효과가 있다.
그리고, 부트-롬에 설정된 데이터 값들을 변경하고자 하는 경우 하나의 부트-롬에 변경된 데이터 값들을 기입하고 이를 충분히 테스트하여 올바로 수행되면 원하는 부트-롬에 이를 복사하여 사용할 수 있으므로 안전하게 데이터 값을 변경할 수 있는 효과가 있다.

Claims (8)

  1. 부팅 프로그램이 각각 저장되고, 어드레스 및 데이터 라인에 대해서 중첩되어 있는 복수개 의 메모리부(50,52)와; 상기 복수개의 메모리부(50,52) 중 하나를 선택하기 위한 선택신호들()을 출력하는 부트-롬 선택신호 발생부(60)와; 마이크로 프로세서 (70)로부터 제공되 는 메모리 제어신호들()을 입력받고, 상기 선택신호들()을 입력받아 이에 응답하여 상기 메모리부(50,52) 중 하나를 선택적으로 작동시키기 위한 제어신호들을 출력하는 부트-롬 선택부(75)를 포함하는 멀티-부팅 기능을 갖는 컴퓨터 장치.
  2. 제1항에 있어서, 상기 메모리부(50,52)는 전기적으로 데이터를 재 기입할 수 있는 플래시-롬을 사용하는 제1부트-롬(50)과, 제2부트-롬(52)을 포함하는 멀티-부팅 기능을 갖는 컴퓨터 장치.
  3. 제1항에 있어서, 상기 부트-롬 선택신호 발생부(60)는, 상기 제1부트-롬(50)을 선택하기 위한 제1선택신호()를 출력하는 제1리셋스위치(62)와 ; 상기 제2부트-롬(52)을 선택하기 위한 제2선택신호(RS2)를 출력하는 제2리셋스위치(64)를 포함하는 멀티 -부팅 기능을 갖는 컴퓨터 장치.
  4. 제1항에 있어서, 상기 부트-롬 선택신호 발생부(60)는, 복수개의 키들이 조합된 각각의 신호를 출력하는 키보드(66)와; 상기 키보드(66)로부터 출력되는 소정의 신호들의 입력에 응답하여 상기 제1,2선택신호()들 중 하나를 선택적으로 출력하는 키보드 컨트롤러(68)를 포함하는 멀티 -부팅 기능을 갖는 컴퓨터 장치.
  5. 제1항에 있어서, 상기 부트-롬 선택신호 발생부(60)는, 상기 제1부트-롬(50)을 선택하기 위한 제1선택신호()를 출력하는 제1리셋스위치(62)와 ; 상기 제2부트-롬(52)을 선택하기 위한 제2선택신호( RS2)를 출력하는 제2리셋스위치(64)와, 복수개의 키들이 조합된 각각의 신호를 출력하는 키보드(66)와; 상기 키보드(66)로부터 출력되는 소정의 신호들의 입력에 응답하여 상기 제1,2선택신호()들 중 하나를 선택적으로 출력하는 키보드 컨트롤러 (68)를 포함하는 멀티 -부팅 기능을 갖는 컴퓨터 장치.
  6. 제1항에 있어서, 상기 부트-롬 선택부(75)는, 상기 마이크로 프로세서 (70)로부터 제공되는 기입인에이블신호()와 기입선택신호( WS)를 입력받고, 상기 부트-롬 선택신호 발생부(60)로부터 제공되는 제1선택신호()를 입력받아 이에 응답하여 제1기입인에이블신호()를 출력하고, 상기 기입선택신호(WS)의 입력에 응답하여 제2기입인에이블신호() 및 제2부트-롬 선택신호(BR2S)를 출력하는 기입인에이블신호 출력부(80)와; 상기 마이크로 프로세서(70)로부터 제공되는 칩선택신호()와 상기 부트-롬 선택신호 발생부(60)로부터 제공되는 제1,2선택신호()를 입력받고, 상기 제1선택신호()의 입력에 응답하여 제1칩 선택신호()를 출력하고, 상기 제2선택신호(RS2)의 입력에 응답하여 제2칩선택신호()를 출력하고, 상기 제2부트-롬 선택신호(BR2S)를 입력받아 상기 제2칩선택신호()를 출력하는 칩선택신호 출력부(90)를 포함하는 멀티 -부팅 기능을 갖는 컴퓨터 장치.
  7. 제6항에 있어서, 상기 기입인에이블신호 출력부(80)는, 상기 제1선택신호()를 입력받아 클리어되고, 상기 기입선택신호(WS)를 입력받아 저장하고, 상기 제2부트-롬 선택신호(BR2S)를 출력하는 레지스터 (81)와; 상기 래지스터 (81)의 출력과 상기 기입선택신호()를 입력 받아 상기 제 1기입인에이블신호()를 출력하는 제1오아게이트(82)와; 상기 기 입인에이블신호()를 반전출력 하는 제1인버터(83)와, 상기 레지스터(81)의 출력과 상기 인버터(83)의 출력을 입력받아 상기 제2기입인에이블신호()를 출력하는 제1난드게이트(84)를 포함하는 멀티-부팅 기능을 갖는 컴퓨터 장치.
  8. 제6항에 있어서, 상기 칩선택신호 출력부(90)는, 상기 제1선택신호()를 입력받아 클리어 되고, 전원전압단자(Vcc)에 입력단자(D)가 연결되며 상기 제2선택신호(RS2)를 동기신호(CLK)로 입력받아 입력신호를 래치하여 출력단자(Q)로 출력하는 래치부(91)와; 상기 래치 부(91)의 출력을 반전하여 출력하는 제2인버터(92)와; 상기 제2부트-롬 선택신호(BR2S)를 반전하여 출력하는 제3인버터(93)와; 상기 제2인버터(92)의 출력과 상기 제3인버터(93)의 출력을 입력받는 앤드게이트(94)와 ; 상기 래치부(91)의 출력과 상기 제2부트-롬 선택신호(BR2S)를 입력받는 제2오아게이트(95)와 ; 상기 칩선택신호()를 반전출력 하는 제4인 버터(96)와; 상기 앤드게이트(94)의 출력과 상기 제4인버터(96)의 출력을 입력받아 상기 제 1칩선택신호()를 출력하는 제2난드게이트(97)와; 상기 제2오아게이트(95)의 출력과 상기 제4인버터(96)의 출력을 입력받아 상기 제2칩선택신호()를 제3난드게이트(98)를 포함하는 멀티-부팅을 갖는 컴퓨터 장치.
KR1019960014793A 1996-05-07 1996-05-07 멀티-부팅 기능을 갖는 컴퓨터 장치 Expired - Fee Related KR100198382B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019960014793A KR100198382B1 (ko) 1996-05-07 1996-05-07 멀티-부팅 기능을 갖는 컴퓨터 장치
US08/852,874 US6079016A (en) 1996-05-07 1997-05-07 Computer with multi booting function

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960014793A KR100198382B1 (ko) 1996-05-07 1996-05-07 멀티-부팅 기능을 갖는 컴퓨터 장치

Publications (2)

Publication Number Publication Date
KR970076211A KR970076211A (ko) 1997-12-12
KR100198382B1 true KR100198382B1 (ko) 1999-06-15

Family

ID=19457889

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960014793A Expired - Fee Related KR100198382B1 (ko) 1996-05-07 1996-05-07 멀티-부팅 기능을 갖는 컴퓨터 장치

Country Status (2)

Country Link
US (1) US6079016A (ko)
KR (1) KR100198382B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100343191B1 (ko) * 1999-09-30 2002-07-10 구자홍 컴퓨터 부팅방법
KR100422928B1 (ko) * 1999-09-22 2004-03-12 엘지전자 주식회사 데이터 처리 시스템의 부팅 장치 및 방법
KR100604524B1 (ko) * 2005-03-08 2006-07-24 주식회사 팬택앤큐리텔 선택적 부팅이 가능한 이동통신 단말기 및 그 방법

Families Citing this family (73)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6842820B2 (en) 1997-10-03 2005-01-11 Macronix International Co., Ltd. Processor with embedded in-circuit programming structures
US6282675B1 (en) * 1997-08-06 2001-08-28 Macronix International Co., Ltd. Fault-tolerant architecture for in-circuit programming
US6823435B1 (en) * 1997-11-20 2004-11-23 Advanced Micro Devices, Inc. Non-volatile memory system having a programmably selectable boot code section size
KR100280637B1 (ko) * 1997-11-24 2001-02-01 윤종용 고정된플래시롬의데이터갱신이가능한컴퓨터시스템및그제어방법
US6175917B1 (en) * 1998-04-23 2001-01-16 Vpnet Technologies, Inc. Method and apparatus for swapping a computer operating system
US6513113B1 (en) * 1998-06-19 2003-01-28 Ricoh Company, Ltd. Electronic instrument adapted to be selectively booted either from externally-connectable storage unit or from internal nonvolatile rewritable memory
US9361243B2 (en) 1998-07-31 2016-06-07 Kom Networks Inc. Method and system for providing restricted access to a storage medium
US8234477B2 (en) 1998-07-31 2012-07-31 Kom Networks, Inc. Method and system for providing restricted access to a storage medium
US6356965B1 (en) * 1998-09-08 2002-03-12 Compaq Computer Corporation Hotkey for network service boot
US6230285B1 (en) * 1998-09-08 2001-05-08 Symantec Corporation Boot failure recovery
US6421792B1 (en) * 1998-12-03 2002-07-16 International Business Machines Corporation Data processing system and method for automatic recovery from an unsuccessful boot
US6272628B1 (en) * 1998-12-14 2001-08-07 International Business Machines Corporation Boot code verification and recovery
JP2000322282A (ja) * 1999-05-13 2000-11-24 Mitsubishi Electric Corp マイクロコンピュータ
EP1085396A1 (en) * 1999-09-17 2001-03-21 Hewlett-Packard Company Operation of trusted state in computing platform
US6948011B1 (en) * 1999-12-07 2005-09-20 Advanced Micro Devices Alternate Register Mapping
JP2001209543A (ja) * 2000-01-28 2001-08-03 Nec Ic Microcomput Syst Ltd フラッシュ・マイコンにおけるプログラム書き換え方法
US6584559B1 (en) * 2000-01-28 2003-06-24 Avaya Technology Corp. Firmware download scheme for high-availability systems
US6691160B1 (en) * 2000-04-19 2004-02-10 Adaptec, Inc. Input/output communication networks and booting protocols
US6834331B1 (en) 2000-10-24 2004-12-21 Starfish Software, Inc. System and method for improving flash memory data integrity
GB2376763B (en) * 2001-06-19 2004-12-15 Hewlett Packard Co Demonstrating integrity of a compartment of a compartmented operating system
GB0102518D0 (en) * 2001-01-31 2001-03-21 Hewlett Packard Co Trusted operating system
GB0102516D0 (en) * 2001-01-31 2001-03-21 Hewlett Packard Co Trusted gateway system
US20020113777A1 (en) * 2001-02-21 2002-08-22 John Lauderdale Exit key for computer keyboard
GB2372595A (en) * 2001-02-23 2002-08-28 Hewlett Packard Co Method of and apparatus for ascertaining the status of a data processing environment.
GB2372592B (en) 2001-02-23 2005-03-30 Hewlett Packard Co Information system
GB0114898D0 (en) * 2001-06-19 2001-08-08 Hewlett Packard Co Interaction with electronic services and markets
GB2376764B (en) * 2001-06-19 2004-12-29 Hewlett Packard Co Multiple trusted computing environments
GB2376762A (en) * 2001-06-19 2002-12-24 Hewlett Packard Co Renting a computing environment on a trusted computing platform
GB2378013A (en) * 2001-07-27 2003-01-29 Hewlett Packard Co Trusted computer platform audit system
US20060190106A1 (en) * 2001-07-30 2006-08-24 Rockwell Automation Technologies, Inc. Method for consistent storage of data in an industrial controller
GB2382419B (en) * 2001-11-22 2005-12-14 Hewlett Packard Co Apparatus and method for creating a trusted environment
US7234052B2 (en) * 2002-03-08 2007-06-19 Samsung Electronics Co., Ltd System boot using NAND flash memory and method thereof
CA2380762A1 (en) * 2002-04-04 2003-10-04 Intrinsyc Software, Inc. Internet-enabled device provisioning, upgrade and recovery mechanism
KR100532413B1 (ko) * 2002-12-02 2005-12-02 삼성전자주식회사 플래시 메모리 보호 장치 및 방법
JP2004199277A (ja) * 2002-12-17 2004-07-15 Fujitsu Ltd Ｂｉｏｓの冗長管理方法、データ処理装置及びストレージシステム
CN1323361C (zh) * 2003-06-14 2007-06-27 中兴通讯股份有限公司 一种使用多个启动程序存储器的处理器系统及其启动方法
GB0314623D0 (en) * 2003-06-23 2003-07-30 Symbian Ltd A portable computing device with a non-volatile memory drive
JP4174392B2 (ja) * 2003-08-28 2008-10-29 日本電気株式会社 ネットワークへの不正接続防止システム、及びネットワークへの不正接続防止装置
US7797733B1 (en) 2004-01-08 2010-09-14 Symantec Corporation Monitoring and controlling services
US7337327B1 (en) 2004-03-30 2008-02-26 Symantec Corporation Using mobility tokens to observe malicious mobile code
JP4544901B2 (ja) * 2004-04-19 2010-09-15 株式会社日立製作所 記憶制御システム及びブート制御システム
US7735100B1 (en) 2004-04-22 2010-06-08 Symantec Corporation Regulating remote registry access over a computer network
US8108937B1 (en) 2004-04-26 2012-01-31 Symantec Corporation Robustly regulating access to executable class registry entries
US7334163B1 (en) 2004-06-16 2008-02-19 Symantec Corporation Duplicating handles of target processes without having debug privileges
US7571448B1 (en) 2004-07-28 2009-08-04 Symantec Corporation Lightweight hooking mechanism for kernel level operations
US7509680B1 (en) 2004-09-01 2009-03-24 Symantec Corporation Detecting computer worms as they arrive at local computers through open network shares
US7690034B1 (en) 2004-09-10 2010-03-30 Symantec Corporation Using behavior blocking mobility tokens to facilitate distributed worm detection
JP2006146485A (ja) * 2004-11-18 2006-06-08 Toshiba Corp 携帯端末
US7334722B1 (en) 2005-02-14 2008-02-26 Symantec Corporation Scan-on-read
US7490318B2 (en) * 2005-02-25 2009-02-10 Inventec Corporation Computer platform operating system compatibility management method and system
WO2006100522A1 (en) 2005-03-22 2006-09-28 Hewlett-Packard Development Company, L.P. Methods, devices and data structures for trusted data
CN101438216B (zh) * 2006-05-02 2012-05-30 Kk-电子公司 工厂的运行系统
US7509544B2 (en) * 2007-02-26 2009-03-24 Inventec Corporation Data repair and synchronization method of dual flash read only memory
US7747846B2 (en) * 2007-03-26 2010-06-29 Intel Corporation Managed redundant enterprise basic input/output system store update
US20090013164A1 (en) * 2007-07-06 2009-01-08 Inventec Corporation Computer system and method of using power button to switch from one BIOS to another
TW200923779A (en) 2007-11-20 2009-06-01 Ibm Switch device for a boot sequence
GB2455106B (en) 2007-11-28 2012-08-01 Icera Inc Memory errors
DE102007060234A1 (de) * 2007-12-14 2009-06-18 Sennheiser Electronic Gmbh & Co. Kg Elektronische digitale Vorrichtung
TWI410793B (zh) * 2007-12-28 2013-10-01 Asustek Comp Inc 電腦系統及其基本輸入輸出系統的偵錯方法與開機方法
TWI355608B (en) * 2008-01-30 2012-01-01 Inventec Corp Computer system with dual basic input output syste
CN101908009B (zh) * 2009-06-08 2014-02-19 鸿富锦精密工业（深圳）有限公司 文件备份与使用方法
KR101672282B1 (ko) * 2010-06-29 2016-11-16 엘지전자 주식회사 단일 운영체제 시스템에서의 다중 운영체제 지원방법 및 그를 위한 장치
KR101845512B1 (ko) * 2011-08-10 2018-04-04 삼성전자주식회사 메모리 시스템의 초기화 방법
WO2012149716A1 (zh) * 2011-08-30 2012-11-08 华为技术有限公司 一种bootrom备份方法和装置
US9984250B2 (en) * 2012-06-22 2018-05-29 Microsoft Technology Licensing, Llc Rollback protection for login security policy
US20140241071A1 (en) * 2013-02-26 2014-08-28 Seagate Technology Llc Fast Power Loss Recovery By Swapping Boot and Recovery Data Sets in a Memory
US9298557B2 (en) 2013-08-26 2016-03-29 Elite Semiconductor Memory Technology Inc. Method of booting system having non-volatile memory device with erase checking and calibration mechanism and related memory device
CN104750564A (zh) * 2013-12-27 2015-07-01 鸿富锦精密工业(武汉)有限公司 电脑系统
TWI515659B (zh) * 2014-03-18 2016-01-01 緯創資通股份有限公司 動態選擇開機作業系統方法以及使用該方法的裝置
WO2019061227A1 (en) * 2017-09-29 2019-04-04 Intel Corporation FIRST PRIMING WITH A MEMORY CHANNEL
US10853088B2 (en) * 2018-05-16 2020-12-01 Dell Products, L.P. Tamper-proof, dual-boot information handling system having operating system-specific hardware and/or firmware components
TWI777118B (zh) * 2020-01-06 2022-09-11 聯陽半導體股份有限公司 重啟動控制裝置以及重啟動控制方法
CN113934462B (zh) * 2021-10-13 2025-03-25 上海兆芯集成电路股份有限公司 处理器及其开机方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4631701A (en) * 1983-10-31 1986-12-23 Ncr Corporation Dynamic random access memory refresh control system
US4720812A (en) * 1984-05-30 1988-01-19 Racal-Milgo, Inc. High speed program store with bootstrap
US4649505A (en) * 1984-07-02 1987-03-10 General Electric Company Two-input crosstalk-resistant adaptive noise canceller
JPH0769791B2 (ja) * 1988-12-21 1995-07-31 三菱電機株式会社 マイクロプロセッサ
US5319574A (en) * 1988-12-27 1994-06-07 Fujitsu Limited Status change monitoring apparatus
AU9043691A (en) * 1990-11-09 1992-06-11 Ast Research, Inc. Protected hot key function for microprocessor-based computer system
US5261114A (en) * 1990-11-09 1993-11-09 Ast Research, Inc. Method and apparatus for providing down-loaded instructions for execution by a peripheral controller
US5388267A (en) * 1991-05-29 1995-02-07 Dell Usa, L.P. Method and apparatus for updating and restoring system BIOS functions while maintaining BIOS integrity
US5432927A (en) * 1992-06-17 1995-07-11 Eaton Corporation Fail-safe EEPROM based rewritable boot system
US5463766A (en) * 1993-03-22 1995-10-31 Dell Usa, L.P. System and method for loading diagnostics routines from disk
US5564054A (en) * 1994-08-25 1996-10-08 International Business Machines Corporation Fail-safe computer boot apparatus and method
JP3402781B2 (ja) * 1994-09-02 2003-05-06 キヤノン株式会社 メモリ管理制御装置及び方法
US5784611A (en) * 1994-12-19 1998-07-21 Seagate Technology, Inc. Device and process for in-system programming electrically erasable and programmable non-volatile memory
US5822581A (en) * 1995-09-29 1998-10-13 Intel Corporation Method for CMOS configuration information storage and retrieval in flash
US5701492A (en) * 1996-03-29 1997-12-23 Canon Kabushiki Kaisha Fail-safe flashing of EPROM
US5960445A (en) * 1996-04-24 1999-09-28 Sony Corporation Information processor, method of updating a program and information processing system
US5884055A (en) * 1996-11-27 1999-03-16 Emc Corporation Method and apparatus including a shared resource and multiple processors running a common control program accessing the shared resource

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100422928B1 (ko) * 1999-09-22 2004-03-12 엘지전자 주식회사 데이터 처리 시스템의 부팅 장치 및 방법
KR100343191B1 (ko) * 1999-09-30 2002-07-10 구자홍 컴퓨터 부팅방법
KR100604524B1 (ko) * 2005-03-08 2006-07-24 주식회사 팬택앤큐리텔 선택적 부팅이 가능한 이동통신 단말기 및 그 방법

Also Published As

Publication number Publication date
US6079016A (en) 2000-06-20
KR970076211A (ko) 1997-12-12

Similar Documents

Publication Publication Date Title
KR100198382B1 (ko) 멀티-부팅 기능을 갖는 컴퓨터 장치
US5327531A (en) Data processing system including corrupt flash ROM recovery
TWI783590B (zh) 晶片驗證系統及其驗證方法
JPH0799498B2 (ja) 誤りのあるマイクロ命令を訂正する装置
KR920005836B1 (ko) 단일칩 마이크로 컴퓨터
KR100436805B1 (ko) 프로그래머블 메모리 ｂｉｓｔ 결합 마이크로코드 및 유한상태 머신 자체 테스트
US5768563A (en) System and method for ROM program development
JP3173407B2 (ja) フラッシュｅｅｐｒｏｍ内蔵マイクロコンピュータ
US5511211A (en) Method for flexibly developing a data processing system comprising rewriting instructions in non-volatile memory elements after function check indicates failure of required functions
JP3053301B2 (ja) 半導体集積回路及びｉｃカード
JP3152535B2 (ja) データ処理装置
US7191323B2 (en) Information processing unit selecting one of reset vector addresses
JP3198997B2 (ja) マイクロコンピュータ及びそのバーンインテスト方法
JPH08153082A (ja) 半導体集積回路装置および信号処理方法
JP4042940B2 (ja) オンチップ・プログラミング機能を持つマイクロコントローラ
JPH1131068A (ja) リセットベクタ切替え方法ならびに同方法を用いた情報処理装置
JP3804754B2 (ja) シングルチップマイクロコンピュータ
KR100290280B1 (ko) 프로그램 가능한 플래시 메모리를 내장하는 마이크로콘트롤러
KR100205608B1 (ko) 마이크로컨트롤러 개발 시스템
JPH11272642A (ja) １チップマイクロコンピュータ及び起動アドレス設定方法
JP3405239B2 (ja) 初期値設定変更装置
JP3223160B2 (ja) マイクロコンピュータ
KR20020067144A (ko) 컴퓨터 시스템의 리셋 확인 장치 및 그의 리셋 확인 방법
JP3481666B2 (ja) プロセッサのメモリアクセス制御方法及び装置
JPH09237198A (ja) コンピュータシステム立ち上げ時の拡張デバイス試験方式

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R14-asn-PN2301

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 10

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 11

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 12

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 13

FPAY Annual fee payment

Payment date: 20120131

Year of fee payment: 14

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 14

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20130228

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20130228