KR100190112B1 - Ferroelectric capacitors and manufacturing method thereof - Google Patents
Ferroelectric capacitors and manufacturing method thereof Download PDFInfo
- Publication number
- KR100190112B1 KR100190112B1 KR1019960055055A KR19960055055A KR100190112B1 KR 100190112 B1 KR100190112 B1 KR 100190112B1 KR 1019960055055 A KR1019960055055 A KR 1019960055055A KR 19960055055 A KR19960055055 A KR 19960055055A KR 100190112 B1 KR100190112 B1 KR 100190112B1
- Authority
- KR
- South Korea
- Prior art keywords
- storage electrode
- barrier layer
- plug
- semiconductor substrate
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
- H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/60—Capacitors
- H10D1/68—Capacitors having no potential barriers
- H10D1/682—Capacitors having no potential barriers having dielectrics comprising perovskite structures
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/60—Capacitors
- H10D1/68—Capacitors having no potential barriers
- H10D1/692—Electrodes
- H10D1/694—Electrodes comprising noble metals or noble metal oxides
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/60—Capacitors
- H10D1/68—Capacitors having no potential barriers
- H10D1/692—Electrodes
- H10D1/696—Electrodes comprising multiple layers, e.g. comprising a barrier layer and a metal layer
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 강유전 커패시터 및 이의 제조 방법에 대해 기재되어 있다.The present invention discloses a ferroelectric capacitor and a method of manufacturing the same.
본 발명에 의한 강유전 커패시터는 트랜지스터가 형성된 반도체 기판; 상기 반도체 기판 상에 형성된 층간 절연층; 상기 층간 절연층중 상기 트랜지스터의 소오스 영역이 노출되도록 패터닝되어 형성된 콘택홀; 상기 콘택 홀 내부가 도전 물질로 메워짐으로써 형성된 플러그(plug); 상기 플러그 상에 형성된 장벽층과 스토리지 전극; 상기 스토리지 전극/장벽층 측벽과 상기 스토리지 전극/장벽층들 사이에 형성된 질화막; 상기 스토리지 전극들 사이에서 리세스된 형태로 형성된 산화막; 고유전 물질을 사용하여 상기 스토리지 전극을 감싸는 형태로 형성된 유전막; 및 상기 유전막 상에 형성된 플레이트 전극을 구비한다.A ferroelectric capacitor according to the present invention includes: a semiconductor substrate on which a transistor is formed; An interlayer insulating layer formed on the semiconductor substrate; A contact hole formed in the interlayer insulating layer so as to be patterned to expose a source region of the transistor; A plug formed by filling the inside of the contact hole with a conductive material; A barrier layer and a storage electrode formed on the plug; A nitride layer formed between the storage electrode / barrier layer side wall and the storage electrode / barrier layer; An oxide film formed in a recessed shape between the storage electrodes; A dielectric layer formed to surround the storage electrode using a high dielectric material; And a plate electrode formed on the dielectric film.
본 발명에 의한 강유전 커패시터의 제조 방법은, 트랜지스터가 형성된 반도체 기판상에 층간 절연층을 형성하는 제 1 단계; 상기 트랜지스터의 소오스 영역이 노출되도록 상기 층간 절연층을 패터닝하는 제 2 단계; 상기 콘택 홀 내부를 도전 물질로 메움으로써 플러그(plug)를 형성하는 제 3 단계; 상기 플러그가 형성된 반도체 기판 상에 금속들을 차례로 증착한 후 상기 플러그와 연결되는 형태로 패터닝함으로써 스토리지 전극/장벽층을 형성하는 제 4 단계; 상기 반도체 기판 상에 형성된 결과물의 구조를따라 질화막을 형성하는 제 5 단계; 상기 질화막이 형성된 반도체 기판 전면에 산화막을 형성하는 제 6 단계; 상기 스토리지 전극의 측벽에는 질화막 스페이서를, 상기 스토리지 전극 사이에는 리세스(recess)된 산화막을 형성하는 제 7 단계; 상기 스토리지 전극이 형성된 반도체 기판 상에 강유전 물질과 도전 물질을 차례로 증착하여 플레이트 전극/유전막을 형성하는 제 8 단계로 이루어진다.A method of manufacturing a ferroelectric capacitor according to the present invention includes: a first step of forming an interlayer insulating layer on a semiconductor substrate on which transistors are formed; A second step of patterning the interlayer insulating layer such that a source region of the transistor is exposed; A third step of forming a plug by filling the inside of the contact hole with a conductive material; A fourth step of forming a storage electrode / barrier layer by sequentially depositing metals on the semiconductor substrate having the plug formed thereon and patterning the metal in a form connected to the plug; A fifth step of forming a nitride film along the structure of the resultant formed on the semiconductor substrate; A sixth step of forming an oxide film on the entire surface of the semiconductor substrate having the nitride film formed thereon; A seventh step of forming a nitride film spacer on a side wall of the storage electrode and a recessed oxide film between the storage electrodes; And forming a plate electrode / dielectric layer by sequentially depositing a ferroelectric material and a conductive material on the semiconductor substrate having the storage electrode formed thereon.
즉, 장벽층 측벽에 형성된 스페이서 형태의 질화막과 스토리지 전극 사이에 형성된 산화막/질화막이 상기 장벽층의 산화를 이중으로 방지함으로써, 상기 장벽층은 후속 되는 열처리 공정시 스토리지 전극과 플러그의 구성 물질이 반응하는 것을 막기위한 본래의 막질 특성을 그대로 유지할 수 있다는 잇점이 있다.That is, since the oxide layer / nitride layer formed between the nitride-type spacer-shaped sidewall formed on the sidewall of the barrier layer and the storage electrode prevents the oxidation of the barrier layer, the barrier layer reacts with the material of the storage electrode and the plug during the subsequent thermal- It is possible to maintain the original film quality property to prevent the film quality from being deteriorated.
Description
본 발명은 반도체 소자 및 이의 제조 방법에 관한 것으로, 특히 스토리지 전극 하부에 형성된 장벽층의 산화를 방지하기 위한 강유전 커패시터 및 이의 제조 방법에 관한 것이다.The present invention relates to a semiconductor device and a manufacturing method thereof, and more particularly, to a ferroelectric capacitor for preventing oxidation of a barrier layer formed under a storage electrode and a method of manufacturing the same.
반도체 제조기술의 발달과 응용분야의 확장에 따라 대용량의 메모리 소자의 개발이 진척되고 있다With the development of semiconductor manufacturing technology and the expansion of application fields, development of a large-capacity memory device is progressing
종래의 산화막, 질화막과 같은 저 유전 물질로 형성된 유전막으로는 소자 동작에 필요한 용량을 확보하기가 어려우므로 커패시터 박막의 두께를 줄이는 박막화 방법과 실린더(cylinder), 핀(fin), 반구형 그레인(Hemi Sphere Grain)과 같이 스토리지 전극을 3차원 구조로 형성하는 방법에 대해 연구되고 있다.As a conventional dielectric film formed of a low dielectric material such as an oxide film or a nitride film, it is difficult to secure a capacity required for device operation. Therefore, a method of reducing the thickness of a capacitor thin film and a method of reducing a thickness of a capacitor thin film, such as a cylinder, a fin, a hemisphere Grain has been studied as a method for forming a storage electrode in a three-dimensional structure.
그러나 종래의 저 유전 물질로는 1기가 디램(DRAM) 이상의 메모리 소자에서는 스토리지 전극을 3차원 구조로 형성한다 하더라도 소자 동작에 필요한 용량을 확보하기가 어렵다.However, it is difficult to secure the capacity required for device operation even when the storage electrode is formed in a three-dimensional structure in a memory device having a one-gigahertz DRAM or more as a conventional low-dielectric material.
따라서 이러한 문제를 해결하기 위해 (BaSr)TiO3, Pb(Zr,Ti)O3, SrBi2Ta2O9, SrBi2TaNbO9, Bi4Ti3O12 등의 강유전 물질을 사용하여 유전막을 형성하는 방법을 연구하고 있는데, 이러한 유전막의 전극 물질로는 종래의 다결정 실리콘과는 다른 새로운 물질이 요구된다.In order to solve this problem, a ferroelectric material such as (BaSr) TiO3, Pb (Zr, Ti) O3, SrBi2Ta2O9, SrBi2TaNbO9 or Bi4Ti3O12 is used to form a dielectric film. A new material is required which is different from the polycrystalline silicon.
이러한 전극 뮬질로 대표적인 것이 백금(Pt)으로, 이는 실리콘과의 반응성이 크므로 백금 전극과 그 하부의 실리콘막 사이에 백금과 실리콘의 반응을 방지할 수 있는 장벽층이 요구된다.A representative example of such an electrode is platinum (Pt), which is highly reactive with silicon, so that a barrier layer is required between the platinum electrode and the underlying silicon to prevent the reaction between platinum and silicon.
상기 장벽층으로는 현재 TiN이 많이 사용되는데, 이는 (BaSr)TiO3 증착 공정 또는 후속 열처리 공정에서 산소와 결합하여 유전 물질인 TiO2를 형성하여 스토리지 전극에 전기적인 단락 현상을 야기하는 문제점이 있다.As the barrier layer, TiN is frequently used. In the (BaSr) TiO3 deposition process or the subsequent heat treatment process, TiO2, which is a dielectric material, is formed by binding with oxygen, causing a short circuit in the storage electrode.
도 1은 종래 기술에 의한 강유전 커패시터의 일 실시예를 나타낸다.Figure 1 shows one embodiment of a ferroelectric capacitor according to the prior art.
도면 참조 번호 1은 반도체 기판을, 3은 층간 절연층을, 4는 콘택 홀을, 5는 플러그를, 7은 장벽층(barrier layer)을, 9는 스토리지 전극을, 11은 유전막을, 13은 플레이트 전극을 각각 나타낸다.Reference numeral 1 denotes a semiconductor substrate, 3 denotes an interlayer insulating layer, 4 denotes a contact hole, 5 denotes a plug, 7 denotes a barrier layer, 9 denotes a storage electrode, 11 denotes a dielectric film, Respectively.
그 공정 순서를 살펴보면, 트랜지스터(도시하지 않음)가 형성된 반도체 기판(1)상에 절연 물질을 증착한 후 상기 트랜지스터의 소오스 영역이 노출되도록 패터닝하여 콘택 홀(4) 및 층간 절연층(3)을 형성하는 공정과 상기 콘택 홀(4) 내부를 불순물이 도핑된 다결정 실리콘으로 메움으로써 플러그(plug, 5)를 형성하는 공정을 진행한다.An insulating material is deposited on the semiconductor substrate 1 on which a transistor (not shown) is formed, and then patterned to expose the source region of the transistor to form the contact hole 4 and the interlayer insulating layer 3 And the process of forming the plug 5 by filling the contact hole 4 with impurity-doped polycrystalline silicon.
상기 플러그(5)는 상기 콘택 홀(4)이 형성된 반도체 기판(1) 전면에 불순물이 도핑된 다결정 실리콘을 증착한 후 상기 층간 절연층(3)이 드러날 때까지 에치백(Etch back) 또는 화학기계적 연마(CMP)하여 형성하는데, 그 구성 물질로는 불순물이 도핑된 다결정 실리콘 외에 텅스텐(W). WN 또는 WSi를 사용할 수 있다.The plug 5 is formed by depositing an impurity-doped polycrystalline silicon on the entire surface of the semiconductor substrate 1 on which the contact hole 4 is formed and then etching the substrate 1 until the interlayer insulating layer 3 is exposed, (CMP). In addition to polycrystalline silicon doped with impurities, tungsten (W) is used as the constituent material. WN or WSi can be used.
이어서 상기 플러그(5)가 형성된 반도체 기판(1) 상에 TiN과 백금(Pt)을 차례로 증착하여 제 1 물질층(후속 공정에서 장벽층(7)로 패터닝됨)과 제 2 물질층(후속 공정에서 스토리지 전극(9)으로 패터닝됨)을 형성하는 공정, 사진 식각 방법을 이용하여 상기 제 1/2 물질층이 상기 플러그(5)와 연결되도록 패터닝하여 장벽층(7)과 스토리지 전극(9)을 형성하는 공정, 상기 스토리지 전극(9)이 형성된 반도체 기판(1) 상에 고유전 물질과 백금을 차례로 증착하여 유전막(11)과 플레이트 전극(13)을 형성하는 공정을 차례로 진행한다.Subsequently, TiN and platinum Pt are sequentially deposited on the semiconductor substrate 1 on which the plug 5 is formed to form a first material layer (patterned as a barrier layer 7 in a subsequent process) and a second material layer The barrier layer 7 and the storage electrode 9 are patterned so that the first half material layer is connected to the plug 5 by using a photolithography method, And sequentially forming a dielectric film 11 and a plate electrode 13 by sequentially depositing a high dielectric material and platinum on the semiconductor substrate 1 on which the storage electrode 9 is formed.
상기 유전막(11)은 (BaSr)TiO3(이하 BST라 칭함)를 사용하여 산소 분위기에서 스퍼터링(sputtering) 또는 화학기상증착(CVD) 방법으로 형성한다.The dielectric layer 11 is formed by sputtering or chemical vapor deposition (CVD) in an oxygen atmosphere using (BaSr) TiO3 (hereinafter referred to as BST).
상기 장벽층(7)은 상기 유전막(11) 형성과 같은 열처리 공정시 상기 플러그(5)와 상기 스토리지 전극(9)의 구성 물질이 반응하는 것을 방지하는 위해 형성하였다.The barrier layer 7 is formed to prevent the constituent materials of the plug 5 and the storage electrode 9 from reacting during a heat treatment process such as the formation of the dielectric layer 11.
그러나 상기 유전막(11) 형성시 상기 장벽층(7)의 측면이 노출된 상태이므로, 상기 장벽층(7)의 측면으로 산소가 확산되어 상기 장벽층(7)의 구성 물질인 TiN이 TiO2로 산화되는데, 이로 인해 상기 스토리지 전극(9)이 전기적으로 단락되는 현상을 야기한다.However, since oxygen is diffused to the side of the barrier layer 7 because the side surface of the barrier layer 7 is exposed during the formation of the dielectric layer 11, TiN, which is a constituent material of the barrier layer 7, This causes the storage electrode 9 to be electrically short-circuited.
도 2는 종래 기술에 의한 강유전 커패시터의 다른 실시예를 나타낸다.2 shows another embodiment of a ferroelectric capacitor according to the prior art.
도면 참조 번호 21은 반도체 기판을, 23은 층간 절연층을, 24는 콘택 홀을, 25는 플러그를, 27은 장벽층(barrier layer)을, 29는 스토리지 전극을, 31은 유전막을, 33은 플레이트 전극을 각각 나타낸다.Reference numeral 21 denotes a semiconductor substrate, 23 denotes an interlayer insulating layer, 24 denotes a contact hole, 25 denotes a plug, 27 denotes a barrier layer, 29 denotes a storage electrode, 31 denotes a dielectric film, Respectively.
그 공정 순서를 살펴보면, 반도체 기판(21) 상에 스토리지 전극(29)을 형성하기까지는 상기 도 1의 공정과 동일하게 진행한 후 상기 스토리지 전극(29)의 측벽에 스페이서(31)을 형성하는 공정, 유전막(33)과 플레이트 전극(35)을 형성하는 공정을 차례로 진행한다.A process of forming a spacer 31 on the side wall of the storage electrode 29 after the same process as the process of FIG. 1 is performed until the storage electrode 29 is formed on the semiconductor substrate 21 The dielectric film 33 and the plate electrode 35 are sequentially formed.
상기 스페이서(31)는 장벽층(27)의 측면으로 산소가 확산되는 것을 방지하기 위한 것으로 SiO2, SiN 등의 유전물질이나 이리듐(Ir), 루테늄(Ru) 또는 백금(Pt) 등의 금속 물질을 사용하여 형성한다.The spacer 31 is formed of a dielectric material such as SiO2 or SiN or a metal material such as iridium (Ir), ruthenium (Ru), or platinum (Pt) for preventing diffusion of oxygen to the side surface of the barrier layer 27 .
그러나 상기 스페이서(31)는 상기 스토리지 전극(29)의 측면 경사로 인해 상기 스토리지 전극(29)의 측벽에 형성되기 어렵고, 만일 형성된 경우라도 그 두께가 얇아서 상기 장벽층(27)의 산화 방지막으로서의 역할을 기대하기가 어렵다.However, the spacer 31 is difficult to be formed on the side wall of the storage electrode 29 due to the side inclination of the storage electrode 29, and even if formed, the spacer 31 has a small thickness to serve as an oxidation preventing layer of the barrier layer 27 It is difficult to expect.
본 발명이 이루고자 하는 기술적 과제는, 스토리지 전극 하부에 형성된 장벽층의 산화를 방지하기 위한 강유전 커패시터를 제공하는데 있다.SUMMARY OF THE INVENTION The present invention provides a ferroelectric capacitor for preventing oxidation of a barrier layer formed under a storage electrode.
본 발명이 이루고자 하는 다른 기술적 과제는, 상기 강유전 커패시터의 제조 방법을 제공하는데 있다.Another aspect of the present invention is to provide a method of manufacturing the ferroelectric capacitor.
도 1은 종래 기술에 의한 강유전 커패시터의 일 실시예를 나타낸다.Figure 1 shows one embodiment of a ferroelectric capacitor according to the prior art.
도 2는 종래 기술에 의한 강유전 커패시터의 다른 실시예를 나타낸다.2 shows another embodiment of a ferroelectric capacitor according to the prior art.
도 3은 본 발명에 의한 강유전 커패시터를 나타낸다.3 shows a ferroelectric capacitor according to the present invention.
도 4a 내지 도 4f는 본 발명에 의한 강유전 커패시터의 제조 방법을 설명하기 위해 도시한 단면도들이다.4A to 4F are cross-sectional views illustrating a method of fabricating a ferroelectric capacitor according to an embodiment of the present invention.
상기 과제를 이루기 위하여 본 발명은, 트랜지스터가 형성된 반도체 기판; 상기 반도체 기판 상에 형성된 층간 절연층; 상기 층간 절연층중 상기 트랜지스터의 소오스 영역이 노출되도록 패터닝되어 형성된 콘택홀; 상기 콘택 홀 내부가 도전 물질로 메워짐으로써 형성된 플러그(plug); 상기 플러그 상에 형성된 장벽층과 스토리지 전극; 상기 스토리지 전극/장벽층 측벽과 상기 스토리지 전극/장벽층들 사이에 형성된 질화막; 상기 스토리지 전극들 사이에서 리세스된 형태로 형성된 산화막; 고유전 물질을 사용하여 상기 스토리지 전극을 감싸는 형태로 형성된 유전막; 및 상기 유전막 상에 형성된 플레이트 전극을 구비하는 것을 특징으로하는 강유전 커패시터(Ferroelectric Capacitor)를 제공한다.According to an aspect of the present invention, there is provided a semiconductor device comprising: a semiconductor substrate on which a transistor is formed; An interlayer insulating layer formed on the semiconductor substrate; A contact hole formed in the interlayer insulating layer so as to be patterned to expose a source region of the transistor; A plug formed by filling the inside of the contact hole with a conductive material; A barrier layer and a storage electrode formed on the plug; A nitride layer formed between the storage electrode / barrier layer side wall and the storage electrode / barrier layer; An oxide film formed in a recessed shape between the storage electrodes; A dielectric layer formed to surround the storage electrode using a high dielectric material; And a plate electrode formed on the dielectric layer. The ferroelectric capacitor according to claim 1, wherein the ferroelectric capacitor is a ferroelectric capacitor.
상기 플러그의 구성 물질은 불순물이 도핑된 다결정 실리콘, 텅스텐(W). WN, WSi중 어느 하나이고, 상기 유전막의 구성 물질은 (BaSr)TiO3,의 BST계열, STO계열, Pb(Zr,Ti)O3의 PZT계열, SrBi2Ta2O9, SrBi2TaNbO9, Bi4Ti3O12 등의 BTO, BT계열 중에서 어느 하나이고, 상기 산화막은 SiO2, USG(Undoped Silicate Glass), SOG(Spin On Glass), 유동성산화막(Flowable Oxide) 중에서 어느 하나인 것이 바람직하다.The constituent material of the plug is impurity-doped polycrystalline silicon, tungsten (W). WN and WSi and the constituent material of the dielectric film is any one of BTO and BT series such as BST series, STO series, Pb (Zr, Ti) O3 PZT series, SrBi2Ta2O9, SrBi2TaNbO9 and Bi4Ti3O12 of (BaSr) TiO3. And the oxide film is any one of SiO2, USG (Undoped Silicate Glass), SOG (Spin On Glass), and a flowable oxide film.
상기 장벽층의 구성 물질은 TiN, CoSi, Co, TiSiN, TaSiN, TaSi, TiSi, Ta, TaN, Ir, Ru, RuO2, IrO2 중 어느 하나, 또는 이들의 조합인 것이 바람직하다.The material of the barrier layer is preferably any one of TiN, CoSi, Co, TiSiN, TaSiN, TaSi, TiSi, Ta, TaN, Ir, Ru, RuO2 and IrO2 or a combination thereof.
상기 스토리지 전극과 플레이트 전극의 구성 물질은 백금(Pt), Ru, RuO2, Ir, IrO2중 어느 하나, 또는 이들의 조합인 것이 바람직하다.The storage electrode and the plate electrode are preferably made of platinum (Pt), Ru, RuO2, Ir, IrO2, or a combination thereof.
상기 다른 과제를 이루기 위하여 본 발명은, 트랜지스터가 형성된 반도체 기판상에 층간 절연층을 형성하는 제 1 단계; 상기 트랜지스터의 소오스 영역이 노출되도록 상기 층간 절연층을 패터닝하는 제 2 단계; 상기 콘택 홀 내부를 도전 물질로 메움으로써 플러그(plug)를 형성하는 제 3 단계; 상기 플러그가 형성된 반도체 기판 상에 금속들을 차례로 증착한 후 상기 플러그와 연결되는 형태로 패터닝함으로써 스토리지 전극/장벽층을 형성하는 제 4 단계; 상기 반도체 기판 상에 형성된 결과물의 구조를따라 질화막을 형성하는 제 5 단계; 상기 질화막이 형성된 반도체 기판 전면에 산화막을 형성하는 제 6 단계; 상기 스토리지 전극의 측벽에는 질화막 스페이서를, 상기 스토리지 전극 사이에는 리세스(recess)된 산화막을 형성하는 제 7 단계; 상기 스토리지 전극이 형성된 반도체 기판 상에 강유전 물질과 도전 물질을 차례로 증착하여 플레이트 전극/유전막을 형성하는 제 8 단계를 포함하는 것을 특징으로하는 강유전 커패시터(Ferroelectric Capacitor)의 제조 방법을 제공한다.According to another aspect of the present invention, there is provided a method of manufacturing a semiconductor device, comprising: forming a first interlayer insulating layer on a semiconductor substrate on which transistors are formed; A second step of patterning the interlayer insulating layer such that a source region of the transistor is exposed; A third step of forming a plug by filling the inside of the contact hole with a conductive material; A fourth step of forming a storage electrode / barrier layer by sequentially depositing metals on the semiconductor substrate having the plug formed thereon and patterning the metal in a form connected to the plug; A fifth step of forming a nitride film along the structure of the resultant formed on the semiconductor substrate; A sixth step of forming an oxide film on the entire surface of the semiconductor substrate having the nitride film formed thereon; A seventh step of forming a nitride film spacer on a side wall of the storage electrode and a recessed oxide film between the storage electrodes; And forming a plate electrode / dielectric layer by sequentially depositing a ferroelectric material and a conductive material on the semiconductor substrate having the storage electrode formed thereon. The method of manufacturing a ferroelectric capacitor according to claim 1, wherein the ferroelectric capacitor is a ferroelectric capacitor.
상기 제 7 단계는 상기 산화막을 식각하여 상기 스토리지 전극 사이에 리세스된 산화막을 형성하는 단계; 및 상기 질화막을 식각하여 상기 스토리지 전극 측벽에 질화막 스페이서를 형성하는 단계로 이루어지거나, 또는 상기 질화막이 드러날 때까지 상기 산화막을 화학기계적연마(CMP)하는 단계; 및 상기 산화막과 질화막을 식각하여 상기 스토리지 전극의 측벽에는 질화막 스페이서를, 상기 스토리지 전극 사이에는 리세스(recess)된 산화막을 형성하는 단계로 이루어지는 것이 바람직하다.Forming a recessed oxide layer between the storage electrodes by etching the oxide layer; And etching the nitride film to form a nitride film spacer on the sidewall of the storage electrode, or chemically-mechanically polishing (CMP) the oxide film until the nitride film is exposed; And etching the oxide film and the nitride film to form a nitride film spacer on a side wall of the storage electrode and an oxide film recessed between the storage electrodes.
상기 플러그는 불순물이 도핑된 다결정 실리콘, 텅스텐(W). WN, WSi중 어느 하나를 사용하여 형성하고, 상기 유전막은 (BaSr)TiO3,의 BST계열, STO계열, Pb(Zr,Ti)O3의 PZT계열, SrBi2Ta2O9, SrBi2TaNbO9, Bi4Ti3O12 등의 BTO, BT계열 중에서 어느 하나를 사용하여 형성하고, 상기 산화막은 SiO2, USG(Undoped Silicate Glass), SOG(Spin On Glass), 유동성산화막(Flowable Oxide) 중에서 어느 하나를 사용하여 형성하는 것이 바람직하다.The plug is impurity-doped polycrystalline silicon, tungsten (W). WN and WSi, and the dielectric film is formed of BST, BTO series of (BaSr) TiO3, PZT series of Pb (Zr, Ti) O3, BTO such as SrBi2Ta2O9, SrBi2TaNbO9 and Bi4Ti3O12, And the oxide film is formed using any one of SiO 2, USG (Undoped Silicate Glass), SOG (Spin On Glass), and a flowable oxide film.
상기 장벽층은 TiN, CoSi, Co, TiSiN, TaSiN, TaSi, TiSi, Ta, TaN, Ir, Ru, RuO2, IrO2 중 어느 하나, 또는 이들을 조합하여 형성하는 것이 바람직하다.It is preferable that the barrier layer is formed of any one of TiN, CoSi, Co, TiSiN, TaSiN, TaSi, TiSi, Ta, TaN, Ir, Ru, RuO2 and IrO2 or a combination thereof.
상기 스토리지 전극과 플레이트 전극은 백금(Pt), Ru, RuO2, Ir, IrO2중 어느 하나, 또는 이들을 조합하여 형성하는 것이 바람직하다.The storage electrode and the plate electrode are preferably formed of any one of platinum (Pt), Ru, RuO 2, Ir, and IrO 2, or a combination thereof.
따라서 본 발명에 의한 강유전 커패시터 및 이의 제조 방법은, 즉, 장벽층 측벽에 형성된 스페이서 형태의 질화막과 스토리지 전극 사이에 형성된 산화막/질화막이 상기 장벽층의 산화를 이중으로 방지함으로써, 상기 장벽층은 후속 되는 열처리 공정시 스토리지 전극과 플러그의 구성 물질이 반응하는 것을 막기위한 본래의 막질 특성을 그대로 유지할 수 있다는 잇점이 있다.Therefore, in the ferroelectric capacitor and the method of manufacturing the same according to the present invention, the oxide film / nitride film formed between the nitride film in the form of a spacer formed on the sidewall of the barrier layer and the storage electrode doubly prevents the oxidation of the barrier layer, It is advantageous to maintain the original film quality characteristics in order to prevent the components of the plug from reacting with the storage electrode during the heat treatment process.
이하, 첨부한 도면을 참조하여 본 발명을 상세히 설명한다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will now be described in detail with reference to the accompanying drawings.
도 3은 본 발명에 의한 강유전 커패시터를 나타낸다.3 shows a ferroelectric capacitor according to the present invention.
도면 참조 번호 51은 반도체 기판을, 53은 층간 절연층을, 54는 콘택 홀을, 55는 플러그를, 57은 장벽층(barrier layer)을, 59는 스토리지 전극을, 61은 질화막을, 63은 산화막을, 65는 유전막을, 67은 플레이트 전극을 각각 나타낸다.Reference numeral 51 denotes a semiconductor substrate, 53 denotes an interlayer insulating layer, 54 denotes a contact hole, 55 denotes a plug, 57 denotes a barrier layer, 59 denotes a storage electrode, 61 denotes a nitride film, An oxide film, 65 a dielectric film, and 67 a plate electrode.
그 구조를 살펴보면, 트랜지스터(도시하지 않음)가 형성된 반도체 기판(51)상에 형성된 층간 절연층(53), 상기 층간 절연층(53)중 상기 트랜지스터의 소오스 영역이 노출되도록 패터닝되어 형성된 콘택홀(54), 상기 콘택 홀(54) 내부가 도전 물질로 메워짐으로써 형성된 플러그(plug, 55), 상기 플러그(55) 상에 형성된 장벽층(57)과 스토리지 전극(59), 상기 스토리지 전극(59)/장벽층(57) 측벽과 상기 스토리지 전극(59)/장벽층(57)들 사이에 형성된 질화막(61), 상기 스토리지 전극(59)들 사이에서 리세스된 형태로 형성된 산화막(63), 고유전 물질을 사용하여 상기 스토리지 전극(59)을 감싸는 형태로 형성된 유전막(65), 상기 유전막(65) 상에 형성된 플레이트 전극(67)을 구비한다.An interlayer insulating layer 53 formed on a semiconductor substrate 51 on which a transistor (not shown) is formed; a contact hole (not shown) formed by patterning to expose a source region of the transistor in the interlayer insulating layer 53 A plug 55 formed by filling the inside of the contact hole 54 with a conductive material, a barrier layer 57 and a storage electrode 59 formed on the plug 55, a storage electrode 59 A nitride layer 61 formed between the side wall of the barrier layer 57 and the storage electrode 59 and the barrier layer 57, an oxide layer 63 formed in a recessed shape between the storage electrodes 59, A dielectric layer 65 formed to surround the storage electrode 59 using a high dielectric material and a plate electrode 67 formed on the dielectric layer 65.
상기 질화막(61)은 상기 스토리지 전극(59) 측벽에서 스페이서 형태를 한다.The nitride layer 61 is spaced from the side wall of the storage electrode 59.
상기 플러그(55)의 구성 물질은 불순물이 도핑된 다결정 실리콘, 텅스텐(W). WN, WSi중 어느 하나이고, 상기 유전막(65)의 구성 물질은 (BaSr)TiO3, Pb(Zr,Ti)O3, SrBi2Ta2O9, SrBi2TaNbO9, Bi4Ti3O12 등 중에서 어느 하나이고, 상기 산화막(63)은 SiO2, USG(Undoped Silicate Glass), SOG(Spin On Glass), 유동성산화막(Flowable Oxide) 중에서 어느 하나이다.The constituent material of the plug 55 is impurity-doped polycrystalline silicon, tungsten (W). WN and WSi and the material of the dielectric layer 65 is any one of (BaSr) TiO3, Pb (Zr, Ti) O3, SrBi2Ta2O9, SrBi2TaNbO9, Bi4Ti3O12, (Undoped Silicate Glass), SOG (Spin On Glass), or a flowable oxide film.
상기 스토리지 전극(59)과 플레이트 전극(67)의 구성 물질은 백금(Pt), Ru, RuO2, Ir, IrO2중 어느 하나, 또는 이들의 조합이다.The material of the storage electrode 59 and the plate electrode 67 is any one of platinum (Pt), Ru, RuO 2, Ir, and IrO 2, or a combination thereof.
상기 장벽층(57)은 상기 플러그(75)의 구성 물질이 상기 스토리지 전극(59)과 반응하는 것을 막는 역할을 하고 TiN, CoSi, Co, TiSiN, TaSiN, TaSi, TiSi, Ta, TaN, Ir, Ru, RuO2, IrO2 중 어느 하나, 또는 이들의 조합으로 구성된다.The barrier layer 57 serves to prevent the constituent material of the plug 75 from reacting with the storage electrode 59. The barrier layer 57 may be formed of TiN, CoSi, Co, TiSiN, TaSiN, TaSi, TiSi, Ta, Ru, RuO2, IrO2, or a combination thereof.
상기 질화막(81)과 산화막(83)은 상기 장벽층(57)과 상기 유전막(65)을 격리시켜 상기 유전막(65)형성시 산소가 상기 장벽층(57)으로 확산하는 것을 방지하는 확산 방지막 역할을 수행한다.The nitride layer 81 and the oxide layer 83 isolate the barrier layer 57 from the dielectric layer 65 to prevent diffusion of oxygen into the barrier layer 57 when the dielectric layer 65 is formed .
즉, 상기 장벽층(57)이 산화되지 않아 상기 스토리지 전극(59)이 전기적으로 단락되는 현상이 나타나지 않는다.That is, the barrier layer 57 is not oxidized and the storage electrode 59 is not electrically short-circuited.
도 4a 내지 도 4f는 본 발명에 의한 강유전 커패시터의 제조 방법을 설명하기 위해 도시한 단면도들이다.4A to 4F are cross-sectional views illustrating a method of fabricating a ferroelectric capacitor according to an embodiment of the present invention.
도면 참조 번호 71은 반도체 기판을, 73은 층간 절연층을, 74는 콘택 홀을, 75는 플러그를, 77은 장벽층(barrier layer)을, 79는 스토리지 전극을, 81은 질화막을, 83은 산화막을, 85는 유전막을, 97은 플레이트 전극을 각각 나타낸다.Reference numeral 71 denotes a semiconductor substrate, 73 denotes an interlayer insulating layer, 74 denotes a contact hole, 75 denotes a plug, 77 denotes a barrier layer, 79 denotes a storage electrode, 81 denotes a nitride film, An oxide film, 85 a dielectric film, and 97 a plate electrode.
도 4a를 참조하면, 트랜지스터(도시하지 않음)가 형성된 반도체 기판(71)상에 절연 물질을 증착한 후 상기 트랜지스터의 소오스 영역이 노출되도록 패터닝하여 콘택 홀(74) 및 층간 절연층(73)을 형성하는 공정, 상기 콘택 홀(74) 내부를 불순물이 도핑된 다결정 실리콘으로 메움으로써 플러그(plug, 75)를 형성하는 공정, 상기 플러그(75)가 형성된 반도체 기판(71) 상에 TiN과 백금(Pt)을 차례로 증착하여 제 1 물질층(후속 공정에서 장벽층(77)로 패터닝됨)과 제 2 물질층(후속 공정에서 스토리지 전극(79)으로 패터닝됨)을 형성하는 공정, 사진 식각 방법을 이용하여 상기 제 1/2 물질층이 상기 플러그(75)와 연결되도록 패터닝하여 장벽층(77)과 스토리지 전극(79)을 형성하는 공정을 차례로 진행한다.Referring to FIG. 4A, an insulating material is deposited on a semiconductor substrate 71 on which a transistor (not shown) is formed, and then patterned to expose a source region of the transistor to form a contact hole 74 and an interlayer insulating layer 73 A step of forming a plug 75 by filling the inside of the contact hole 74 with impurity-doped polycrystalline silicon; a step of forming a plug 75 on the semiconductor substrate 71 on which the plug 75 is formed, (Patterned into a barrier layer 77 in a subsequent process) and a second material layer (patterned into a storage electrode 79 in a subsequent process) by sequentially depositing a first material layer And the barrier layer 77 and the storage electrode 79 are formed by patterning the first half material layer so as to be connected to the plug 75. Next,
상기 플러그(75)는 상기 콘택 홀(74)이 형성된 반도체 기판(71) 전면에 불순물이 도핑된 다결정 실리콘을 증착한 후 상기 층간 절연층(73)이 드러날 때까지 에치맥(etch back) 또는 화학기계적 연마(CMP)함으로써 형성되는데, 그 구성 물질로는 불순물이 도핑된 다결정 실리콘 외에 텅스텐(W). WN 또는 WSi를 사용할 수 있다.The plug 75 is formed by depositing impurity-doped polycrystalline silicon on the entire surface of the semiconductor substrate 71 on which the contact hole 74 is formed, and then depositing etch back or chemical Mechanical polishing (CMP). As a constituent material thereof, in addition to polycrystalline silicon doped with impurities, tungsten (W) is used. WN or WSi can be used.
상기 스토리지 전극(79)의 구성 물질은 백금(Pt)이외에 Ru, RuO2, Ir, IrO2의 단일 물질 또는 이들의 조합물을 사용할 수 있다.As the constituent material of the storage electrode 79, a single material of Ru, RuO 2, Ir, IrO 2 or a combination thereof may be used in addition to platinum (Pt).
상기 장벽층(77)은 이후 후속되는 고온 열처리 공정시 상기 플러그(75)의 구성 물질이 상기 스토리지 전극(79)의 구성 물질과 반응하는 것을 방지하는 역할을 하고, 그 구성 물질로는 TiN 외에 CoSi, Co, TaSiN, TaSi, TiSi, Ta, TaN, Ir, Ru, RuO2, IrO2의 단일 물질 또는 이들의 조합물을 사용할 수 있다.The barrier layer 77 serves to prevent the constituent material of the plug 75 from reacting with the constituent material of the storage electrode 79 in a subsequent high temperature heat treatment process and includes TiN, , Co, TaSiN, TaSi, TiSi, Ta, TaN, Ir, Ru, RuO2, IrO2 or a combination thereof.
도 4b를 참조하면, 상기 스토리지 전극(79)이 형성된 반도체 기판(71) 상에 질화막(81)을 형성한다.Referring to FIG. 4B, a nitride layer 81 is formed on the semiconductor substrate 71 on which the storage electrode 79 is formed.
상기 질화막(81)은 SiN을 사용하여 저압 화학기상 증착(Low Pressure CVD), 상압 화학기상 증착(Atmosphere Pressure CVD) 또는 플라즈마 화학기상 증착(Plasma-Enhenced CVD) 방법으로 형성한다The nitride film 81 is formed by low-pressure CVD, atmospheric pressure CVD, or plasma-enhanced CVD using SiN
도 4c를 참조하면, 상기 질화막(81)이 형성된 반도체 기판(71) 전면에 산화막(83)을 형성한다.Referring to FIG. 4C, an oxide film 83 is formed on the entire surface of the semiconductor substrate 71 on which the nitride film 81 is formed.
상기 산화막(83)은 단차 도포성(step coverage)이 좋은 물질, 예컨대 SiO2를 사용하여 형성하는데, 이외에 USG(Undoped Silicate Glass), SOG(Spin On Glass) 또는 유동성산화막(Flowable Oxide)을 사용하여 형성할 수 있다.The oxide film 83 is formed using a material having a good step coverage, such as SiO 2. In addition, the oxide film 83 may be formed using undoped silicate glass (SOG), spin on glass (SOG), or flowable oxide can do.
도 4d를 참조하면, 상기 스토리지 전극(79) 사이에 리세스(recess)된 산화막(83a)을 형성한다.Referring to FIG. 4D, an oxide film 83a recessed between the storage electrodes 79 is formed.
상기 리세스된 산화막(83a)은 상기 질화막(81)과 상기 산화막(83)과의 식각 선택비를 이용하여 상기 산화막(83)중 상기 스토리지 전극(79) 사이의 소정 부분만 남겨지도록 식각함으로써 형성된다.The recessed oxide film 83a is formed by etching the oxide film 83 to leave only a predetermined portion between the storage electrodes 79 using the etching selectivity ratio between the nitride film 81 and the oxide film 83 do.
도 4e를 참조하면, 상기 질화막(81)을 식각하여 상기 스토리지 전극(79) 측벽에는 스페이서 형태를 한 질화막(81a)을 형성한다.Referring to FIG. 4E, the nitride film 81 is etched to form a spacer-shaped nitride film 81a on the side walls of the storage electrode 79. Referring to FIG.
상기 질화막(81a)과 산화막(83a)은 이후 후속되는 유전막 형성 공정시 산소가 상기 장벽층(57)으로 확산하는 것을 방지하는 확산 방지막 역할을 한다. 상기 도 4d 및 도 4e의 공정은 다른 실시예, 즉 상기 질화막(81)이 드러날 때까지 상기 산화막을 화학기계적연마(CMP)한 후, 산화막과 질화막의 식각 선택비를 이용하여 남아있는 산화막과 질화막(81)을 적당하게 식각함으로써 상기 도 4e의 결과를 얻을 수 있다.The nitride film 81a and the oxide film 83a serve as a diffusion barrier film for preventing oxygen from diffusing into the barrier layer 57 during a subsequent dielectric film forming process. 4D and FIG. 4E, the oxide film is chemically mechanically polished (CMP) until the nitride film 81 is exposed, and then the remaining oxide film and the nitride film The result of FIG. 4E can be obtained by appropriately etching the silicon oxide film 81. FIG.
도 4f를 참조하면, 상기 스토리지 전극(79)이 형성된 반도체 기판(71) 상에 강유전 물질 및 도전 물질을 증착하여 유전막(85) 및 플레이트 전극(87)을 형성한다.Referring to FIG. 4F, a dielectric film 85 and a plate electrode 87 are formed by depositing a ferroelectric material and a conductive material on the semiconductor substrate 71 on which the storage electrode 79 is formed.
상기 유전막(85)은 (BaSr)TiO3(이하 BST라 칭함)를 사용하여 산소 분위기에서 스퍼터링(sputtering) 또는 화학기상증착(CVD) 방법으로 형성하고, 그 구성 물질로는 BST를 포함하는 BST계열 이외에 STO계열, SrBi2Ta2O9, SrBi2TaNbO9, Bi4Ti3O12 등의 BTO, BT계열 Pb(Zr,Ti)O3의 PZT계열, PLZT계열을 사용하여 형성할 수 있다.The dielectric layer 85 is formed by sputtering or chemical vapor deposition (CVD) in an oxygen atmosphere using (BaSr) TiO3 (hereinafter referred to as BST), and as a constituent material thereof, in addition to the BST series including BST BTO such as STO series, SrBi2Ta2O9, SrBi2TaNbO9 and Bi4Ti3O12, PZT series of BT series Pb (Zr, Ti) O3, and PLZT series.
이때 상기 장벽층(77)은 상기 질화막(81a)과 산화막(83a)으로 가려져 산소 분위기에 노출되지 않으므로 산소는 상기 장벽층(77)에 확산되지 않는다.Since the barrier layer 77 is shielded by the nitride layer 81a and the oxide layer 83a and is not exposed to the oxygen atmosphere, oxygen does not diffuse into the barrier layer 77.
따라서, 상기 장벽층(77)이 산화되는 현상, 예컨대 상기 장벽층(77)의 구성 물질인 TiN이 산화하여 TiO2를 형성하는 현상이 나타나지 않으므로 상기 스토리지 전극(79)이 전기적으로 단락되지 않는다.Therefore, the storage electrode 79 is not electrically short-circuited because the barrier layer 77 is oxidized, for example, TiN, which is a constituent material of the barrier layer 77, is oxidized to form TiO 2.
본 발명은 이에 한정되지 않으며, 많은 변형이 본 발명의 기술적 사상내에서 당 분야에서 통상의 지식을 가진 자에 의하여 가능함은 명백하다.It is obvious that the present invention is not limited thereto and that many modifications are possible within the technical scope of the present invention by those skilled in the art.
이상, 설명된 바와 같이 본 발명에 의한 강유전 커패시터 및 이의 제조 방법은, 장벽층 측벽에 형성된 스페이서 형태의 질화막과 스토리지 전극 사이에 형성된 산화막/질화막이 상기 장벽층의 산화를 이중으로 방지함으로써, 상기 장벽층은 후속 되는 열처리 공정시 스토리지 전극과 플러그의 구성 물질이 반응하는 것을 막기위한 본래의 막질 특성을 그대로 유지할 수 있다는 잇점이 있다.As described above, in the ferroelectric capacitor and the method of manufacturing the same according to the present invention, the oxide film / nitride film formed between the nitride film in the form of a spacer formed on the sidewall of the barrier layer and the storage electrode doubly prevents oxidation of the barrier layer, Layer has the advantage that it can maintain the original film quality properties to prevent the constituent materials of the plug and the storage electrode from reacting during the subsequent heat treatment process.
Claims (18)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960055055A KR100190112B1 (en) | 1996-11-18 | 1996-11-18 | Ferroelectric capacitors and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960055055A KR100190112B1 (en) | 1996-11-18 | 1996-11-18 | Ferroelectric capacitors and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980036487A KR19980036487A (en) | 1998-08-05 |
| KR100190112B1 true KR100190112B1 (en) | 1999-06-01 |
Family
ID=19482316
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960055055A Expired - Fee Related KR100190112B1 (en) | 1996-11-18 | 1996-11-18 | Ferroelectric capacitors and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100190112B1 (en) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3495955B2 (en) * | 1999-03-26 | 2004-02-09 | シャープ株式会社 | Semiconductor memory device and method of manufacturing the same |
| KR100420121B1 (en) * | 2001-06-21 | 2004-03-02 | 삼성전자주식회사 | Ferroelectric device using ferroelectric layer as planarization layer and method of forming the same |
| KR100465832B1 (en) * | 2002-06-29 | 2005-01-13 | 주식회사 하이닉스반도체 | Ferroelectric Random Access Memory and fabricating method of the same |
| KR100895373B1 (en) * | 2002-12-30 | 2009-04-29 | 주식회사 하이닉스반도체 | Method for manufacturing capacitor of semiconductor device |
| US7297558B2 (en) | 2003-04-03 | 2007-11-20 | Fujitsu Limited | Method of manufacturing semiconductor device |
| KR100732441B1 (en) * | 2005-04-15 | 2007-06-27 | 후지쯔 가부시끼가이샤 | Method for manufacturing semiconductor device |
-
1996
- 1996-11-18 KR KR1019960055055A patent/KR100190112B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980036487A (en) | 1998-08-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100272172B1 (en) | Capacitor of semiconductor device and mamufacturing method thereof | |
| US5955774A (en) | Integrated circuit ferroelectric memory devices including resistors in periphery region | |
| US6830983B2 (en) | Method of making an oxygen diffusion barrier for semiconductor devices using platinum, rhodium, or iridium stuffed with silicon oxide | |
| KR100583703B1 (en) | Integrated circuit capacitor | |
| US5576928A (en) | High-dielectric-constant material electrodes comprising thin platinum layers | |
| US6737694B2 (en) | Ferroelectric memory device and method of forming the same | |
| US6798010B2 (en) | Ferroelectric memory devices | |
| US6617248B1 (en) | Method for forming a ruthenium metal layer | |
| US12255065B2 (en) | Semiconductor devices including a support pattern on a lower electrode structure | |
| US20060273366A1 (en) | Methods of manufacturing ferroelectric capacitors and semiconductor devices | |
| US20040241940A1 (en) | Method for fabricating semiconductor device | |
| US20030047771A1 (en) | Semiconductor device and method for fabricating the same | |
| US5585998A (en) | Isolated sidewall capacitor with dual dielectric | |
| US6261849B1 (en) | Method of forming integrated circuit capacitors having recessed oxidation barrier spacers and method of forming same | |
| JPH11243184A (en) | High dielectric constant capacitor and manufacturing method | |
| CN100524753C (en) | Semiconductor device and method for fabricating the same | |
| KR100190112B1 (en) | Ferroelectric capacitors and manufacturing method thereof | |
| KR100418586B1 (en) | Method of forming memory device | |
| JPH0870100A (en) | Ferroelectric capacitor manufacturing method | |
| KR100219506B1 (en) | Capacitor Manufacturing Method of Semiconductor Device | |
| US6596580B2 (en) | Recess Pt structure for high k stacked capacitor in DRAM and FRAM, and the method to form this structure | |
| US6534810B2 (en) | Semiconductor memory device having capacitor structure formed in proximity to corresponding transistor | |
| KR100200753B1 (en) | Ferroelectric capacitor of semiconductor device and manufacturing method thereof | |
| JP2003218235A (en) | Storage device having composite contact plug and method of manufacturing the same | |
| KR0168339B1 (en) | Capacitor manufacturing method using damascene process |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
St.27 status event code: A-0-1-A10-A12-nap-PA0109 |
|
| PA0201 | Request for examination |
St.27 status event code: A-1-2-D10-D11-exm-PA0201 |
|
| R17-X000 | Change to representative recorded |
St.27 status event code: A-3-3-R10-R17-oth-X000 |
|
| PG1501 | Laying open of application |
St.27 status event code: A-1-1-Q10-Q12-nap-PG1501 |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
St.27 status event code: A-1-2-D10-D22-exm-PE0701 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-3-3-R10-R18-oth-X000 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
St.27 status event code: A-2-4-F10-F11-exm-PR0701 |
|
| PR1002 | Payment of registration fee |
St.27 status event code: A-2-2-U10-U11-oth-PR1002 Fee payment year number: 1 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-5-5-R10-R13-asn-PN2301 St.27 status event code: A-5-5-R10-R11-asn-PN2301 |
|
| PG1601 | Publication of registration |
St.27 status event code: A-4-4-Q10-Q13-nap-PG1601 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-5-5-R10-R13-asn-PN2301 St.27 status event code: A-5-5-R10-R11-asn-PN2301 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-5-5-R10-R18-oth-X000 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 4 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-5-5-R10-R13-asn-PN2301 St.27 status event code: A-5-5-R10-R11-asn-PN2301 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-5-5-R10-R18-oth-X000 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 5 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-5-5-R10-R18-oth-X000 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-5-5-R10-R18-oth-X000 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 6 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 7 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-5-5-R10-R13-asn-PN2301 St.27 status event code: A-5-5-R10-R11-asn-PN2301 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-5-5-R10-R13-asn-PN2301 St.27 status event code: A-5-5-R10-R11-asn-PN2301 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 8 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20080102 Year of fee payment: 10 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 10 |
|
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |
St.27 status event code: A-4-4-U10-U13-oth-PC1903 Not in force date: 20090120 Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE |
|
| PC1903 | Unpaid annual fee |
St.27 status event code: N-4-6-H10-H13-oth-PC1903 Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE Not in force date: 20090120 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-5-5-R10-R18-oth-X000 |
|
| P22-X000 | Classification modified |
St.27 status event code: A-4-4-P10-P22-nap-X000 |
|
| P22-X000 | Classification modified |
St.27 status event code: A-4-4-P10-P22-nap-X000 |
|
| P22-X000 | Classification modified |
St.27 status event code: A-4-4-P10-P22-nap-X000 |